JP6637429B2 - 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置および通信装置 - Google Patents

Description

本発明は、スキルミオンを１個のみ生成、生成した１個のスキルミオンを消去可能な磁気素子、当該磁気素子を用いたスキルミオンメモリ、当該磁気素子を用いたスキルミオンメモリデバイス、スキルミオンメモリ搭載固体電子デバイス、スキルミオンメモリを内蔵したデータ記録装置、スキルミオンメモリを内蔵したデータ処理装置、および、スキルミオンメモリを内蔵した通信装置に関する。

磁性体の磁気モーメントをデジタル情報として利用する磁気素子が知られている。当該磁気素子は、情報保持時に電力を要さない不揮発性メモリの要素として機能するナノスケールの磁気構造を有する。当該磁気素子は、ナノスケールの磁気構造による超高密度性等の利点から、大容量情報記憶媒体としての応用が期待され、エレクトロニクスデバイスのメモリデバイスとして、その重要度が増している。

次世代型の磁気メモリデバイスの候補としては、米国ＩＢＭを中心にマグネチックシフトレジスタが提案されている。マグネチックシフトレジスタは、磁気ドメイン磁壁を駆動してその磁気モーメント配置を電流で転送し、記憶情報を読み出す（特許文献１参照）。

図２８は、電流による磁気ドメイン磁壁駆動の原理を示す模式図である。互いに磁気モーメントの向きが相反する磁気領域の境界がドメイン磁壁である。図２８では、マグネチックシフトレジスタ１におけるドメイン磁壁を実線で示している。マグネチックシフトレジスタ１に矢印の向きの電流を流すことにより、磁気ドメイン磁壁が駆動する。ドメイン磁壁が移動することにより、磁気センサ２の上方に位置する磁気モーメントの向きによる磁気が変化する。当該磁気変化を磁気センサ２で検知して磁気情報を引き出す。

しかし、こうしたマグネチックシフトレジスタ１は、磁気ドメイン磁壁を動かす際に大きな電流が必要であり、また磁気ドメイン磁壁の転送速度が遅いという欠点を持っている。この結果、メモリの書き込み、消去時間が遅くなる。

そこで、本願発明者は、磁性体中に発生するスキルミオンを記憶単位として使ったスキルミオン磁気素子を提案した（特許文献２参照）。この提案において本願発明者らは、スキルミオンを電流により駆動できることを示した。
[先行技術文献]
[特許文献]
[特許文献１]米国特許第６８３４００５号明細書
[特許文献２]特開２０１４−８６４７０号公報
[非特許文献１]永長 直人、十倉 好紀、"Ｔｏｐｏｌｏｇｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ａｎｄ ｄｙｎａｍｉｃｓ ｏｆ ｍａｇｎｅｔｉｃ ｓｋｙｒｍｉｏｎｓ"、Ｎａｔｕｒｅ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ、英国、Ｎａｔｕｒｅ Ｐｕｂｌｉｓｈｉｎｇ Ｇｒｏｕｐ、２０１３年１２月４日、Ｖｏｌ．８、ｐ８９９−９１１．
[非特許文献２]岩崎 淳一、望月 維人、永長 直人、"Ｃｕｒｒｅｎｔ ｓｋｙｒｍｉｏｎ ｄｙｎａｍｉｃｓ ｉｎ ｃｏｎｓｔｒｉｃｔｅｄ ｇｅｏｍｅｔｒｉｅｓ"、Ｎａｔｕｒｅ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ、英国、Ｎａｔｕｒｅ Ｐｕｂｌｉｓｈｉｎｇ Ｇｒｏｕｐ、２０１３年９月８日、Ｖｏｌ．８、ｐ７４２−７４７．

スキルミオンは、直径が１ｎｍから５００ｎｍと極微小な磁気構造を有し、その構造を長時間保持できることからメモリ素子に応用することへの期待が高まっている。スキルミオンの基本的な物理的性質が明らかになりつつある（非特許文献１）。非特許文献２においてスキルミオンをメモリへの応用として本格的な発明の報告がなされている。この非特許文献２では、スキルミオンの生成、消去方法の発明が開示されている。しかし、ここで開示されたスキルミオンの生成方法およびスキルミオンの消去方法は定常電流による。定常電流の場合、多数個のスキルミオンが発生してしまう。連続して発生するスキルミオンを記憶ビットとして応用する場合の利用方法が明らかではない。定常電流でのメモリ利用は、消費電力の大幅増大を招く。スキルミオンをメモリとして保持する場合にも電力が必要となり、不揮発性メモリとして実用化することができなくなる。以上の大きな解決すべき課題が発生する。さらにスキルミオンメモリの製造方法が開示されていない。また、回路も開示されていないなど、実際のデバイスへの実用化に際しての技術的諸課題も開示されていない。

本発明の第１の態様においては、１個のスキルミオンを生成し、１個のスキルミオンの消去が可能な磁気素子であって、略矩形の平板形状の磁性体と、磁性体の幅Ｗｍ方向に接続した非磁性金属からなる上流側電極と、上流側電極と対向して磁性体の幅Ｗｍ方向に接続した非磁性金属からなる下流側電極と、スキルミオンを検出するスキルミオン検出素子とを有し、磁性体の略矩形形状の幅Ｗｍは、スキルミオン直径をλとして、３・λ＞Ｗｍ≧λであり、磁性体の略矩形形状の長さＨｍは、２・λ＞Ｈｍ≧λであり、磁性体は上流側電極および下流側電極が挟む端部に凹部を有する磁気素子を提供する。

本発明の第２の態様においては、第１の態様の磁気素子と、磁性体に対向して設けた、磁性体に磁場を印加可能な磁場発生部と、上流側電極および下流側電極に接続し、上流側電極と下流側電極との間の磁性体に１個のスキルミオンを生成、消去するパルス電流を印加する電流源と、スキルミオン検出素子に接続し、１個のスキルミオンの有無を検出する素子により、スキルミオンの有無を読み出す測定部とを備え、１個のスキルミオンの有無を記憶ビットの「１」と「０」として用いるスキルミオンメモリを提供する。電流源は、上流側電極から下流側電極にパルス電流を印加することにより磁性体に１個のスキルミオンを生成し、スキルミオンを生成するパルス電流とは逆方向のパルス電流を下流側電極から上流側電極の方向に印加することにより磁性体に生成した１個のスキルミオンを消去する。スキルミオンメモリは、磁気素子を厚さ方向に複数積層して有してよい。

本発明の第３の態様においては、複数の磁気素子に接続し、それぞれ対応する磁気素子にスキルミオンを生成する生成用パルス電流を供給する複数のスキルミオン生成線と、複数の磁気素子に接続し、それぞれ対応する磁気素子の生成したスキルミオンを消去する消去用パルス電流を供給する複数のスキルミオン消去線と、複数の磁気素子に接続し、それぞれ対応する磁気素子のスキルミオンの有無に応じた電圧または電流を伝送する複数の読出ワード線と、複数のスキルミオン生成線、複数のスキルミオン消去線、および、複数の読出ワード線に設けた、磁気素子を選択する複数のスイッチと、読出ワード線に流れる電流もしくは電圧に基づいて、スイッチにより選択した磁気素子におけるスキルミオンの有無を読み出す回路とを備えるスキルミオンメモリデバイスを提供する。

本発明の第４の態様においては、基板と、基板上に形成した半導体素子と、半導体素子の上方に積層した少なくとも一つの第１の態様の磁気素子とを備えるスキルミオンメモリデバイスを提供する。

本発明の第５の態様においては、第２から第４の態様のスキルミオンメモリまたはスキルミオンメモリデバイスと固体電子デバイスを同一チップ内に備えるスキルミオンメモリ搭載固体電子デバイスを提供する。

本発明の第６の態様においては、第２から第４の態様のスキルミオンメモリまたはスキルミオンメモリデバイスを搭載したデータ記録装置を提供する。

本発明の第７の態様においては、第２から第４の態様のスキルミオンメモリまたはスキルミオンメモリデバイスを搭載したデータ処理装置を提供する。

本発明の第８の態様においては、第２から第４の態様のスキルミオンメモリまたはスキルミオンメモリデバイスを搭載した通信装置を提供する。

磁性体中の磁気モーメントのナノスケール磁気構造体であるスキルミオンの一例を示す模式図である。磁気モーメントの強さと向きを矢印で模式的に示す。 ヘリシテイγが異なるスキルミオンを示す図である。 スキルミオンメモリ１００の構成例を示す図である。 スキルミオンメモリ１００の他の例を示す図である。 磁性体磁気相の相図を示す。 実施例１（α＝０．０８）のシミュレーションにおいて上流側電極１２から下流側電極１４に向かって磁性体１０に流す１個のスキルミオンを生成、消去するためのパルス電流の印加条件を示す。 実施例１のシミュレーションで用いた磁性体１０の形状を示す。 上流側電極１２から下流側電極１４に向けて、磁性体１０に１個のスキルミオンを生成するためのパルス電流を流し始める時のｔ＝２０ｐｓｅｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。 磁性体１０に上流側電極１２から下流側電極１４に１個のスキルミオンを生成するためのパルス電流を流し始めた直後の６０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４に１個のスキルミオンを生成するためのパルス電流を流した直後の１２０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４に１個のスキルミオンを生成するためのパルス電流をＯＦＦした後の９６０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４に１個のスキルミオンを消去するためのパルス電流を流し始めた時の１０２０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４に１個のスキルミオンを消去するためのパルス電流を流し始めた直後の１１００ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４に１個のスキルミオンを消去するためのパルス電流をＯＦＦした時の１１２０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４に１個のスキルミオンを消去するためのパルス電流をＯＦＦした後の１１８０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４に１個のスキルミオンを消去するためのパルス電流をＯＦＦした後の１３６０ｐｓeｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 実施例２（α＝０．０４）のシミュレーションにおいて上流側電極１２から下流側電極１４に向かって磁性体１０に流すパルス電流の印加条件を示す。 実施例２の磁性体１０のシミュレーションサイズと凹部１６のサイズを示す。 上流側電極１２から下流側電極１４に向けて、磁性体１０に１個のスキルミオンを生成するためのパルス電流を流し始めた時のｔ＝２０ｐｓｅｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。 磁性体１０に上流側電極１２から下流側電極１４にスキルミオン生成パルス電流を流した時の６０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４にスキルミオン生成パルス電流をＯＦＦした時の８０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４にスキルミオン生成パルス電流をＯＦＦした後の９６０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４にスキルミオン消去パルス電流を流した直後の１３００ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４にスキルミオン消去パルス電流をＯＦＦする直前の１３８０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４にスキルミオン消去パルス電流をＯＦＦした時の１４００ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４にスキルミオン消去パルス電流をＯＦＦした後の１４４０ｐｓｅｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 磁性体１０に上流側電極１２から下流側電極１４にスキルミオン消去パルス電流をＯＦＦした後の１６２０ｐｓeｃ後の磁性体１０の磁気モーメントのシミュレーション結果を示す図である。 スキルミオンメモリ１００の他の構成例を示す図である。 スキルミオンメモリ１００の他の構成例を示す図である。 スキルミオンメモリのデバイス断面図を示す模式図である。 磁場発生部２０および電極１５７の形成工程を示す。 レジスト８５の剥離工程を示す。 磁性体１０を形成する工程を示す。 磁性体１０の除去工程およびレジスト８５の塗布工程を示す。 電極のエッチング工程および絶縁体６１の形成工程を示す。 磁性体保護層６５および第１配線７１を形成する工程を示す。 第１配線層７０および第２配線層７５の形成工程を示す。 磁気素子３０が積層したスキルミオンメモリデバイス１１０を示す。 磁気素子３０をｎ層積層したスキルミオンメモリデバイス１１０を示す。 複数の磁場発生部２０を有するスキルミオンメモリデバイス１１０を示す。 スキルミオンメモリデバイス１１０の構成の一例を示す。 スキルミオンメモリデバイス１１０の回路構成と、書込動作を示す図である。 スキルミオンメモリデバイス１１０の消去動作を示す図である。 スキルミオンメモリデバイス１１０の読出動作を示す図である。 スキルミオンメモリデバイス１１０の他の回路構成と、書込動作を示す図である。 スキルミオンメモリデバイス１１０の消去動作を示す図である。 スキルミオンメモリデバイス１１０の読出動作を示す図である。 スキルミオンメモリ搭載固体電子デバイス２００の構成例を示す模式図である。 データ処理装置３００の構成例を示す模式図である。 データ記録装置４００の構成例を示す模式図である。 通信装置５００の構成例を示す模式図である。 電流による磁気ドメイン駆動の原理を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

スキルミオンを生成できる磁性体の一例としてカイラル磁性体がある。カイラル磁性体は、外部磁場の印加がない場合の磁気モーメント配置が、磁気モーメントの進行方向に対して螺旋上に回転する磁気秩序相を伴う磁性体である。外部磁場を印加することにより、カイラル磁性体はスキルミオンが存在する状態を経て強磁性相となる。

図１は、磁性体１０中のナノスケール磁気構造体であるスキルミオン４０の一例を示す模式図である。図１において、各矢印は、スキルミオン４０における磁気モーメントの向きを示す。ｘ軸およびｙ軸は互いに直交する軸であり、ｚ軸はｘｙ平面に直交する軸である。

磁性体１０は、ｘ‐ｙ平面に平行な平面を有する。磁性体１０の当該平面上にあらゆる向きを向く磁気モーメントは、スキルミオン４０を構成する。本例では、磁性体１０に印加する磁場の向きはプラスｚ方向である。この場合に、本例のスキルミオン４０の最外周の磁気モーメントは、プラスｚ方向に向く。

スキルミオン４０において磁気モーメントは最外周から内側へ向けて渦巻状に回転する。さらに磁気モーメントの向きは、当該渦巻き状の回転に伴い徐々にプラスｚ方向からマイナスｚ方向へ向きを変える。

スキルミオン４０は中心から最外周の間において、磁気モーメントの向きが連続的にねじれる。つまり、スキルミオン４０は、磁気モーメントの渦巻き構造を有するナノスケール磁気構造体である。スキルミオン４０が存在する磁性体１０が薄い板状固体材料の場合、スキルミオン４０を構成する磁気モーメントはその厚さ方向では同じ向きである。すなわち板の深さ方向（ｚ方向）には表面から裏面まで同じ向きの磁気モーメントからなる。スキルミオン４０の直径λとは、スキルミオン４０の最外周の直径を指す。本例において最外周とは、図１に示した外部磁場と同一の方向を向く磁気モーメントの円周を指す。

スキルミオン数Ｎｓｋは、渦巻き構造を有するナノスケール磁気構造体であるスキルミオン４０を特徴づける。スキルミオン数は、以下の［数１］及び［数２］で表現することができる。［数２］において、磁気モーメントとｚ軸との極角Θ（ｒ）はスキルミオン４０の中心からの距離ｒの連続関数である。極角Θ（ｒ）は、ｒを０から∞まで変化させたとき、πからゼロまでまたはゼロからπまで変化する。

［数１］

［数２］

［数１］において、ｎ（ｒ）は、位置ｒにおけるスキルミオン４０の磁気モーメントの向きを示す単位ベクトルである。［数２］において、ｍはボルテシテイ、γはヘリシテイである。［数１］および［数２］から、Θ（ｒ）がｒをから∞まで変化させ、πからゼロまで変化するときＮｓｋ＝−ｍとなる。

図２は、ヘリシテイγが異なるスキルミオン４０を示す模式図である。特に、スキルミオン数Ｎｓｋ＝−１の場合の一例を図２に示す。図２（ｅ）は、磁気モーメントｎの座標のとりかた（右手系）を示す。なお、右手系であるので、ｎ_ｘ軸およびｎ_ｙ軸に対してｎ_ｚ軸は、紙面の裏から手前の向きに取る。図２（ａ）から図２（ｅ）において、濃淡は磁気モーメントの向きを示す。

図２（ｅ）における円周上の濃淡で示す磁気モーメントは、ｎ_ｘ−ｎ_ｙ平面上の向きを有する。これに対して、図２（ｅ）における円中心の最も薄い濃淡（白）で示す磁気モーメントは、紙面の裏から手前の向きを有する。円周から中心までの間の各位置の濃淡で示さす磁気モーメントのｎ_ｚ軸に対する角度は、中心からの距離に応じてπからゼロととる。図２（ａ）から図２（ｄ）における各磁気モーメントの向きは、図２（ｅ）において同一の濃淡で示す。なお、図２（ａ）から図２（ｄ）におけるスキルミオン４０の中心のように、最も濃い濃淡（黒）で示す磁気モーメントは、紙面手前から紙面の裏への向きを有する。図２（ａ）から図２（ｄ）における各矢印は、磁気構造体の中心から所定の距離における磁気モーメントを示す。図２（ａ）から図２（ｄ）に示す磁気構造体は、スキルミオン４０と定義できる状態にある。

図２（ａ）（γ＝０）において、スキルミオン４０の中心から所定の距離における濃淡は、図２（ｅ）の円周上の濃淡と一致している。このため、図２（ａ）において矢印で示した磁気モーメントの向きは、中心から外側に放射状に向いている。図２（ａ）（γ＝０）の各磁気モーメントに対して、図２（ｂ）（γ＝π）の各磁気モーメントの向きは、図２（ａ）の各磁気モーメントを１８０°回転した向きである。図２（ａ）（γ＝０）の各磁気モーメントに対して、図２（ｃ）（γ＝−π／２）の各磁気モーメントの向きは、図２（ａ）の各磁気モーメントを−９０度（右回りに９０度）回転した向きである。

図２（ａ）（γ＝０）の各磁気モーメントに対して、図２（ｄ）（γ＝π／２）の各磁気モーメントの向きは、図２（ａ）の各磁気モーメントを９０度（左回りに９０度）回転した向きである。なお、図２（ｄ）に示すヘリシテイγ＝π／２のスキルミオンが、図１のスキルミオン４０に相当する。

図２（ａ）〜（ｄ）に図示した４例の磁気構造は異なるように見えるが、トポロジー的には同一の磁気構造体である。図２（ａ）〜（ｄ）の構造を有するスキルミオンは、一度生成すると安定して存在し、外部磁場を印加した磁性体１０中で情報伝達を担うキャリアとして働く。

図３Ａは、スキルミオンメモリ１００の構成例を示す模式図である。スキルミオンメモリ１００は、１個のスキルミオン４０をパルス電流で生成、消去を可能とすることで情報を記録する。例えば、磁性体１０の所定の位置におけるスキルミオン４０の有無が、１ビットの情報に対応する。本例のスキルミオンメモリ１００は、磁気素子３０、磁場発生部２０、パルス電流源５２および測定部３４を備える。

磁気素子３０は、パルス電流によってスキルミオン４０を発生、消去および検出できる。本例の磁気素子３０は略四角形状を有する。本例の磁気素子３０は、磁性体１０、上流側電極１２、下流側電極１４およびスキルミオン検出素子１５を有する。

磁性体１０は、印加磁場に応じて、少なくともスキルミオン結晶相および強磁性相が発現する。スキルミオン結晶相は、スキルミオン４０が磁性体１０に発生しうる状態を指す。例えば磁性体１０は、カイラル磁性体である。スキルミオン４０が安定して存在できるように、磁性体１０は薄層状である。磁性体１０は、例えばスキルミオン４０の直径の１０倍以下程度の厚みを有してよい。スキルミオン４０の直径とは、スキルミオンの最外周の直径を指す。

磁場発生部２０は、磁性体１０に磁場Ｈを印加する。本例の磁場発生部２０は、磁性体１０を強磁性相にする磁場Ｈを発生する。また、磁場発生部２０は、薄膜状の磁性体１０の表面に略垂直な磁場Ｈを、磁性体１０に印加する。本例において磁性体１０は、ｘｙ平面と平行な表面（一面）を有しており、磁場発生部２０は、磁場発生部２０中の矢印で示すようにプラスｚ方向の磁場Ｈを発生する。磁場発生部２０は、磁性体１０の裏面と対向して設けてよい。磁場発生部２０は、磁性体１０と離間していてよく、接触していてもよい。磁場発生部２０が金属の場合、磁場発生部２０は磁性体１０と離間していることが好ましい。磁場発生部２０の磁性体１０に対向する面積の大きさは磁性体１０と同じでなくてよい。磁場発生部２０は他の磁性体１０への磁場発生部２０として兼用してもよい。

上流側電極１２は、磁性体１０に接続する。上流側電極１２は、磁性体１０の延展方向に接続する。本例において磁性体１０の延展方向とは、ｘｙ平面に平行な方向を指す。上流側電極１２は薄層形状を有してよい。また、上流側電極１２は、磁性体１０と同一の厚みを有してよい。

下流側電極１４は、上流側電極１２と離間して磁性体１０に接続する。下流側電極１４は、磁性体１０の延展方向に接続してよい。上流側電極１２および下流側電極１４は、電圧を印加した場合にｘｙ平面とほぼ平行な方向の電流を磁性体１０に流すように配置する。

パルス電流源５２は、上流側電極１２および下流側電極１４に接続する。パルス電流源５２は、上流側電極１２から下流側電極１４に向かう方向、および、上流側電極１２から下流側電極１４に向かう方向のいずれかを選択して、磁性体１０にパルス電流を流す。パルス電流源５２は、磁性体１０にスキルミオン４０を発生する場合、上流側電極１２から下流側電極１４に向かう方向に磁性体１０にパルス電流を印加する。またパルス電流源５２は、磁性体１０に存在するスキルミオン４０を消去する場合、下流側電極１４から上流側電極１２に向かう方向に磁性体１０にパルス電流を印加する。

磁性体１０は、端部１８に凹部１６を有する。本例における端部１８は、磁性体１０の端部のうち、上流側電極１２および下流側電極１４が挟む端部である。より具体的な例では、端部１８は、上流側電極１２を右側、下流側電極１４を左側に配置した場合における、磁性体１０の上側の端部である。凹部１６は、端部１８において上流側電極１２および下流側電極１４の双方から離間して設ける。凹部１６の内部には非磁性体を設けてよい。

スキルミオンメモリ１００は、パルス電流源５２による電流で発生した１個のスキルミオン４０を情報記憶媒体に使う。図３Ａにおいてパルス電子流の方向を矢印でしめした（電流の向きはこれとは逆向き）。このパルス電子流により磁性体１０の凹部１６から１個のスキルミオン４０を生成できる。

本例では、凹部１６の角部のうち、上流側電極１２に対向する角部を第１の角部２４とする。パルス電子流を下流側電極１４から印加すると第１の角部２４近傍からスキルミオン４０が生じる。凹部１６は、上流側電極１２と平行な辺と、下流側電極１４と平行な辺とを有してよい。第１の角部２４は、上流側電極１２と平行な辺の端部であってもよい。本例の凹部１６は、四角形形状を有する。磁性体１０は、凹部１６の３辺を囲んでよい。凹部１６の残りの１辺は、凹部１６の両側における端部１８の間を補間する直線である。この場合、第１の角部２４は、凹部１６の先端における２つの角部のうち、上流側電極１２に対向する角部である。下流側電極１４に対向する角部を第２の角部２２とする。ただし、凹部１６の形状は、四角形に限定されない。凹部１６の形状は、多角形であってよい。また、凹部１６の各辺は直線でなくともよい。また凹部１６の少なくとも一つの角部の先端は丸みを有してもよい。

磁性体１０は磁場発生部２０により強磁性相になる。このため、磁性体１０における磁気モーメントは、磁場Ｈと同一の方向を向く。ただし、磁性体１０の端部における磁気モーメントは、磁場Ｈと同一の方向を向かず、磁場Ｈに対して傾きを有している。特に、凹部１６の第１の角部２４近傍においては、磁気モーメントの傾きが連続的に変化する。このため、磁性体１０の角部は他の領域に比べてスキルミオン４０が生じやすく、所定のパルス電子流によりスキルミオン４０を生成できる。１個のスキルミオン生成のためには磁性体１０の第１の角部２４と上流側電極１２との距離は所定の間隙以下としなければならない。これより大きい間隙を用いると複数のスキルミオンを生成してしまう。

凹部１６の角部のうち、上流側電極１２に隣接する第１の角部２４の内角は１８０°以上である。また、下流側電極１４に隣接する第２の角部２２の内角も、１８０°以上であってよい。ここで凹部１６における角部の内角とは、角部の磁性体１０側の角度を指す。例えば図３Ａの例においては、上流側電極１２に隣接する第１の角部２４の内角は２７０°である。

第１の角部２４の内角が２７０°の場合において、電流を印加していない状態における第１の角部２４近傍の磁気モーメントが渦巻き状に最も近くなる。このため、スキルミオン４０の生成においては、第１の角部２４の内角が２７０°であることが好ましい。

また、上流側電極１２から下流側電極１４に向かって磁性体１０にマイナスのパルス電流を流す。下流側電極１４から上流側電極１２に向かって磁性体１０にパルス電流を流すことと同じである。パルス電子流の向きは図３Ａとは逆向きになる。逆向きのパルス電子流は、スキルミオン４０を凹部１６に追い込み消去する。凹部１６および下流側電極１４の間隙を所定の長さより小さくする必要がある。こうしないと凹部１６および下流側電極１４の間にスキルミオンを生成してしまう。

なお、本例の凹部１６は、磁性体１０の延展方向に磁性体１０と接続した電極からなる凹部電極１５３を有する。また、上流側電極１２は、スキルミオン４０の生成および消去の電極として機能するのに加え、スキルミオン検出素子１５における電極としても機能する。スキルミオン検出素子１５は、スキルミオン４０の生成および消去を検出する。例えば、スキルミオン検出素子１５は、スキルミオン４０の有無に応じて、抵抗値が変化する抵抗素子である。

凹部電極１５３は、凹部１６において、上流側電極１２と対向する辺に接する。なお、図３Ａに示すように凹部１６の全体が凹部電極１５３であってもよい。凹部電極１５３は、安定状態のスキルミオン４０が存在する位置を、上流側電極１２とともに挟む。本例において、スキルミオン４０の生成および消去に応じて、上流側電極１２と、凹部電極１５３との間における磁性体１０の抵抗値が変化する。スキルミオン検出素子１５は、磁性体１０内にスキルミオン４０が存在しない場合の抵抗値が最小値を示し、スキルミオン４０が存在すると抵抗値が増大する。スキルミオン検出素子１５の高抵抗（Ｈ）と低抵抗（Ｌ）は、スキルミオン４０の有り無しに対応し、メモリセルが記憶した情報「１」と「０」に対応する。

測定部３４は、凹部電極１５３および上流側電極１２に接続する。測定部３４は、凹部電極１５３および上流側電極１２の間の磁性体１０の抵抗値を測定する。凹部電極１５３および上流側電極１２の間の抵抗値は、磁性体１０の抵抗値に対応し、スキルミオン４０の生成および消去に応じて変化する。例えば、スキルミオン４０が存在しない場合、磁性体１０には空間的に一様な磁場Ｈが発生している。一方、スキルミオン４０が存在する場合、磁性体１０にかかる磁場は、空間的に一様でなくなる。空間的に一様でない磁場が発生した場合、磁性体１０を流れる伝導電子は、磁性体１０の磁気モーメントにより散乱する。即ち、磁性体１０の抵抗値は、スキルミオン４０が存在する場合の方が、スキルミオン４０が存在しない場合よりも高くなる。

本例の測定部３４は、測定用電源３１および電流計３２を有する。測定用電源３１は、凹部電極１５３と上流側電極１２との間に設ける。電流計３２は、測定用電源３１から流れる測定用の電流を計測する。測定用電源３１が印加する既知の電圧と、電流計３２が計測した電流の比から、磁性体１０の抵抗値を検出できる。これにより、スキルミオンメモリ１００が保存した情報を読み取ることができる。

図３Ｂは、スキルミオンメモリ１００の他の例を示す模式図である。凹部１６の下流側電極１４側の端部が、磁性体１０の下流側電極１４側の端部まで広がってもよい。この場合、凹部１６の角部は、第１の角部２４のみである。本例の磁性体のデザインは図３Ａに比して構造上単純で微細加工上好ましい。また、下流側電極１４のｘ方向における長さは、磁性体１０の下流側電極１４側の端部と概ね同じ長さであってよい。ただし下流側電極１４は、凹部電極１５３とは電気的に絶縁されている。凹部電極１５３は、下流側電極１４と絶縁されるように、凹部１６の上流側電極１２側の一部の領域にのみ設けられてよい。

パルス電流を用いた詳細なシミュレーション実験の結果、スキルミオン生成、消去に関して驚くべき特性を示すことを発見した。パルス電流によるナノサイズのスキルミオン生成、消去に必要な時間は極短パルスの数百ピコ秒（ｐｓeｃ）程度でよい。つまり、スキルミオンの生成または消去用の電流パルスの電流印加時間は、１ｎｓｅｃよりも短い。これはＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）において必要な２０ｎｓeｃと比べて２桁も速度が速い。また高速ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｕｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は２ｎｓeｃであり、スキルミオンメモリ１００の動作速度は高速ＳＲＡＭ以下である。また、パルス電流を印加しない場合、生成したスキルミオンは所定の場所に留まることも明らかになった。すなわち、スキルミオンメモリ１００は記憶保持時に電力を消費しない不揮発のメモリ特性を有する。スキルミオンを生成、消去するときのみ電力が必要である。これも上に述べたように極短パルスで済むので、データの書き込み、消去も極めて小さな消費電力ですむ。これが実現できることから究極のメモリ素子としての特徴を有する可能性の高いメモリ素子である。

スキルミオン４０を生成できる磁気素子３０は、例えば厚さが５００ｎｍ以下の薄層状に形成された素子であり、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）やスパッター等の技術を用いて形成できる。上流側電極１２および下流側電極１４は、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ、Ａｌ、Ｐｔ、Ａｕ等の導電性の非磁性体金属よりなる。

磁性体１０はカイラル磁性体よりなる。磁性体１０はダイポール磁性体、フラストレート磁性体や磁性体と非磁性体を積層した構造であっても、上述した結論を適用できる。ダイポール磁性体は、磁気双極子相互作用が重要な磁性体である。フラストレート磁性体は、磁気不整合状態を好む磁気的相互作用の空間構造を含む磁性体である。磁性材料と非磁性材料との積層構造を有する磁性体は、磁性材料の非磁性材料に接する磁気モーメントを非磁性材料のスピン軌道相互作用により変調した磁性体である。

上述した構成からなる本発明では、パルス電流により、磁性体中に１個のスキルミオンを生成、消去できる磁気素子としても具体化できる。以下、そのスキルミオンの生成、消去方法について実施例を通じて説明をする。

（実施例１）
実施例１でパルス電流による１個のスキルミオン４０の生成について詳細にシミュレーション実験を実施する。
スキルミオン４０の運動は以下の方程式で記述できる。以下、断熱、非断熱スピントランスファートルク項をもつ［数３］および［数４］からなる方程式を数値的に解く。

［数３］
また、カイラル磁性体でのハミルトニアンは、［数４］で表すことができる。
［数４］

上記［数３］および［数４］中、Ｘは外積を示す。ここで、Ｍｒ＝Ｍ・ｎ（ｒ）であり［数２］に与えられている。Ｂ_ｒ ^ｅｆｆ=−(１/（ｈΓ）)（∂Ｈ/∂Ｍ_ｒ）により、［数３］と［数４］とが関連付けられる。Γ＝ｇμ_Ｂ/ｈ(＞０)は磁気回転比である。ｈはプランク定数である。Ｍ_ｒは無次元量で磁化を示す。

ここで、［数４］で示したＨなるハミルトニアンはカイラル磁性体の場合である。ダイポール磁性体、フラストレート磁性体、および磁性材料と非磁性材料との積層界面を有する磁性体に関してはこのＨの表現をそれぞれの磁性体を記述するものに置換すればよい。

本実施例では、非磁性体からなる電極はｘ軸に平行に配置し、磁場は磁性体１０の裏（磁場発生部２０と対向する面）から表方向に印加する、という条件で、上記方程式を用いてシミュレーションを行っている。

図４は、磁性体磁性相の磁場依存性を示した相図である。本実施例では、図４に示すＨｓｋおよびＨｆの条件でシミュレーション実験を行った。カイラル磁性体は磁場強度Ｈｓｋによりカイラル磁性相からスキルミオン結晶相（ＳｋＸ）になり、さらに強い磁場強度Ｈｆでスキルミオン結晶相（ＳｋＸ）から強磁性相になる磁性体である。当該スキルミオン結晶相（ＳｋＸ）においては、複数のスキルミオン４０が最密構造に整列してｘｙ平面内に発生する。

次に、この磁性体の磁気交換相互作用の大きさをＪとして、この量で規格した値で各種の物理量を記述する。この場合、低磁場ではらせん状の磁気モーメントの磁気構造をもつカイラル相から磁場強度Ｈｓｋ＝０．００７５Ｊで、スキルミオン結晶相になる。スキルミオン４０の直径λは、λ＝２π√２・Ｊ×ａ／Ｄで示すことができる。ここで、ａは磁性体１０の格子定数であり、Ｄはジャロシンスキー・守谷相互作用の大きさで物質固有の物理常数である。したがって、スキルミオン直径λは物質固有常数となる。スキルミオン直径λは先行技術文献１に見るようにたとえばＦｅＧｅでは７０ｎｍ、ＭｎＳｉでは１８ｎｍである。

本実施例で用いるカイラル磁性体はＤ＝０．１８Ｊ、磁気モーメントＭ＝１、ギルバート減衰係数α＝０．０８である。本例ではＤ＝０．１８Ｊであるから、λ＝５０ａとなる。磁性体１０の格子定数ａ＝０．５ｎｍの場合、λ＝２５ｎｍのサイズである。さらに、本実施例で用いるカイラル磁性体では、磁場強度Ｈｆ＝０．０２５２Ｊでスキルミオン結晶相から強磁性相になる。

図５は、シミュレーションにおいて上流側電極１２から下流側電極１４に向かって磁性体１０に流すパルス電流の印加条件を示す。図５には、時刻ｔ＝２０から８０ｐｓｅｃにおいて１個のスキルミオン４０を生成する生成用パルス電流と、時刻ｔ＝９８０から１１２０ｐｓｅｃにおいて生成したスキルミオン４０を消去する消去用パルス電流とを示す。生成パルス、消去パルス印加時間以外は電流密度がゼロである。生成用パルス電流と消去用パルス電流は、図５に示すように電流方向が異なる。

図６は、シミュレーションに用いた凹部１６および凹部電極１５３をもつ磁性体１０を示す。磁性体１０は、ｘ方向に幅Ｗｍ、ｙ方向にＨｍの高さをもつ略矩形形状である。本例では、磁性体１０の格子常数ａを単位として、Ｗｍ×Ｈｍ＝８０×５０のサイズである。磁性体１０の対向する２つの辺に、非磁性金属からなる上流側電極１２および下流側電極１４が接している。本例では、上流側電極１２および下流側電極１４の高さは磁性体１０と同一であり、幅は１５である。本例では、電極１２および１４は、磁性体１０の延展方向において磁性体１０の端部に接している。磁性体１０は幅ｗ、高さｈの凹部１６および凹部電極１５３を有する。また、本例では凹部１６の全体に凹部電極１５３を設けている。つまり本例では、凹部１６および凹部電極１５３は同一の形状を有し、同一の位置に設ける。

上流側電極１２と、凹部１６との距離はＳ１，下流側電極１４と、凹部１６との距離はＳ２である。ここでは格子常数ａを単位として、ｗ＝１１、ｈ＝２５、Ｓ１＝５２、Ｓ２＝１７と設定した。図６においては、時刻ｔ＝０ｐｓeｃの磁気モーメントを矢印で示す。磁性体１０の端部では、磁気モーメントが斜めに傾いていることが判る。特に凹部１６の内角が鈍角を示す頂点Ａの磁気モーメントに注意することが重要である。頂点Ａで左巻き方向に磁気モーメントが発生している。頂点Ａは、第１の角部２４に対応している。なお、図７Ａから図７Ｉに示すシミュレーション結果において、磁気モーメントは大きさ一定のベクトル量である。シミュレーション図内の矢印はｘｙ平面への磁気モーメントの射影を示している。ｚ方向の磁気モーメントを点で示す。長い矢印ほど磁気モーメントがｚ軸から傾いてｘｙ成分が大きくなり、いわばｘｙ面内に傾いていることを示している。

次に、図５に示すように、時間２０ｐｓｅｃから８０ｐｓｅｃにおいてスキルミオン生成用パルス電流を磁性体１０に与える。上流側電極１２から下流側電極１４に４×１０^７Ａ／ｃｍ^２の電流密度でパルス電流を流す。

図７Ａは、上流側電極１２から下流側電極１４に向けて、磁性体１０に生成パルス電流を流し始める時のｔ＝２０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。スキルミオン４０は初期状態である。

図７Ｂは、上流側電極１２から下流側電極１４に向けて、磁性体１０に生成パルス電流を流し始めた直後のｔ＝６０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。図６に示したように、凹部１６の下側における磁性体１０の高さ（Ｈｍ−ｈ）は、上流側電極１２に接触する領域の磁性体１０の高さＨｍより低い。このため、図３Ａに示したように、第１の角部２４の近傍を通過した生成パルス電子流は、上流側電極１２および凹部１６の間の領域に向かって拡散する。図７Ｂにおいて、このようなパルス電子流によって頂点Ａからスキルミオン４０を生成する。

図７Ｃは、上流側電極１２から下流側電極１４に向けて、磁性体１０に生成パルス電流を流した直後のｔ＝１２０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。頂点Ａで発生した１個のスキルミオン４０が、はっきりと見て取れる。やがて、凹部１６の第１の角部２４から離脱するように上流側電極１２側にスキルミオン４０は移動する。ｔ＝８０ｐｓｅｃにおいて生成パルスをＯＦＦしているが、スキルミオン４０は以降も移動を続ける。

図７Ｄは、上流側電極１２から下流側電極１４に向けて、磁性体１０に生成パルス電流をＯＦＦした後のｔ＝９６０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。１個のスキルミオン４０は、凹部１６と上流側電極１２との間で安定する。このように、生成パルス電流を流し始めてから、スキルミオン４０が安定するまでの時間は８４０ｐｓeｃ程度である。１個のスキルミオンを生成する電流密度は４×１０^７Ａ／ｃｍ^２である。図７Ｄの例では、電流密度は４×１０^７Ａ／ｃｍ^２とした。比較的小さい電流密度でスキルミオン４０を生成できる。

凹部１６の幅ｗはスキルミオンを生成するためには、０．２・λ以上の大きさが必要である。これより小さいと頂点Ａにおける磁気モーメントの適切な配向を確保できない。つまり、幅ｗは、
０.５・λ＞ｗ＞０．２・λ
の範囲である。

また、凹部１６の上流側電極１２との距離Ｓ１は適切な範囲がある。Ｓ１は１個の生成したスキルミオンが安定して存在するためには０．５・λより大きくなければならない。これ以下であると生成したスキルミオンは凹部１６に再び吸収され消滅してしまう。また、Ｓ１が２・λ以上の範囲の領域があると２個目のスキルミオンが生成してしまう。以上、１個の生成したスキルミオンが安定して存在するためには距離Ｓ１は以下の範囲である。
２・λ＞Ｓ１≧０．５・λ

次にスキルミオン４０を消去するために、上流側電極１２から下流側電極１４に逆（マイナス）方向の消去パルス電流を流した場合のシミュレーション実験結果を示す。図５に示すように、生成パルス電流を流し終えてから、９００ｐｓeｃの時間は電流ゼロとして、時刻ｔ＝９８０ｐｓeｃから消去パルス電流を流す。１個のスキルミオンを消去する電流密度は２×１０^７Ａ／ｃｍ^２とした。

図７Ｅは、下流側電極１４から上流側電極１２に向けて、磁性体１０に消去パルス電流を流し始めた時のｔ＝１０２０ｐｓｅｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。消去パルスは生成パルスとは逆向きにパルス電子流を流す。スキルミオン４０を、パルス電子流により下流側電極１４の方向に移動させる。

図７Ｆは、下流側電極１４から上流側電極１２に向けて、磁性体１０に消去パルス電流を流し始めた直後のｔ＝１１００ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。パルス電子流により、スキルミオン４０は凹部１６の頂点Ａに接触する。

図７Ｇは、下流側電極１４から上流側電極１２に向けて、磁性体１０に消去パルス電流をＯＦＦした時の時刻ｔ＝１１２０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。スキルミオン４０を凹部１６の下部に吸収させる。この時間、ｔ＝１１２０ｐｓeｃで消去電流をＯＦＦする。消去電流をゼロにしているが、スキルミオン４０の慣性により移動状態は継続している。

図７Ｈは、下流側電極１４から上流側電極１２に向けて、磁性体１０に消去パルス電流をＯＦＦした後のｔ＝１１８０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。図７Ｈに示したようにスキルミオン４０は凹部１６の左側部を移動するが、スキルミオン４０を生成してしまうことはない。スキルミオン４０にはパルス電子流のスピントランスファー力により、凹部１６と下流側電極１４との間の領域に押し込めようとする力が働く。消去電流をゼロにしても、スキルミオン４０は慣性により当該領域に移動しようとするが、当該領域は、スキルミオン４０が存在できない程度の大きさなので、図７Ｉに示すようにｔ＝１３６０ｐｓeｃではスキルミオン４０は完全に消滅する。凹部１６の下流側電極１４との距離Ｓ２は、
０．４・λ＞Ｓ２
の範囲であり０．２５・λ程度がよい。

スキルミオン４０を消去する時間は、消去パルス電流を流し始めてから１４０ｐｓeｃである。この時に要する電流密度は２×１０^７Ａ／ｃｍ^２であり、比較的小さい電流密度でスキルミオン４０を消去できる。

また、図６に示した、磁性体１０の凹部１６の上流側電極１２に対向する辺の長さｈは、集積度を向上すべく、スキルミオン４０を生成できる範囲で、できるだけ小さいことが好ましい。凹部１６の長さｈは、
０．８・λ≧ｈ≧０．２・λ
の範囲であり、０．５・λ程度がよい。

また、凹部１６の幅ｗは微細化の観点から小さい方が望ましい。凹部１６の幅ｗが小さすぎると、電流を流さない状態で第１の角部２４近傍における磁気モーメントが渦巻き形状にならない。スキルミオン生成の為には、凹部１６の幅ｗは、
０．５・λ＞ｗ＞０．２・λ
の範囲である。

また、凹部１６と下流側電極１４との距離Ｓ２は、スキルミオン４０を消去するためにはλ／２以下である必要がある。０．２５・λであっても良い。また、Ｓ２はゼロであってもよい。この場合、凹部１６の角部は１個となり、微細加工は容易となり、好ましい。

また、磁性体１０のサイズＷｍは、上述した凹部１６のサイズ、凹部１６と電極との距離の条件を満たす範囲で、できるだけ小さいことが好ましい。磁性体１０の端部１８の長さＷｍは、Ｗｍ＝Ｓ１＋ｗ＋Ｓ２であるから、３・λ＞Ｗｍ≧λであってよい。スキルミオン４０の１個の生成のためには磁性体１０の端部１８の長さＷｍは、３・λ未満の長さでなければならない。これ以上の長いＷｍの場合、生成用パルス電流が長い場合には、２個以上のスキルミオンが生成してしまう。長さＷｍは、上流側電極１２および下流側電極１４の直線距離を指してよい。

また、磁性体１０の、上流側電極１２または下流側電極１４と接続した端部の幅Ｈｍは、２・λ＞Ｈｍ≧ｈ＋０．５・λであってよい。先にｈ〜０．５・λであるので、λ程度であってよい。つまり、２・λ＞Ｈｍ≧λであってよい。このサイズよりＨｍが小さいとスキルミオン４０を生成できない。１個のスキルミオン生成のための電子偏極流の分布はこの範囲が適している。なお、消去用電流は生成用電流と符号が逆で、且つ小さい電流でよい。

上記に述べたメモリセルの設計ルールを以下にまとめる。
（条件１）セルの幅Ｗｍは以下の範囲である。
３・λ＞Ｗｍ≧λ
（条件２）セルの高さＨｍは以下の範囲である。
２・λ＞Ｈｍ≧λ
（条件３）凹部１６の上流側電極１２との距離Ｓ１は以下の範囲である。
２・λ＞Ｓ１≧０．５・λ
（条件４）凹部１６の幅ｗは以下の範囲である。
０．５・λ＞ｗ＞０．２・λ
（条件５）凹部１６の長さｈは、以下の範囲であり、０．５・λ程度がよい。
０．８・λ≧ｈ≧０．２・λ
（条件６）凹部１６の下流側電極１４との距離Ｓ２は、以下の範囲であり、０．２５・λ程度がよい。
０．４・λ＞Ｓ２
（条件７）１個のスキルミオンを生成するためのパルス電流の最小印加時間は略１０ピコ秒でよい。
（条件８）１個のスキルミオンを消去するためのパルス電流の印加最小時間は略１００ピコ秒でよい。
（条件９）消去用電流は生成用電流と符号が逆で、且つ小さい電流でよい。

（実施例２）
本実施例で用いるカイラル磁性体はギルバート減衰係数α＝０．０４の場合である。ギルバート減衰係数が実施例１に比較して小さい場合である。それ以外に条件の変更はない。

図８は、シミュレーションにおいて上流側電極１２から下流側電極１４に向かって磁性体１０に流す電流密度の時間依存性を示す。図８には、時刻ｔ＝２０から８０ｐｓｅｃにおいてスキルミオン４０を生成する生成用パルス電流と、時刻ｔ＝１１４０から１４００ｐｓｅｃにおいてスキルミオン４０を消去する消去用パルス電流とを示す。生成パルス、消去パルス印加時間以外は電流密度がゼロである。生成用パルス電流と消去用パルス電流は、図８に示すように電流方向が異なる。電流密度の大きさは実施例１と同じである。

図９は、シミュレーションに用いた凹部１６および凹部電極１５３をもつ磁性体１０を示す。磁性体１０は、ｘ方向に幅Ｗｍ、ｙ方向にＨｍの高さをもつ矩形形状である。本例では、磁性体１０の格子常数ａを単位として、Ｗｍ×Ｈｍ＝９０×５０のサイズである。

上流側電極１２と、凹部１６との距離はＳ１をＳ１＝６２と設定した。Ｓ１以外は実施例１と同じサイズである。図９においては、時刻ｔ＝０ｐｓeｃの磁気モーメントを矢印で示す。図１０Ａから図１０Ｉにシミュレーション結果を示す。

図１０Ａは、上流側電極１２から下流側電極１４に向けて、磁性体１０に生成パルス電流を流し始めた時のｔ＝２０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。スキルミオン４０は初期状態である。

図１０Ｂは、上流側電極１２から下流側電極１４に向けて、磁性体１０に生成パルス電流を流した時のｔ＝６０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。頂点Ａからスキルミオン４０が生成する。

図１０Ｃは、上流側電極１２から下流側電極１４に向けて、磁性体１０に生成パルス電流をＯＦＦした時のｔ＝８０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。頂点Ａで発生したスキルミオン４０が、はっきりと見て取れる。やがて、凹部１６の第１の角部２４から離脱するように上流側電極１２側にスキルミオン４０は移動する。この時間で生成パルスをＯＦＦする。

図１０Ｄは、上流側電極１２から下流側電極１４に向けて、磁性体１０に生成パルス電流をＯＦＦした時のｔ＝９６０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。スキルミオン４０は、凹部１６と上流側電極１２との間に安定する。このように、生成パルス電流を切断してから、スキルミオン４０が安定するまでの時間は８８０ｐｓeｃ程度である。

次にスキルミオン４０を消去するために、上流側電極１２から下流側電極１４に逆（マイナス）方向の消去パルス電流を流した場合のシミュレーション実験結果を示す。図８に示すように、生成パルス電流を流し終えてから、１０２０ｐｓeｃの時間は電流ゼロとして、時刻ｔ＝１１４０ｐｓeｃから消去パルス電流を流す。

図１０Ｅは、下流側電極１４から上流側電極１２に向けて、磁性体１０に消去パルス電流を流した直後のｔ＝１３００ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。図５に示すように、消去パルス電流の電流密度は２×１０^７Ａ／ｃｍ^２である。消去パルスは生成パルスとは逆向きにパルス電子流を流す。スキルミオン４０を、パルス電子流により下流側電極１４の方向に移動させる。

図１０Ｆは、下流側電極１４から上流側電極１２に向けて、磁性体１０に消去パルス電流をＯＦＦする直前のｔ＝１３８０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。パルス電子流により、スキルミオン４０は凹部１６の頂点Ａに接触する。

図１０Ｇは、下流側電極１４から上流側電極１２に向けて、磁性体１０に消去パルス電流をＯＦＦした時の時刻ｔ＝１４００ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。スキルミオン４０を凹部１６の下部に吸収させる。この時間、ｔ＝１４００ｐｓeｃで消去電流をＯＦＦする。消去電流をゼロにしているが、慣性を持つようにスキルミオン４０の移動状態は継続している。

図１０Ｈは、下流側電極１４から上流側電極１２に向けて、磁性体１０に消去パルス電流をＯＦＦした後のｔ＝１４４０ｐｓeｃにおける磁性体１０の磁気モーメントのシミュレーション結果を示す。図１０Ｈに示したようにスキルミオン４０は凹部１６の左側部を移動するが、スキルミオン４０を生成してしまうことはない。スキルミオン４０にはパルス電子流のスピントランスファー力により、凹部１６と下流側電極１４との間の領域に押し込めようとする力が働く。消去電流をゼロにしても、スキルミオン４０は慣性により当該領域に移動しようとするが、当該領域は、スキルミオン４０が存在できない程度の大きさなので、図１０Ｉに示すようにｔ＝１６２０ｐｓeｃではスキルミオン４０は完全に消滅する。

スキルミオン４０を消去する時間は、消去パルス電流を流し始めてから２６０ｐｓeｃである。この時に要する電流密度は２×１０^７Ａ／ｃｍ^２であり、比較的小さい電流密度でスキルミオン４０を消去できる。

以上、ギルバート減衰係数α＝０．０４の場合のスキルミオン４０の電流による生成、消去についてのシミュレーション結果を示した。スキルミオン生成パルスは６０ｐｓeｃ、消去パルスは２６０ｐｓeｃの超短パルスでよい。ギルバート減衰係数α＝０．０４の場合磁性体サイズはギルバート減衰係数α＝０．０８の場合と比較して、８０から９０と１０％程度大きくなる。ギルバート減衰係数が小さいと一度生成したスキルミオン４０が凹部に消滅してしまう。そのために所定のＳ１のサイズが必要である。生成パルス時間は同じである。消去時間は１４０ｐｓｅｃから２６０ｐｓｅｃと幾分長くなる。実施例２での設計ルールは実施例１と同じである。

以上、スキルミオン４０の電流による生成、消去についてのシミュレーション結果を示した。スキルミオン生成パルスは６０ｐｓeｃ、消去パルスは１４０〜２００ｐｓeｃの超短パルスでよい。生成パルスや消去パルス後の安定化する時間は特に電流が必要ではなく、スキルミオン４０はポテンシャルの安定位置に自ら移動する。したがって、安定化時間は必要ない。次の磁気媒体の書き込みや消去時間に直ちに移行すればよい。スキルミオン磁気素子のスキルミオン生成、消去時間は、現在の最高速２ｎｓeｃのＳＲＡＭより高速で情報の書き込み、消去ができることを示している。ＤＲＡＭは２０ｎｓeｃ程度であるので、これより２桁速い時間でメモリが動作する。ＳＲＡＭやＤＲＡＭメモリは揮発性なので、電源をＯＦＦすると瞬時にメモリ情報は消える。スキルミオンメモリは磁気モーメントを使った不揮発性メモリである。以上から、まさに夢の不揮発性高速メモリの実現性を一気に高めたと言える。

なお、ここに述べたメモリセルの設計ルールはダイポール磁性体でもフラストレート磁性体でも磁性材料と非磁性材料との積層構造でも変更をきたさない。物質が決まればスキルミオン直径λが決まる。このλが決まれば上記設計ルールが適用できる。

このように、本願発明は、電流によるスキルミオン生成、消去方法の最適の配置を示し、低消費電力で高速メモリが可能であることから、スキルミオン磁気素子およびこの磁気素子を応用したスキルミオンメモリ、スキルミオンメモリ搭載ＣＭＯＳ−ＬＳＩデバイス、およびスキルミオンメモリを内蔵した、パーソナルコンピュータ、データ記録媒体、データ記録装置およびデータ通信装置を実用化する上で大きなインパクトをもたらすと期待できる。

スキルミオンは、直径が１〜５００ｎｍとナノスケールのサイズを有する極微細構造であり、膨大なビット情報を極細密化できる大容量記憶磁気素子として応用できる。

また、スキルミオンメモリは高速記憶や消去が可能なメモリに応用できる不揮発性磁気メモリであり、現在の情報演算として用いているＤＲＡＭや高速ＳＲＡＭメモリの代替え可能な不揮発性メモリを担うデバイスとして期待される。特に本発明により電流によりスキルミオン生成、消去方法の最適配置が実現したことは、この実現性に大きく寄与する。

図１１は、スキルミオンメモリ１００の他の構成例を示す模式図である。本例のスキルミオンメモリ１００は、ホール電圧を検出することにより、スキルミオン４０の有無を検出する。本例のスキルミオンメモリ１００は、スキルミオン検出素子１５（図１１においては符号を省略している）および測定部３４を除き、図３Ａまたは図３Ｂの実施形態に係るスキルミオンメモリ１００と同様の構成を有する。本例のスキルミオン検出素子１５は、図３Ａまたは図３Ｂに示したスキルミオン検出素子１５の構成（すなわち、凹部電極１５３および上流側電極１２）に加えて、電極で形成した第１電極１５５および第２電極１５６をさらに備える。第１電極１５５および第２電極１５６は、それぞれ同一材料の電極であっても、異なる材料の電極であってもよい。

第１電極１５５は、上流側電極１２と凹部電極１５３との間における磁性体１０の端部１８において、磁性体１０の延展方向で磁性体１０と接する電極で形成する。第１電極１５５は、凹部電極１５３および上流側電極１２の双方と離間する。第２電極１５６は、第１電極１５５とは離間して、第１電極１５５と対向する磁性体１０の端部１９において、磁性体１０の延展方向で磁性体１０と接する電極で形成する。第２電極１５６は、上流側電極１２および下流側電極１４の双方と離間して設ける。

第１電極１５５および第２電極１５６は、上流側電極１２と凹部電極１５３とがなす配列方向に対して垂直に配置する。本例では、上流側電極１２と凹部電極１５３の配列方向はｙ軸方向であり、第１電極１５５および第２電極１５６の配列方向がｘ軸方向である。スキルミオン４０の生成及び消去に応じて、上流側電極１２および凹部電極１５３間に電流を流したときの、第１電極１５５と第２電極１５６との間における磁性体１０の電圧値が変化する。第１電極１５５および第２電極１５６間の電圧を測定するに変えて、第２電極１５６を用いず、第１電極１５５と上流側電極１２との間の電圧を測定することで代替えしてもよい。

本例の測定部３４は、測定用電源３１および電圧計３３を有する。凹部電極１５３と上流側電極１２との間に電流を流すと、電流の流れと垂直方向にホール電圧が発生する。このホール電圧はスキルミオン４０の有無に依存する。図１１においては、凹部電極１５３と上流側電極１２との間に電流を流したときのパルス電子流を矢印で示している。電圧計３３は、第１電極１５５と第２電極１５６との間における磁性体１０の電圧値を計測する。測定部３４は、「１」または「０」を示す信号を、スキルミオン４０の有無に応じたホール電圧の差分として検出するので、直接的である。本実施形態に係るスキルミオン４０の検出方法は、比較する一方のホール電圧が小さいので、感度が高い。

図１２は、スキルミオンメモリ１００の他の構成例を示す模式図である。本例のスキルミオンメモリ１００は、スキルミオン検出素子１５を除き、図３Ａまたは図３Ｂに示したスキルミオンメモリ１００と同様の構成を有する。図１２においては、スキルミオン４０の生成時におけるパルス電子流を矢印で示している。本例のスキルミオン検出素子１５は、トンネル磁気抵抗素子（ＴＭＲ素子）である。スキルミオン検出素子１５は、凹部１６と上流側電極１２が挟む磁性体１０の表面に接する非磁性体薄膜１５１と、磁性体金属１５２との積層構造を有する。

磁性体金属１５２は、磁性体１０からのプラスｚ方向の磁場によりプラスｚ方向の磁気モーメントをもつ強磁性相となる。磁性体１０と、磁性体金属１５２の磁性体１０側と逆側の端部との間には、測定部３４が接続する。これにより、スキルミオン検出素子１５の抵抗値を検知できる。スキルミオン検出素子１５は、磁性体１０内にスキルミオン４０が存在しない場合の抵抗値が最小値を示し、スキルミオン４０が存在すると抵抗値が増大する。スキルミオン検出素子１５の抵抗値は、非磁性体薄膜１５１の電子のトンネル電流の確率が磁性体１０と強磁性相となった磁性体金属１５２との磁気モーメントの向きに依存することで決まる。スキルミオン検出素子１５の高抵抗（Ｈ）と低抵抗（Ｌ）は、スキルミオン４０の有り無しに対応し、メモリセルが記憶した情報「１」と「０」に対応する。これにより、スキルミオンメモリ１００が保存した情報を読み取ることができる。なお、本例の凹部１６も、図３Ｂに示した凹部１６と同様に、磁性体１０の下流側電極１４と接する端部まで形成されてよい。

図１３は、スキルミオンメモリデバイス１１０の断面構造を示す。スキルミオンメモリデバイス１１０は、スキルミオンメモリ１００を少なくとも一つ備えるデバイスである。スキルミオンメモリデバイス１１０は、強磁性体層である磁場発生部２０および磁場発生部２０の上方に形成した磁気素子３０を備える。磁気素子３０と磁場発生部２０との間には、非磁性体層を設ける。本例の磁気素子３０は、図３Ａ、図３Ｂまたは図１１に示した磁気素子３０と同様の構成を有する。図１３においては、図３Ａ、図３Ｂまたは図１１に示した磁気素子３０が有する金属電極のうち、下流側電極１４および上流側電極１２のみを示し、他の金属電極を省略している。図１３においては、測定部３４の断面図は図示していない。磁気素子３０は、磁性体層６０、磁性体保護層６５、第１配線層７０および第２配線層７５の順に積層した積層構造を有する。

磁性体層６０は、磁性体１０、絶縁体６１、凹部１６、下流側電極１４および上流側電極１２を有する。また、磁気素子３０が図３Ａまたは図３Ｂに示した構成の場合、磁性体層６０は、凹部電極１５３を更に有する。磁気素子３０が図１１に示した構成の場合、磁性体層６０は、凹部電極１５３、第１電極１５５および第２電極１５６を更に有する。磁性体１０において、スキルミオン４０を生成及び消去する。絶縁体６１は、磁性体１０、および金属電極を囲む。磁性体１０と、下流側電極１４及び上流側電極１２等の金属電極は、スキルミオン磁気媒体の基本構造である非磁性体金属（Ｎｏｎｍａｇｎｅｔｉｃ Ｍｅｔａｌ）、磁性体（Ｍａｇｎｅｔｉｃ Ｍａｔｅｒｉａｌ）および非磁性体金属（Ｎｏｎｍａｇｎｅｔｉｃ Ｍｅｔａｌ）が連結した構造を有する。当該構造を、略してＮＭＮ構造と称する。磁性体層６０は、同一層内に複数のＮＭＮ構造を備えてよい。つまり、磁性体層６０は、同一層内に、図３Ａ、図３Ｂまたは図１１に示した磁気素子３０を複数備えてよい。

磁性体保護層６５は、磁性体保護膜６６および第１ビア６７を有する。磁性体保護膜６６は、磁性体層６０を保護する。第１ビア６７は、それぞれの金属電極に、スキルミオン生成、消去および検出用の電流を供給する。図１３においては、単一の第１ビア６７を示しているが、第１ビア６７は、それぞれの金属電極に対して設ける。

第１配線層７０は、第１配線７１、第１配線保護膜７２および第２ビア７３を有する。第１配線７１は、スキルミオン生成、消去および検出用の電圧または電流を供給する経路を形成する。第１配線保護膜７２は、第１配線７１および第２ビア７３を形成するための層間絶縁膜として機能する。スキルミオン生成、消去および検出用の経路を同一層内に引き回すことが困難な場合、図１３に示すように第１配線層７０上に第２配線層７５を形成してもよい。

第２配線層７５は、第２配線７６および第２配線保護膜７７を有する。第２配線７６は、第２ビア７３と接続する。第２配線保護膜７７は、第２配線７６を絶縁するための層間絶縁膜として機能する。例えば、第２ビア７３は、磁場生成用とスキルミオン検出用の２種類の電流経路のうち少なくとも一方に接続する。第２配線７６は、第１配線７１とともに、スキルミオン生成、消去および検出用の電圧または電流を伝送する経路を形成する。これらの経路は外部端子を介して、スキルミオンメモリデバイス１１０の外部のパルス電流源等と接続してよい。

図１４Ａから図１４Ｈは、図１３に示したスキルミオンメモリデバイス１１０の製造工程を示す。図１４Ａは、磁場発生部２０および電極１５７の形成工程を示す。本例の磁場発生部２０は、シリコンで形成した基板８０上に形成する。磁場発生部２０は、強磁性体膜からなり、基板８０側から磁性体層６０側へ、一様な垂直磁場を発生する。例えば、磁場発生部２０は、スパッター装置によって３０００Åの厚みで形成する。磁場発生部２０において、磁性体１０に磁場強度Ｈ＝０．０３Ｊが印加できるような保持特性をもつように、材料および膜厚を選択する。磁場発生部２０は、鉄酸化物からなるフェライト磁石または希土類金属磁石で形成する。磁場発生部２０と基板８０との層間にシリコン酸化膜などの絶縁膜が存在していてもよい。

磁場発生部２０上において、レジスト８５を磁性体１０の形状にパターニングする。例えば、レジスト８５を、スピンコートにより数１０００Åの厚さで形成する。ＥＵＶ露光により、磁性体１０を形成すべき領域のレジスト８５を露光する。ＥＵＶ露光した領域以外の領域は、現像により除去する。レジスト８５の材料は、半導体の製造工程で一般的に用いる材料でよい。

電極１５７は、磁場発生部２０およびレジスト８５の上に形成する。電極１５７は、後にパターニングすることにより、磁気素子３０のそれぞれの金属電極となる。例えば、電極１５７を、スパッター装置により５００Åの厚みで形成する。電極１５７を、銅ＣｕもしくはアルミニウムＡｌ等の電極で形成する。

図１４Ｂは、レジスト８５の剥離工程を示す。ドライ工程もしくはウェット工程により、レジスト８５を剥離する。例えば、ドライ工程の場合、酸素ガスアッシャーによりレジスト８５を剥離する。レジスト８５を剥離することで、磁性体１０を形成すべき場所に、電極１５７の凹部を形成できる。本例の電極１５７は、リフトオフプロセスにより形成するが、エッチングプロセスにより形成してもよい。

図１４Ｃは、磁性体１０を形成する工程を示す。本例の磁性体１０は、ＭＢＥ装置により５００Åの厚さで形成する。なお、電極１５７の凹部および磁性体層６０の全面に、磁性体１０を形成する。本例の磁性体１０は、電極１５７と同じ膜厚を有する。しかし、本工程で堆積する磁性体１０の膜厚は、電極１５７の膜厚よりも厚くても、電極１５７の膜厚よりも薄くてもよい。

図１４Ｄは、磁性体１０の除去工程およびレジスト８５の塗布工程を示す。磁性体１０は、化学機械処理法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｒｏｃｅｓｓ）で電極１５７の上部に形成した磁性体１０を除去する。その後、それぞれの金属電極を形成するために、レジスト８５を塗布する。ＥＵＶ露光および現像工程により、磁性体１０およびそれぞれの金属電極の形状に合わせて、レジスト８５をパターニングする。

図１４Ｅは、電極のエッチング工程および絶縁体６１の形成工程を示す。それぞれの金属電極は、ドライエッチングにより形成する。本工程により、スキルミオンメモリ１００の基本構造であるＮＭＮ構造が完成する。以下の工程は通常のＬＳＩの配線工程と同じである。磁性体層６０において、ＮＭＮ構造の周囲に絶縁体６１を形成する。

図１４Ｆは、磁性体保護層６５および第１配線７１を形成する工程を示す。磁性体層６０上に磁性体保護膜６６を形成する。第１ビア６７は、磁性体保護膜６６に形成した開口に配線用の金属を堆積することにより形成できる。即ち、磁性体保護膜６６および第１ビア６７は、一般的な半導体製造工程と同様の工程により形成できる。

また、磁性体保護層６５上に第１配線７１を形成する。第１配線７１は、一般的なリソグラフィー工程およびエッチング工程を用いてパターニングできる。第１配線７１は、エッチングプロセスおよびリフトオフプロセスのいずれの方法によって形成してもよい。

図１４Ｇは、第１配線層７０および第２配線層７５の形成工程を示す。磁性体保護層６５および第１配線７１上に、第１配線保護膜７２を形成する。第２ビア７３は、第１配線保護膜７２に形成された開口に配線用の金属を堆積することにより形成できる。

また、第１配線層７０上に第２配線７６を形成する。第２配線７６は、一般的なリソグラフィー工程およびエッチング工程を用いてパターニングできる。第２配線７６は、エッチングプロセスおよびリフトオフプロセスのいずれの方法によって形成してもよい。また、第１配線層７０および第２配線７６上に、第２配線保護膜７７を形成する。第２配線７６および第２配線保護膜７７は、一般的な半導体製造工程と同様の工程により形成できる。

以上、磁場を発生する磁場発生部２０の上に磁気素子３０を形成する製造工程を示した。スキルミオンメモリデバイス１１０の製造に必要なホトマスクの数は、合計で６枚である。即ち、ＮＭＮ構造（磁性体１０およびそれぞれの金属電極）に２枚、第１ビア６７の形成に１枚、第１配線７１の形成に１枚、第２ビア７３の形成に１枚、第２配線７６の形成に１枚のホトマスクを使用する。通常の２層配線ＣＭＯＳのホト工程の３分の１以下で磁気素子は製造できる。また、本例の製造工程は既存のＬＳＩ製造工程を使用していることからプロセス開発コストおよび製造コストが小さい。磁気素子３０を制御するスイッチやセンサ増幅用ＣＭＯＳ−ＦＥＴ構造は同一チップに搭載することが必須である。このＣＭＯＳ−ＦＥＴ製造プロセスの用いるホト工程はスキルミオンメモリ製造のためのホト工程と兼用できるからホトマスクの枚数の増加を磁場発生部２０のみの１枚に留められる。製造コストの増加を著しく低減できる。

図１４Ｈは、磁気素子３０を積層したスキルミオンメモリデバイス１１０を示す。本例のスキルミオンメモリデバイス１１０は、磁気素子３０−１および磁気素子３０−２を備える。スキルミオンメモリデバイス１１０は、図１４Ａから図１４Ｇまでの製造工程を繰り返すことにより製造できる。本例のスキルミオンメモリデバイス１１０は、共通の磁場発生部２０の上に複数の磁気素子３０を積層することにより、集積度を大きくできる。本例のスキルミオンメモリデバイス１１０は、図１４Ｇに示したスキルミオンメモリデバイス１１０の２倍の集積度を実現できる。本例では、隣接する層の磁気素子３０の磁性体１０を、重ならない位置に設けてよい。

図１５は、磁気素子３０をｎ層積層したスキルミオンメモリデバイス１１０を示す。本例のスキルミオンメモリデバイス１１０は、ｎ＝１２の場合である。磁場発生部２０は、３０００Åの膜厚を有する。磁気素子３０は、磁気素子３０−１から磁気素子３０−ｎまで積層した構造を有する。本例の磁気素子３０は、合計３５０００Åの膜厚を有する。

図１６は、積層方向に複数の磁場発生部２０を有するスキルミオンメモリデバイス１１０を示す。本例のスキルミオンメモリデバイス１１０は、磁気素子３０−１から磁気素子３０−８までの合計８層の磁気素子３０を有する。スキルミオンメモリデバイス１１０は、磁場発生部２０−１上に、４層の磁気素子３０を有する。スキルミオンメモリデバイス１１０は、磁気素子３０−４と磁気素子３０−５との間に磁場発生部２０−２をさらに有する。これにより、磁気素子３０は、磁場発生部２０から受ける磁場の強度を一定に保つことができる。磁場発生部２０は、磁気素子３０の材料等に応じて適当な間隔で配置してよい。

図１７は、スキルミオンメモリデバイス１１０の構成の一例を示す。スキルミオンメモリデバイス１１０は、スキルミオンメモリ１００およびＣＰＵ機能を構成するＣＭＯＳ−ＦＥＴ９０を備える。ＣＭＯＳ−ＦＥＴ９０上にスキルミオンメモリ１００を形成する。本例のＣＭＯＳ−ＦＥＴ９０は、ＰＭＯＳ−ＦＥＴ９１およびＮＭＯＳ−ＦＥＴ９２を有する。

スキルミオンメモリデバイス１１０は、ＣＰＵ機能を構成するＣＭＯＳ−ＦＥＴ９０と、積層した大規模不揮発性メモリであるスキルミオンメモリ１００を同一のチップ内に有することができる。この結果、ＣＰＵの処理時間の短縮化、高速化が実現し、ＣＰＵの消費電力を大幅に低減できる。すなわち、ＰＣ起動時の基本ＯＳなどのＨＤからの呼び出し、外付けＳＲＡＭやＤＲＡＭなどへの書き込み、読み出しなどの処理時間を大幅に短縮可能となり、ＣＰＵタイムの削減（大幅高速化）に貢献する。この結果、大幅に消費電力が低いＣＰＵを実現できる。さらに大規模不揮発性メモリであるスキルミオンメモリ１００はメモリ保持のための電力消費がゼロである。スキルミオン４０の磁気モーメントの向きはトポロジカル安定性を有するために外部からの一切の電力供給を必要としない。ＤＲＡＭメモリはデータリフレッシュが必要であり、ＳＲＡＭも揮発性であるので常時電力投入が必要である。フラッシュメモリはデータアクセスタイムが長いのでＣＰＵと直接データのやり取りはできない。

図１８は、スキルミオンメモリデバイス１１０の回路構成の一例を示す。本例のスキルミオンメモリデバイス１１０は、図３Ａまたは図３Ｂに示した磁気素子３０を、マトリクス状に複数備える。図１８では、マトリクスの複数の列および行のうち、第ｎ−１列、第ｎ列、第ｍ−１行および第ｍ行のみを示している。

スキルミオンメモリデバイス１１０は、複数の磁気素子３０、複数のビット線９６、複数の書込ワード線９５、複数の読出ワード線９７、複数のスイッチ１８１、複数のスイッチ１８３、複数のスイッチ１８４、および、複数の検出回路９８を備える。ビット線９６は、磁気素子３０に接続し、それぞれ対応する磁気素子３０にスキルミオン４０を生成する生成用電流を供給するスキルミオン生成線として機能する。書込ワード線９５は、磁気素子３０に接続し、それぞれ対応する磁気素子３０のスキルミオン４０を消去する消去用電流を供給するスキルミオン消去線として機能する。読出ワード線９７は、磁気素子３０に接続し、それぞれ対応する磁気素子３０のスキルミオン４０の有無に応じた電圧または電流を伝送する。スイッチ１８１は、それぞれのビット線９６に設ける。スイッチ１８３は、それぞれの書込ワード線９５に設ける。スイッチ１８４は、それぞれの読出ワード線９７に設ける。スイッチ１８１、１８３、１８４は、例えばＦＥＴである。

ビット線９６および書込ワード線９５は、それぞれのスイッチを介して外部パルス電流源に接続する。当該外部パルス電流源は、例えばパルス電流源５２または測定用電源３１である。パルス電流源５２および測定用電源３１は共通のパルス電流源であってよい。また、外部パルス電流源は、ビット線９６毎に設けてよく、複数のビット線９６に共通に設けてもよい。

検出回路９８は、読出ワード線９７に接続し、読出ワード線９７に流れる電流または読出ワード線９７の電圧を検出する。検出回路９８は、測定部３４における電流計３２または電圧計３３として機能する。検出回路９８は、それぞれの読出ワード線９７に設けてよく、複数の読出ワード線９７に共通に設けてもよい。

磁気素子３０の上流側電極１２は、対応するビット線９６に接続する。下流側電極１４は、対応する書込ワード線９５に接続する。凹部電極１５３は、対応する読出ワード線９７に接続する。

いずれかの磁気素子３０にデータを書き込む場合（すなわち、スキルミオンを生成する場合）、対応するスイッチ１８１およびスイッチ１８３をオン状態に制御し、対応するビット線９６および書込ワード線９５を選択する。例えば、磁気素子３０（ｍ−１、ｎ−１）にデータを書き込む場合、書込ワード線９５（ｍ−１）に対応するスイッチ１８３と、ビット線９６（ｎ−１）に対応するスイッチ１８１とをオンする。その後、図１８において矢印で示すように、ビット線９６（ｎ−１）から書込ワード線に向けて書き込み用の電流を流すと、磁気素子３０（ｍ−１、ｎ−１）にスキルミオン４０を生成できる。なお、当該矢印は、図３Ａまたは図３Ｂの磁性体１０の面に示したパルス電子流とは逆向きとなる。

図１９は、スキルミオンメモリデバイス１１０における消去動作の一例を示す。スキルミオンメモリデバイス１１０における消去動作とは、スキルミオン４０を消去する動作を指す。書込動作の場合と同様に、スイッチ１８１およびスイッチ１８３により、スキルミオン４０を消去する磁気素子３０に対応するビット線９６および書込ワード線９５を選択する。ただし、消去動作の場合には、書込ワード線９５からビット線９６に向けて、磁気素子３０に電流を流す。これにより、磁気素子３０のスキルミオン４０が消去できる。

例えば、磁気素子３０（ｍ−１、ｎ−１）のデータを消去する場合、書込ワード線９５（ｍ−１）に対応するスイッチ１８３と、ビット線９６（ｎ−１）に対応するスイッチ１８１とをオンする。その後、図１９において矢印で示すように、書込ワード線９５（ｍ−１）からビット線９６（ｎ−１）に向けて消去用の電流を流すと、磁気素子３０（ｍ−１、ｎ−１）のスキルミオン４０を消去できる。

図２０は、スキルミオンメモリデバイス１１０の読み出し動作の一例を示す。スキルミオンメモリデバイス１１０の読み出し動作とは、それぞれの磁気素子３０におけるスキルミオン４０の有無を検出する場合を指す。読み出し動作における磁気素子３０の選択においては、スイッチ１８１およびスイッチ１８４により、対応するビット線９６および読出ワード線９７を選択する。

読み出し動作においては、スイッチ１８１およびスイッチ１８４をオンし、スイッチ１８３をオフする。この場合、上流側電極１２から下流側電極１４には電流が流れず、上流側電極１２から凹部電極１５３に流れた電流が、読出ワード線９７に流れる。

例えば、磁気素子３０（ｍ−１、ｎ−１）のデータを読み出す場合、読出ワード線９７（ｍ−１）に対応するスイッチ１８４と、ビット線９６（ｎ−１）に対応するスイッチ１８１とをオンする。その後、図２０において矢印で示すように、ビット線９６（ｎ−１）から読出ワード線９７（ｍ−１）の間に所定の電圧を印加すると、磁気素子３０（ｍ−１、ｎ−１）のスキルミオン４０の有無に応じた抵抗値で、読出ワード線９７に電流が流れる。

検出回路９８は、読出ワード線９７に流れる電流もしくは電圧を増幅して、スキルミオン４０の有無を検出する。本例の検出回路９８は、入力抵抗Ｒｉｎ、帰還抵抗Ｒｆ、増幅回路Ｃ１および電圧比較回路Ｃ２を備え、電流を検出する。読出ワード線９７から検出回路９８に入力した電流は、入力抵抗Ｒｉｎを介して、増幅回路Ｃ１に入力する。帰還抵抗Ｒｆは、増幅回路Ｃ１と並列に設ける。増幅回路Ｃ１は、読出ワード線９７からの電流を電圧変換して増幅する。電圧比較回路Ｃ２には、増幅回路Ｃ１の出力電圧および参照電圧Ｖｒｅｆを入力する。電圧比較回路Ｃ２は、増幅回路Ｃ１の出力電圧が参照電圧Ｖｒｅｆよりも大きい場合は「１」を出力する。一方、電圧比較回路Ｃ２は、増幅回路Ｃ１の出力電圧が参照電圧Ｖｒｅｆよりも小さい場合は「０」を出力する。これにより、磁気素子３０のデータを読み出すことができる。

図２１は、スキルミオンメモリデバイス１１０の回路構成の他の例を示す。本例のスキルミオンメモリデバイス１１０は、図１２に示した磁気素子３０を、マトリクス状に複数備える。本例においては、スキルミオン検出素子１５の端部を読出ワード線９７に接続する。図２１においては、スキルミオン生成時の動作を示している。スキルミオン生成における各スイッチの動作、および、電流の流れは、図１８に示した例と同一である。なお、本例において上流側電極１２が、スキルミオン検出素子１５の一方の電極としても機能する。

図２２は、スキルミオンメモリデバイス１１０の消去動作の一例を示す。スキルミオン消去における各スイッチの動作、および、電流の流れは、図１９に示した例と同一である。

図２３は、スキルミオンメモリデバイス１１０の読出動作の一例を示す。スキルミオン読み出しにおける各スイッチの動作は、図２０に示した例と同一である。本例では、ビット線９６から電圧により、上流側電極１２およびスキルミオン検出素子１５の間の抵抗に応じた電流が、読出ワード線９７に流れる。検出回路９８は、当該電流を検出する。なお、本例では上流側電極１２側に高電圧を印加し、スキルミオン検出素子１５側に低電圧を印加しているが、図１２に示すように、逆方向の電圧を印加してもよい。

なお、図１１に示した磁気素子３０を用いた場合も、図１８から図２３に示した回路と同様のマトリクス回路で、スキルミオン４０の生成、消去および読み出しできる。例えば、上流側電極１２、下流側電極１４、凹部電極１５３、第１電極１５５および第２電極１５６のそれぞれにビット線またはワード線を設け、電流を流す電極対をスイッチで適宜選択することで、スキルミオン４０の生成、消去および読み出しができる。

以上、図１８から図２３の通り、スキルミオンメモリデバイス１１０は、任意の磁気素子３０を選択し、スキルミオン４０の生成、消去および読み出しができる。磁気素子３０の周辺に配置したＦＥＴ、検出回路９８の増幅回路Ｃ１および電圧比較回路Ｃ２は、ＣＭＯＳデバイスを備える。複数の磁気素子３０は、平面状に配列した。また、平面状に配列した磁気素子３０を積層してよい。複数の磁気素子３０は、図１４Ａから図１４Ｈで示した通り、少ないホト枚数の製造プロセスで積層できる。磁気素子３０は、積層が可能であることにより、集積度を大幅に増加できる。

図２４は、スキルミオンメモリ搭載固体電子デバイス２００の構成例を示す模式図である。スキルミオンメモリ搭載固体電子デバイス２００は、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０と、固体電子デバイス２１０とを備える。スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０は、図１から図２３において説明したスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０である。固体電子デバイス２１０は、例えばＣＭＯＳ−ＬＳＩデバイスである。固体電子デバイス２１０は、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０へのデータの書き込み、および、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０からのデータの読み出しの少なくとも一方の機能を有する。

図２５は、データ処理装置３００の構成例を示す模式図である。データ処理装置３００は、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０と、プロセッサ３１０とを備える。スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０は、図１から図２３において説明したスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０である。プロセッサ３１０は、例えばデジタル信号を処理するデジタル回路を有する。プロセッサ３１０は、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０へのデータの書き込み、および、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０からのデータの読み出しの少なくとも一方の機能を有する。

図２６は、データ記録装置４００の構成例を示す模式図である。データ記録装置４００は、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０と、入出力装置４１０とを備える。データ記録装置４００は、例えばハードディスク、または、ＵＳＢメモリ等のメモリデバイスである。スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０は、図１から図２３において説明したスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０である。入出力装置４１０は、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０への外部からのデータの書き込み、および、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０からデータを読み出して外部に出力する機能の少なくとも一方を有する。

図２７は、通信装置５００の構成例を示す模式図である。通信装置５００は、例えば携帯電話機、スマートフォン、タブレット型端末等の、外部との通信機能を有する装置全般を指す。通信装置５００は携帯型であってよく、非携帯型であってもよい。通信装置５００は、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０と、通信部５１０とを備える。スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０は、図１から図２３において説明したスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０である。通信部５１０は、通信装置５００の外部との通信機能を有する。通信部５１０は、無線通信機能を有してよく、有線通信機能を有してよく、無線通信および有線通信の双方の機能を有していてもよい。通信部５１０は、外部から受信したデータをスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０に書き込む機能、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０から読み出したデータを外部に送信する機能、および、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０が記憶した制御情報に基づいて動作する機能の少なくとも一つを有する。

また、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０を適用した電子機器における電力の省力化も実現できることから、搭載電池の長寿命化が実現できる。これはスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０を適用するモバイル電子機器において、さらに画期的な仕様をユーザ側に提供することが可能となる。ちなみに電子機器としては、パーソナルコンピュータ、画像記録装置等を始め、いかなるものであってもよい。

またＣＰＵを搭載した通信装置（携帯電話機、スマートフォン、タブレット型端末等）について、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０を適用することにより、画像情報の取り込みや、多彩で大規模なアプリケーションプログラムの動作をより高速に実現でき、また高速な応答性を実現できることからユーザにとって快適な使用環境を確保することが可能となる。また、画面上に表示する画像表示の高速化等も実現できることから、その使用環境をさらに向上できる。

またスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０をデジタルカメラ等の電子機器に適用することで、動画を大容量に亘り記録することが可能となる。またスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０を４Ｋテレビジョン受像機等の電子機器に適用することで、その画像記録の大容量化を実現することが可能となる。その結果、テレビジョン受像機において外付けハードディスクの接続の必要性を無くすことが可能となる。またスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０は、ハードディスクをはじめとしたデータ記録装置に適用する場合に加え、データ記録媒体として具体化してもよい。

また自動車用のナビゲーションシステム等の電子機器に対してもこのスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０を適用することでさらに高機能化を実現することが可能となり、大量の地図情報も簡単に記憶可能となる。

またスキルミオンメモリ１００またはスキルミオンメモリデバイス１１０は、自走装置、飛行装置を実用化する上で大きなインパクトをもたらすと期待できる。即ち、飛行装置の複雑な制御処理、天候情報処理、高精細の画質からなる映像の提供による乗客用のサービスの充実、さらには宇宙飛行装置の制御や観察した画像情報の膨大な記録情報を記録し、人類に多くの知見をもたらす。

また、スキルミオンメモリ１００またはスキルミオンメモリデバイス１１０は磁気メモリであるが故に、宇宙空間に飛び交う高エネルギー素粒子に対して高い耐性をもっている。電子に伴う電荷を記憶保持媒体として使うフラッシュメモリと大きく異なる長所を有する。このため宇宙空間飛行装置などの記憶媒体として重要である。

１０・・・磁性体、１２・・・上流側電極、１４・・・下流側電極、１５・・・スキルミオン検出素子、１６・・・凹部、１８・・・端部、１９・・・端部、２０・・・磁場発生部、２２・・・第２の角部、２４・・・第１の角部、３０・・・磁気素子、３１・・・測定用電源、３２・・・電流計、３３・・・電圧計、３４・・・測定部、４０・・・スキルミオン、５２・・・パルス電流源、６０・・・磁性体層、６１・・・絶縁体、６５・・・磁性体保護層、６６・・・磁性体保護膜、６７・・・第１ビア、７０・・・第１配線層、７１・・・第１配線、７２・・・第１配線保護膜、７３・・・第２ビア、７５・・・第２配線層、７６・・・第２配線、７７・・・第２配線保護膜、８０・・・基板、８５・・・レジスト、９０・・・ＣＭＯＳ−ＦＥＴ、９１・・・ＰＭＯＳ−ＦＥＴ、９２・・・ＮＭＯＳ−ＦＥＴ、９５・・・書込ワード線、９６・・・ビット線、９７・・・読出ワード線、９８・・・検出回路、１００・・・スキルミオンメモリ、１１０・・・スキルミオンメモリデバイス、１５１・・・非磁性体薄膜、１５２・・・磁性体金属、１５３・・・凹部電極、１５５・・・第１電極、１５６・・・第２電極、１５７・・・電極、１８１・・・スイッチ、１８３・・・スイッチ、１８４・・・スイッチ、２００・・・スキルミオンメモリ搭載固体電子デバイス、２１０・・・固体電子デバイス、３００・・・データ処理装置、３１０・・・プロセッサ、４００・・・データ記録装置、４１０・・・入出力装置、５００・・・通信装置、５１０・・・通信部

Claims (18)

1. １個のスキルミオンを生成し、１個のスキルミオンの消去が可能な磁気素子であって、
   略矩形の平板形状であり、印加磁場に応じて、前記スキルミオンが発生するスキルミオン結晶相と強磁性相とが少なくとも発現する磁性体と、
   前記磁性体の幅Ｗｍ方向に接続した非磁性金属からなる上流側電極と、
   前記上流側電極と対向して前記磁性体の幅Ｗｍ方向に接続した非磁性金属からなる下流側電極と、
   前記スキルミオンを検出するスキルミオン検出素子と
   を有し、
   前記スキルミオンを発生する場合に、前記上流側電極から前記下流側電極に向かう方向にパルス電流が印加され、前記スキルミオンを消去する場合に、前記下流側電極から前記上流側電極に向かう方向にパルス電流が印加され、
   前記磁性体の略矩形形状の幅Ｗｍは、スキルミオン直径をλとして、
   ３・λ＞Ｗｍ≧λであり、
   前記磁性体の略矩形形状の長さＨｍは、
   ２・λ＞Ｈｍ≧λであり、
   前記磁性体は前記上流側電極および前記下流側電極が挟む端部に凹部を有し、
   前記凹部と前記上流側電極との距離Ｓ１は、２・λ＞Ｓ１≧０．５・λであり、
   前記凹部と前記下流側電極との距離Ｓ２は、λ／２以下であり、
   前記凹部の幅ｗは、ｗ＞０．２・λであり、
   前記凹部の長さｈは、０．８・λ≧ｈ≧０．２・λである
   磁気素子。
2. 前記凹部は、前記上流側電極に対向する第１の角部の内角が１８０度以上であり、前記第１の角部の位置は、前記磁性体の幅Ｗｍの中心より前記下流側電極に近接している
   請求項１に記載の磁気素子。
3. 前記磁性体はカイラル磁性体、ダイポール磁性体、フラストレート磁性体、または、磁性材料と非磁性材料との積層構造のいずれかからなる
   請求項１または２に記載の磁気素子。
4. 前記スキルミオン検出素子は、前記凹部において前記磁性体の延展方向に前記磁性体と接続した非磁性金属からなる凹部電極を有し、
   前記スキルミオンの生成及び消去に応じて、前記上流側電極と、前記凹部電極との間における前記磁性体の抵抗値が変化する請求項１から３のいずれか１項に記載の磁気素子。
5. 前記スキルミオン検出素子は、
   前記凹部において前記磁性体の延展方向に前記磁性体と接続した非磁性金属からなる凹部電極と、
   前記上流側電極と前記凹部電極との間における前記磁性体の端部において、前記磁性体の延展方向で前記磁性体と接する非磁性金属からなる第１電極と、
   前記第１電極とは離間しており、前記第１電極と対向する前記磁性体の端部において、前記磁性体の延展方向で前記磁性体と接する非磁性金属からなる第２電極と
   を備え、
   前記第１電極および前記第２電極を、前記上流側電極と前記凹部電極とがなす配列方向に対して垂直に配置し、
   前記スキルミオンの生成及び消去に応じて、前記第１電極と前記第２電極との間における前記磁性体の電圧値が変化する請求項１から３のいずれか１項に記載の磁気素子。
6. 前記スキルミオン検出素子は、
   前記磁性体の一面において前記磁性体の表面に接する非磁性絶縁体薄膜と、前記非磁性絶縁体薄膜上に設けた磁性体金属との積層構造を有し、
   前記積層構造は、前記スキルミオンの生成及び消去に応じて、抵抗値が変化する請求項１から３のいずれか１項に記載の磁気素子。
7. 前記スキルミオン検出素子用の前記積層構造は、前記上流側電極と前記磁性体の前記凹部との間に位置する請求項６に記載の磁気素子。
8. 請求項１から７のいずれか１項に記載の磁気素子と、
   前記磁性体に対向して設けた、前記磁性体に磁場を印加可能な磁場発生部と、
   前記上流側電極および前記下流側電極に接続し、前記上流側電極と前記下流側電極との間の前記磁性体にパルス電流を印加する電流源と、
   前記スキルミオン検出素子に接続し、前記スキルミオン検出素子の検出結果に基づいて、前記スキルミオンの生成及び消去を測定する測定部と
   を備えるスキルミオンメモリ。
9. 前記電流源が、生成用電流パルスを前記磁性体に印加することにより前記スキルミオンを生成し、消去用電流パルスを前記磁性体に印加することにより前記スキルミオンを消去し、
   前記電流源が印加する前記消去用電流パルスの電流密度は、前記生成用電流パルスの電流
   密度より小さい請求項８に記載のスキルミオンメモリ。
10. 前記測定部は、前記スキルミオンの生成及び消去を、前記スキルミオン検出素子が検出する抵抗値または電圧値の変化として測定する
    請求項８または９に記載のスキルミオンメモリ。
11. 前記磁気素子を、厚さ方向に複数積層して有する、
    請求項８から１０のいずれか１項に記載のスキルミオンメモリ。
12. 請求項１から３のいずれか１項に記載の複数の磁気素子と、
    前記複数の磁気素子に接続し、それぞれ対応する磁気素子にスキルミオンを生成する生成用電流を供給する複数のスキルミオン生成線と、
    前記複数の磁気素子に接続し、それぞれ対応する磁気素子のスキルミオンを消去する消去用電流を供給する複数のスキルミオン消去線と、
    前記複数の磁気素子に接続し、それぞれ対応する磁気素子のスキルミオンの有無に応じた電圧または電流を伝送する複数の読出ワード線と、
    前記複数のスキルミオン生成線、前記複数のスキルミオン消去線、および、前記複数の読出ワード線に設けた、磁気素子を選択する複数のスイッチと、
    前記読出ワード線に流れる電流もしくは電圧に基づいて、スイッチにより選択した磁気素子における前記スキルミオンの有無を検出する検出回路と
    を備えるスキルミオンメモリデバイス。
13. 前記スキルミオン検出素子は、前記凹部において前記磁性体の延展方向に前記磁性体と接続した非磁性金属からなる凹部電極を有し、
    それぞれのスキルミオン生成線は、対応する前記磁気素子の前記上流側電極に接続し、
    それぞれのスキルミオン消去線は、対応する前記磁気素子の前記下流側電極に接続し、
    それぞれの読出ワード線は、対応する前記磁気素子の前記凹部電極に接続し、
    前記複数のスイッチは、いずれかの前記磁気素子において前記スキルミオンを生成および消去する場合に、対応する前記スキルミオン生成線および前記スキルミオン消去線を選択し、いずれかの前記磁気素子において前記スキルミオンの有無を検出する場合に、対応する前記スキルミオン生成線および前記読出ワード線を選択する請求項１２に記載のスキルミオンメモリデバイス。
14. 基板と、
    前記基板上に形成した半導体素子と、
    前記半導体素子の上方に積層した、請求項１から７のいずれか１項に記載の少なくとも一つの磁気素子と
    を備えるスキルミオンメモリデバイス。
15. 請求項８から１１のいずれか１項に記載のスキルミオンメモリ、または、請求項１２から１４のいずれか１項に記載のスキルミオンメモリデバイスと、固体電子デバイスとを同一チップ内に備えるスキルミオンメモリ搭載固体電子デバイス。
16. 請求項８から１１のいずれか１項に記載のスキルミオンメモリ、または、請求項１２から１４のいずれか１項に記載のスキルミオンメモリデバイスを搭載したデータ記録装置。
17. 請求項８から１１のいずれか１項に記載のスキルミオンメモリ、または、請求項１２から１４のいずれか１項に記載のスキルミオンメモリデバイスを搭載したデータ処理装置。
18. 請求項８から１１のいずれか１項に記載のスキルミオンメモリ、または、請求項１２から１４のいずれか１項に記載のスキルミオンメモリデバイスを搭載した通信装置。