WO2016002806A1 - 磁気素子、スキルミオンメモリ、固体電子デバイス、データ記録装置、データ処理装置および通信装置 - Google Patents

磁気素子、スキルミオンメモリ、固体電子デバイス、データ記録装置、データ処理装置および通信装置 Download PDF

Info

Publication number
WO2016002806A1
WO2016002806A1 PCT/JP2015/068888 JP2015068888W WO2016002806A1 WO 2016002806 A1 WO2016002806 A1 WO 2016002806A1 JP 2015068888 W JP2015068888 W JP 2015068888W WO 2016002806 A1 WO2016002806 A1 WO 2016002806A1
Authority
WO
WIPO (PCT)
Prior art keywords
skyrmion
current
magnetic body
memory circuit
closed path
Prior art date
Application number
PCT/JP2015/068888
Other languages
English (en)
French (fr)
Inventor
直人 永長
航 小椎八重
惇一 岩崎
川崎　雅司
十倉　好紀
金子　良夫
Original Assignee
国立研究開発法人理化学研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立研究開発法人理化学研究所 filed Critical 国立研究開発法人理化学研究所
Priority to JP2016531404A priority Critical patent/JP6677944B2/ja
Priority to EP15815321.3A priority patent/EP3166138B1/en
Priority to KR1020177003129A priority patent/KR101947618B1/ko
Publication of WO2016002806A1 publication Critical patent/WO2016002806A1/ja
Priority to US15/391,860 priority patent/US9748000B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/085—Generating magnetic fields therefor, e.g. uniform magnetic field for magnetic domain stabilisation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0858—Generating, replicating or annihilating magnetic domains (also comprising different types of magnetic domains, e.g. "Hard Bubbles")
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0866—Detecting magnetic domains
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Definitions

  • the present invention relates to a magnetic element, a skillion memory, a skillion memory circuit, a skillion memory device, a solid electronic device equipped with a skillion memory device, a data recording device, a data processing device, and a communication device.
  • a magnetic element that uses the magnetic moment of a magnetic material as digital information is known.
  • Skyrmion memory using skyrmion which is a magnetic element, has a non-volatile memory element structure that does not require electric power when holding nanoscale information.
  • the magnetic element is expected to be applied as a large-capacity information storage medium due to advantages such as ultra-high density due to a nanoscale magnetic structure, and its importance is increasing as a memory device of an electronic device.
  • the magnetic shift register drives the magnetic domain domain wall, transfers the magnetic moment arrangement with current, and reads stored information (see Patent Document 1).
  • FIG. 36 is a schematic diagram showing the principle of magnetic domain domain wall drive by electric current.
  • a domain domain wall is a boundary between magnetic regions in which the directions of magnetic moments are opposite to each other.
  • the domain domain wall in the magnetic shift register 1 is indicated by a solid line.
  • the magnetic domain domain wall is driven by passing a current in the direction of the arrow through the magnetic shift register 1.
  • the movement of the domain domain wall changes the magnetism due to the direction of the magnetic moment located above the magnetic sensor 2.
  • the magnetic change is detected by the magnetic sensor 2 to extract magnetic information.
  • Such a magnetic shift register 1 has the disadvantages that a large current is required to move the magnetic domain domain wall and the transfer speed of the magnetic domain domain wall is slow. Furthermore, in the case of nano-sized domains, a serious problem arises that spin reversal occurs due to thermal disturbance. LSI reliability assurance requires 10-year data retention.
  • Patent Document 2 a skirmion magnetic element using skirmions generated in a magnetic material as a memory unit.
  • the inventors have shown that skyrmions can be driven by current. Further, it was elucidated in detail that the motion of skyrmion can be driven by electric current, and the result was shown (see Non-Patent Document 2).
  • an arrangement in which the driving current and the skyrmion transfer direction are substantially parallel is defined as a vertical transfer arrangement.
  • a vertical transfer arrangement is applied as a memory
  • electrodes for applying a current are provided at both ends of a magnetic thin wire structure having skyrmions.
  • a sensor for detecting skillion is installed at a specific location of the magnetic thin wire. Therefore, it takes time to transfer the skyrmion to a specific part of the sensor. The same applies to the magnetic shift register proposed by the US IBM (see FIG. 36).
  • Non-patent Document 2 As a second problem to be solved, there is a problem that the skyrmion drive current density is large in the vertical transfer arrangement.
  • the transfer rate of skyrmion is 15 m / s in the vertical transfer arrangement, a large current density of 2 ⁇ 10 11 Am -2 is obtained (Non-patent Document 2).
  • the driving current density is large.
  • Patent Document 2 Japanese Patent Application Laid-Open Publication No. 2014-86470
  • Non-Patent Document 1 Naoto Naganaga, Yoshinori Tokura, “Topological properties and dynamics sciences”, Nature nature, UK, Nature Publishing Group, December 4, 2013, Vol. 8, p899-911.
  • Non-Patent Document 2 Iwasaki, J. et al. Mochizuki, M .; & Nagaosa, N .; Nat. Commun. 4, 1463 (2013)
  • Skyrmion has an extremely small magnetic structure with a diameter of 1 nm to 100 nm, and since the structure can be maintained for a long time, expectations for application to memory elements are increasing.
  • the first problem for using skyrmion as a memory element is to increase the transmission speed of skyrmion by orders of magnitude.
  • the second problem is to reduce the driving current density.
  • a thin film-like magnetic body capable of generating skyrmions
  • the magnetic body has a width W and a length L on the plane of the thin film, and both ends of the length L are connected. And providing a skirmion memory circuit having a closed path shape for circular transmission of skirmions.
  • the magnetic body may have an inner peripheral end that defines the inner periphery of the closed surface of the magnetic body and an outer peripheral end that defines the outer periphery.
  • the Skyrmion Memory Circuit has an inner peripheral electrode made of nonmagnetic metal connected to the inner peripheral end of the magnetic material and a nonmagnetic connection connected to the outer peripheral end of the magnetic material on a plane parallel to the extending direction of the magnetic material. And an outer peripheral electrode made of metal.
  • the skirmion memory circuit may be in a horizontal transfer arrangement in which the direction of the current flowing between the inner and outer peripheral electrodes is arranged substantially perpendicular to the direction in which the skirmions are transferred.
  • the skyrmion memory circuit may transfer one or a plurality of skyrmions in the magnetic body by applying a current between the inner peripheral electrode and the outer peripheral electrode.
  • the width W of the magnetic body is ⁇ , which is the skyrmion diameter. W> 0.5 ⁇ It may be.
  • the interval d between the plurality of skillions to be circulated is, when the diameter of the skillion is ⁇ , d ⁇ 0.5 ⁇ ⁇ It may be.
  • the interval between a plurality of skyrmions to be circulated is d and the diameter of the skyrmion is ⁇ , d ⁇ 2 ⁇ ⁇
  • the plurality of skyrmions perform circular transfer while maintaining the interval d.
  • One or more current paths may be further provided on one surface of the magnetic body, and one or a plurality of skyrmions may be generated or erased by applying current to the current path, or the transfer speed of the skyrmions may be accelerated or decelerated. .
  • the first current path has a width W1 in the same direction as the width and length of the magnetic body, and a length L1 with respect to the skyrmion diameter ⁇ . 0.75 ⁇ ⁇ ⁇ W1> 0.2 ⁇ ⁇ and 0.5 ⁇ ⁇ ⁇ L1> 0.1 ⁇ ⁇
  • An end region in the range may be enclosed. Due to the magnetic field generated by flowing the current in the first direction through the first current path, the magnetic field Ha in the end region is 0.01J ⁇ Ha (Where J represents the magnitude of the magnetic exchange interaction of the magnetic material) In this case, skyrmions may be generated in the magnetic material.
  • the magnetic field Ha in the end region is generated by the magnetic field generated by passing the current in the second direction through the first current path. 0.024J ⁇ Ha> 0.01J When it becomes, you may erase the skyrmion of the magnetic material.
  • the second current path has a width W2 in the same direction as the width and length of the magnetic body, and a length L2 with respect to the skyrmion diameter ⁇ . 0.2 ⁇ ⁇ ⁇ W2 and L2 ⁇ ⁇ , An end region in the range may be enclosed.
  • the transfer speed of one or a plurality of skyrmions that orbitally transfer the magnetic material may be accelerated or decelerated by a magnetic field generated by passing a current through the second current path.
  • the magnetic material exhibits at least a skirmion crystal phase and a ferromagnetic phase in which skirmions are generated in accordance with an applied magnetic field.
  • the magnetic body may be any one of a chiral magnetic body, a dipole magnetic body, a frustrated magnetic body, or a laminated structure of a magnetic material and a nonmagnetic material.
  • the plurality of skyrmion memory circuits according to the first aspect, arranged in a two-dimensional plane, and a first selection line and a first selection for selecting the inner peripheral electrode of the magnetic material
  • a skyrmion memory device comprising a magnetic field generator for applying a magnetic field.
  • the writing line for generating a skillmion wired to one skillion memory circuit may be the same as the writing line of the skillion of the other skillion memory circuit.
  • the word line for detecting a skillmion wired to one skyrmion memory circuit may be the same as the wordline of the skyrmion of the other skyrmion memory circuit.
  • the skill mions in the plurality of skirmion memory circuits may be erased collectively by applying a predetermined current in the width direction of the magnetic body of the plurality of skirmion memory circuits.
  • the skyrmion memory device may have a multilayer stacked structure in which two or more layers are stacked.
  • a solid state electronic device equipped with a skyrmion memory device according to the second aspect and a skyrmion memory device in which a central processing unit is formed in the same chip.
  • FIG. 3 is a schematic diagram showing a configuration example of a skillmion memory device 100 in which a current is passed between an inner peripheral electrode and an outer peripheral electrode through a closed path-shaped magnetic body, and skirmion is circularly transferred substantially perpendicular to the current direction. It is a figure which shows the simulation result which shows the skyrmion memory circuit 30 which carries out circular transfer of the skyrmion in a horizontal transfer arrangement
  • FIG. 1 shows the magnetic phase diagram of the chiral magnetic body used for the magnetic body of closed path shape.
  • FIG. It is a figure which shows the simulation result at the time 1850 / J of the skillion exercise
  • FIG. 6550 / J of the skillion exercise movement which carries out the round transfer of the skillion memory circuit 30.
  • the drive current is a diagram showing a current application condition for flowing all the skyrmions 40 that are circularly transferred in a substantially vertical direction. It is a figure which shows the simulation result which showed a mode that the two skill mions currently circularly transferred are deleted. It is a figure which shows the simulation result which showed a mode that the skyrmion currently carrying out circulation transfer accelerated / decelerated. It is a figure which shows the example of a shape of the 1st electric current path 16-1.
  • FIG. 1 is a schematic diagram showing a skyrmion memory device 100 having a plurality of skyrmion memory circuits 30.
  • FIG. 1 is a schematic diagram showing a skyrmion memory device having a zigzag chain-shaped skyrmion memory circuit 30.
  • FIG. 1 is a schematic diagram showing a coiled skyrmion memory circuit 30.
  • FIG. 2 shows a cross-sectional structure of a skyrmion memory device 110.
  • FIG. 1 Another example of the cross-sectional structure of the skyrmion memory device 110 is shown.
  • a skyrmion memory device 110 in which n layers of skyrmion memory circuits 30 are stacked is shown.
  • a skyrmion memory device 110 having a plurality of magnetic field generators 20 is shown.
  • a cross-sectional view of a skyrmion memory device 110 in which the skyrmion memory device 100 is mounted on the upper layer of the CMOS-FET 90 is shown.
  • 2 is a diagram illustrating an example of a memory circuit 120 using a skyrmion memory device 110.
  • FIG. It is a schematic diagram which shows the structural example of the solid electronic device 200 with a skyrmion memory device.
  • FIG. 3 is a schematic diagram illustrating a configuration example of a data recording device 300.
  • FIG. 3 is a schematic diagram illustrating a configuration example of a data processing device 400.
  • FIG. 3 is a schematic diagram illustrating a configuration example of a communication device 500.
  • FIG. It is a schematic diagram which shows the principle of the magnetic domain drive by an electric current.
  • a magnetic material that can form skyrmions is a chiral magnetic material.
  • a chiral magnetic body is a magnetic body with a magnetic ordered phase in which the magnetic moment arrangement when no external magnetic field is applied rotates on a spiral with respect to the direction of travel of the magnetic moment. By applying an external magnetic field, the chiral magnetic material becomes a ferromagnetic phase through the crystal phase in which skyrmions are arranged in a lattice.
  • FIG. 1 is a schematic diagram showing an example of a skyrmion 40 that is a nanoscale magnetic structure formed in a part of a closed path-shaped magnetic body 10.
  • the closed path shape magnetic body 10 has a thin film shape.
  • the closed path shape magnetic body 10 has a width W and a length L on the thin film plane, and has a closed path shape in which both ends of the length L are connected.
  • a part of the closed path shape is shown. Both ends of the closed path shape magnetic body 10 shown in FIG.
  • the length L is a length that goes through the center of the width W and goes around the closed path once.
  • the width W of the closed path-shaped magnetic body 10 is set so that the diameter of the skyrmion 40 is ⁇ . W> 0.5 ⁇ It is preferable that If the width W is smaller than this, the skyrmion 40 cannot exist in the closed path shape magnetic body 10.
  • each arrow indicates the direction of the magnetic moment in the skillion 40.
  • the x axis and the y axis are axes orthogonal to each other, and the z axis is an axis orthogonal to the xy plane.
  • the closed path shape magnetic body 10 has a plane parallel to the xy plane.
  • the skyrmion 40 has a magnetic moment whose direction changes in a spiral shape according to the position of the closed path-shaped magnetic body 10 on the plane.
  • the direction of the magnetic field applied to the closed path shape magnetic body 10 is the plus z direction.
  • a magnetic field having a predetermined strength is uniformly applied to the entire closed path-shaped magnetic body 10.
  • the magnetic moment on the outermost periphery of the skillion 40 of this example is directed in the plus z direction.
  • the magnetic moment is arranged so as to rotate in a spiral shape from the outermost circumference to the inside. Further, the direction of the magnetic moment gradually changes from the plus z direction to the minus z direction with the spiral rotation.
  • the direction of the magnetic moment is continuously twisted between the center and the outermost periphery. That is, the skyrmion 40 is a nanoscale magnetic structure having a spiral structure of magnetic moment.
  • each magnetic moment constituting the skyrmion is a magnetic moment in the same direction in the thickness direction of the closed path-shaped magnetic body 10. That is, the magnetic moment structure of skyrmion consists of magnetic moments in the same direction from the front surface to the back surface in the depth direction (z direction) of the thin film structure. That is, the skyrmion 40 has a cylindrical shape having the same height as the thickness of the closed path-shaped magnetic body 10.
  • the skyrmion 40 which is a nanoscale magnetic structure having a spiral structure, is characterized by the number of skyrmions.
  • the number of skyrmions is expressed by the following [Equation 1] and [Equation 2].
  • the polar angle ⁇ (r) between the magnetic moment and the z-axis is a continuous function of the distance r from the center of the skyrmion 40.
  • the polar angle ⁇ (r) changes from ⁇ to zero or from zero to ⁇ when r is changed from 0 to ⁇ .
  • n (r) is the magnetic moment of skyrmion at position r.
  • m is a voltility
  • ⁇ is a helicity.
  • the skyrmion 40 transfers on the closed path shape magnetic body 10.
  • the transfer direction is a direction perpendicular to the direction of electron flow. For example, when the electron flow flows from the x-axis positive side to the negative side, the skyrmion 40 transfers from the y-axis negative side to the positive side.
  • FIG. 2 is a schematic diagram showing skyrmions 40 having different helicities ⁇ .
  • FIG. 2E shows how to coordinate the magnetic moment n (right-handed system). Since a right-handed, to the plane parallel to the n x axis and n y axis, n z axis takes from the rear of the sheet to the front direction. 2A to 2E, the shading indicates the direction of the magnetic moment.
  • Magnetic moments indicated by shading on the circumference in FIG. 2 (E) has the direction of the n x -n y plane.
  • the magnetic moment shown by the thinnest shading (white) at the center of the circle in FIG. 2E has a direction from the back of the paper to the front.
  • the angle with respect to the nz axis of the magnetic moment shown by the shading of each position between the circumference and the center is taken from ⁇ to zero according to the distance from the center.
  • the direction of each magnetic moment in FIGS. 2A to 2D is indicated by the same shading in FIG. 2A to 2D
  • the magnetic moment indicated by the darkest shade (black) has a direction from the front of the paper to the back of the paper.
  • Each arrow in FIG. 2 (A) to FIG. 2 (D) indicates a magnetic moment at a predetermined distance from the center of the magnetic structure.
  • the magnetic structure shown in FIGS. 2A to 2D can be defined as skyrmion 40.
  • the four magnetic structures shown in FIGS. 2A to 2D seem to be different, but are topologically identical.
  • the skyrmions having the structures shown in FIGS. 2A to 2D exist stably once generated, and function as carriers that transmit information in the closed path-shaped magnetic body 10 to which an external magnetic field is applied.
  • FIG. 3 is a diagram illustrating a configuration example of the skyrmion memory device 100.
  • the skyrmion memory device 100 stores information using the skyrmion 40. For example, the presence or absence of the skillmion 40 at a predetermined position of the closed path shape magnetic body 10 corresponds to 1-bit information.
  • the skyrmion memory device 100 of this example includes a skyrmion memory circuit 30, a magnetic field generation unit 20, a current path power supply 50 for one or more current paths, and a measurement unit 70.
  • the current path power supply 50 may not be mounted on the skyrmion memory device 100 but may be disposed outside the skyrmion memory device 100.
  • the skyrmion memory device 100 also receives drive power from the power supply 52.
  • the power source 52 may be provided outside the skyrmion memory device 100.
  • Skillmion memory circuit 30 is capable of generating, erasing, looping transfer, and accelerating / decelerating the transfer speed of skillmion 40.
  • the skyrmion memory circuit 30 includes a closed path shape magnetic body 10, an outer peripheral electrode 12, an inner peripheral electrode 14, one or more current paths 16, and a sensor 72.
  • the closed path shape magnetic body 10 develops at least a skyrmion crystal phase and a ferromagnetic phase according to the applied magnetic field.
  • a magnetic body having a skyrmion crystal phase and a ferromagnetic phase is a necessary condition that the skyrmion 40 is a magnetic body that can be generated in the closed-path shape magnetic body 10.
  • the closed path shape magnetic body 10 is a chiral magnetic body.
  • the closed path shape magnetic body 10 has a thin layer shape.
  • the diameter of the skillion 40 refers to the outermost diameter of the skillion. In this example, the outermost periphery refers to the circumference of a magnetic moment that faces the same direction as the external magnetic field shown in FIG.
  • the closed path shape magnetic body 10 has a closed path shape as described above.
  • the closed path-shaped magnetic body 10 has an inner peripheral side end that defines an inner periphery in a closed path-shaped surface and an outer peripheral side end that defines an outer periphery.
  • the inner peripheral electrode 14 and the outer peripheral electrode 12 are connected to the closed path shape magnetic body 10 on a plane parallel to the extending direction of the closed path shape magnetic body 10.
  • the inner peripheral electrode 14 is connected along the inner peripheral side end of the closed path-shaped magnetic body 10, and the outer peripheral electrode 12 is connected along the outer peripheral side end of the closed path-shaped magnetic body 10.
  • the magnetic field generator 20 applies a first magnetic field to the closed path shape magnetic body 10.
  • the magnetic field generator 20 of this example generates a first magnetic field that makes the closed-path shape magnetic body 10 a ferromagnetic phase.
  • the magnetic field generator 20 applies a first magnetic field substantially perpendicular to the surface of the thin-film closed path shape magnetic body 10 to the closed path shape magnetic body 10.
  • the closed path-shaped magnetic body 10 has a surface (one surface) parallel to the xy plane, and the magnetic field generator 20 includes the first z-direction first z-direction as indicated by an arrow in the magnetic field generator 20.
  • the magnetic field generation unit 20 may be provided to face the back surface of the closed path shape magnetic body 10.
  • the magnetic field generation unit 20 may be separated from or in contact with the closed path shape magnetic body 10. When the magnetic field generation unit 20 is a metal, the magnetic field generation unit 20 is preferably separated from the closed path shape magnetic body 10.
  • a current is passed through the closed-path shape magnetic body 10 in the direction from the outer peripheral electrode 12 toward the inner peripheral electrode 14.
  • the electron flow in the direction opposite to the current is better to consider the electron flow in the direction opposite to the current as the driving force. That is, an electron flow is caused to flow from the inner peripheral electrode 14 to the outer peripheral electrode 12.
  • Skillion 40 receives two forces from the electron flow. One is a force in the same direction as the electron flow. The other is the power created by the balance between confinement and Magnus forces.
  • the first force due to the electron flow presses the skyrmion 40 against the outer peripheral side end of the closed path-shaped magnetic body 10, and the second force transfers the skyrmion 40 in the direction of the arrow that is substantially perpendicular to the electron flow. .
  • An arrangement in which the direction of the drive current of the skyrmion 40 and the transfer direction of the skyrmion 40 are substantially vertical is defined as a horizontal transfer arrangement. This is different from the vertical transfer arrangement defined above. Details of the motion of the skillion in this horizontal transfer arrangement will be described later. In the case of the horizontal transfer arrangement, it is possible to perform transfer at a high speed 10 to 100 times the transfer speed of the skyrmion of the vertical transfer arrangement when the drive current and the direction of the skyrmion are substantially parallel.
  • the electrode arrangement for current taking this horizontal transfer arrangement may be provided along the length direction of the thin line. This determines an electrode arrangement which is important in using a memory having a horizontal transfer arrangement. Further, as shown in FIG. 3, the horizontal transfer arrangement makes it possible to circularly transfer skirmions by forming a magnetic material having skirmions in a closed path shape in which both ends of a thin wire structure are connected.
  • the transfer direction can be uniquely determined by the direction of current flow.
  • the skyrmion in the electron flow direction from the inner peripheral electrode 14 to the outer peripheral electrode 12, the skyrmion always transfers clockwise as viewed from above in the z direction.
  • the order of writing and reading can be determined, and the address of information at the time of writing and reading can be uniquely determined.
  • a plurality of skyrmions that are circularly transferred into the closed path-shaped magnetic body 10 by applying a current having a predetermined current density higher than the current density required for the transfer of the skyrmions to the closed-path shaped magnetic body 10. Can be erased. That is, it can have the same performance as the flash memory of the electronic device. This is also a very big feature in practical use.
  • the current to be applied to the skyrmion memory circuit is required only when the skyrmion is generated (WRITE), erased (ERASE), or read (WORD). During standby, there is no need to transfer skyrmions and power consumption is zero.
  • the current path 16 is provided on the surface of the closed path-shaped magnetic body 10 so as to surround an end region including the end of the closed path-shaped magnetic body 10.
  • the current path power supply 50 applies a second magnetic field to the end region by passing a current through the current path 16.
  • the current path power supply 50 causes a current to flow through the current path 16 so as to generate a second magnetic field opposite to the first magnetic field generated by the magnetic field generator 20.
  • one skyrmion 40 is generated in the ferromagnetic phase in the end region.
  • one end region may be formed in the skirmion memory circuit 30.
  • the number of write lines for writing data to the skyrmion memory circuit 30 can be remarkably reduced. Since the skillmion 40 is transferred in a circular manner, the next skillmion 40 is generated at the timing when the generated skillmion 40 is transferred a predetermined distance. As a result, many skyrmion rows can be formed in the skyrmion memory circuit.
  • a single memory When used in an actual device, a single memory carries several kilobits to several megabits of information. Therefore, thousands of millions of skillmions are transferred to one skillmion memory circuit. It will be. Further, a large-scale nonvolatile memory can be realized by arranging thousands of skyrmion memory circuits in a plane and storing information of several hundred M bits to several G bits.
  • the sensor 72 is provided to face the surface of the closed path shape magnetic body 10.
  • the magnetic sensor includes various sensors such as a TMR element and a magnetoresistive element.
  • the sensor 72 detects skyrmions in the region of the opposed closed path shape magnetic body 10. For example, the resistance value of the sensor 72 changes depending on the presence or absence of skyrmions. The change in the resistance value of the magnetic sensor changes the amount of current flowing through the magnetic sensor.
  • the measurement unit 70 measures the current amount of the sensor 72. Thereby, the sensor 72 and the measurement unit 70 can detect whether or not the skyrmion 40 has passed through the region facing the sensor 72. At least one magnetic sensor for detecting skyrmions on a magnetic material having a closed path shape is sufficient. As a result, the number of read signal lines can be significantly reduced.
  • FIG. 4 shows a skyrmion memory circuit 30 using the closed path shape magnetic body 10.
  • FIG. 4 is a simulation result showing the motion of the skillion 40 in the horizontal transfer arrangement.
  • the closed path shape magnetic body 10 the outer peripheral electrode 12, the inner peripheral electrode 14, and the skirmion 40 are illustrated.
  • the electron current, the sensor 72, the second current path 16-2, and the like are shown in addition to the simulation results for easy understanding.
  • An insulator 161 is disposed outside the outer peripheral electrode 12.
  • the skyrmion 40 transfers the electron flow in a substantially vertical direction (large arrow) by the Magnus force of the electron flow flowing from the inner peripheral electrode 14 to the outer peripheral electrode 12. Since the closed path shape magnetic body 10 has a closed path shape, the skyrmion 40 transfers the closed path shape magnetic body 10 in a circular manner. Further, the current density of the electron current for transferring the skyrmion 40 may be small, and there is no lower limit value.
  • the horizontal transfer rate of skyrmion 40 can be high-speed transfer that is about 100 to 1000 times faster than the vertical transfer rate of skyrmion. On the other hand, a large current density is required for the transfer of the above-described skyrmion.
  • the first magnetic field generated from the magnetic field generator 20 shown in FIG. 3 (the direction from the back side to the front side of the paper) makes the closed path-shaped magnetic body 10 a ferromagnetic phase. Once generated, the skyrmions 40 exist stably in the ferromagnetic phase, so that the skyrmions 40 can be used as information storage media.
  • the skyrmion 40 circulates clockwise (clockwise) at a high speed in a direction substantially perpendicular to the direction of the current.
  • the magnetic moment of the skyrmion 40 has a vortex structure as shown in FIG. 1 from the front surface to the back surface of the closed path-shaped magnetic body 10, and exists stably. It moves stably while maintaining its shape against the irregularities at the end of the magnetic body and the magnetic impurities in the magnetic body.
  • a coil (first current path 16-1) that generates a local magnetic field is installed on the surface of the closed path-shaped magnetic body 10, and a plurality of skyrmions 40 are generated or erased by controlling the strength of the magnetic field formed in the coil. Is possible.
  • the current between the outer peripheral electrode 12 and the inner peripheral electrode 14 is increased as compared with the rotation of the skirmion 40, a plurality of the skirmions 40 on the skirmion memory circuit 30 of the closed path-shaped magnetic body 10 are collectively collected.
  • the memory information can be erased and the memory information can be erased at once, and the erasing time can be shortened.
  • second current path 16-2 a coil that can accelerate and decelerate the skyrmion 40.
  • the position of the circulating skyrmion 40 is read by the sensor 72, and if necessary, the position can be corrected by flowing a current through the second current path 16-2.
  • the closed path shape magnetic body 10 is used for the skyrmion memory circuit 30 that can generate the skyrmion 40.
  • the closed path shape magnetic body 10 is, for example, a chiral magnetic body and is made of FeGe, MnSi, or the like.
  • the closed path-shaped magnetic body 10 can be formed on a magnetic thin film formed using MBE (Molecular Beam Epitaxy), sputtering, or the like using an exposure apparatus, an etching apparatus, or a CMP (Chemical Mechanical Planarization) method.
  • the outer peripheral electrode 12 and the inner peripheral electrode 14 are made of a conductive nonmagnetic metal such as Cu, W, Ti, TiN, Al, Pt, or Au.
  • R (X, Y) indicates the center position of the magnetic structure (skillumion 40 in this example).
  • Vd is the time derivative of R and indicates the velocity of the magnetic structure.
  • the behavior of this magnetic structure follows the equation of motion shown in [Equation 3] below.
  • x indicates an outer product.
  • Vs ⁇ j, indicating the velocity of conduction electrons.
  • ⁇ 2eM / (pa 3 ), a is the lattice constant, M is the magnitude of the magnetic moment, and p is the spin polarization of the conduction electrons.
  • the third term F is a force acting on the magnetic structure from the boundary between the electrodes (in this example, the outer peripheral electrode 12 and the inner peripheral electrode 14) and the magnetic material, impurities, magnetic field, and the like.
  • G ge z.
  • g 4 ⁇ Nsk using the number of skyrmions. Nsk is the number of skyrmions.
  • the magnetic structure is a domain domain wall disclosed in, for example, Patent Document 1
  • the movement speed of the skyrmion 40 can be made larger than the vertical transfer arrangement and the domain wall speed.
  • Vd horizontal transfer arrangement
  • Vs (0, Vs y , 0)
  • F (0, F y , 0)
  • G (0, 0, g)
  • Vd x is the velocity of the skyrmion in the x direction
  • Vs y is the velocity of the electron flow in the y direction.
  • the speed Vd x of skyrmion in the horizontal transfer arrangement is Vs y / ⁇ .
  • the transfer speed of skyrmion in the vertical transfer arrangement is Vs y . Since ⁇ is about 0.01 to 0.001, it is Vd x to 10 2 Vs y .
  • the skillmion transfer rate Vd x in the x direction is 10 2 to 10 3 times the skillmion transfer rate Vs y in the vertical transfer configuration. This indicates that in the case of the horizontal current arrangement, the speed of the skyrmion 40 can be 100 to 1000 times the speed of the skyrmion of the vertical current arrangement.
  • the current density of the horizontal transfer arrangement can be reduced to 10 ⁇ 2 to 10 ⁇ 3 of the current density of the vertical transfer arrangement when the required skyrmion transfer speed is fixed.
  • the current density is 2 ⁇ 10 11 Am ⁇ 2 (Non-patent Document 2).
  • the skyrmion transfer speed is the same in the horizontal transfer arrangement, it becomes approximately 2 ⁇ 10 8 to 2 ⁇ 10 9 Am ⁇ 2 .
  • the moving speed of the skyrmion 40 is 100 to 1000 times the moving speed of the skyrmion in the vertical current arrangement in the case of the horizontal current arrangement. Since the moving speed of the magnetic domain is approximately the same as the transfer speed of the longitudinal current arrangement, the skillmion moving speed in the transverse current arrangement is similarly 100 to 1000 times the moving speed of the magnetic domain wall. As a result, it is possible to increase the skillmion transfer speed and reduce the current density required for the transfer, which are problems to be solved in applying the skyrmion 40 to the memory element.
  • the above-mentioned conclusion can be applied even if the magnetic body is not a chiral magnetic body exhibiting helical magnetism but a dipole magnetic body, a frustrated magnetic body, or a structure in which a magnetic body and a nonmagnetic body are laminated.
  • a dipole magnetic body is a magnetic body in which magnetic dipole interaction is important.
  • the frustrated magnetic material is a magnetic material including a spatial structure of magnetic interaction that prefers a magnetic incommensurate state.
  • a magnetic body having a laminated structure of a magnetic material and a nonmagnetic material is a magnetic body in which the magnetic moment of the magnetic material in contact with the nonmagnetic material is modulated by the spin-orbit interaction of the nonmagnetic material.
  • the present invention configured as described above is also embodied as a magnetic element capable of erasing one or a plurality of skyrmions generated and transferred in a magnetic material.
  • the current flowing in the closed path-shaped magnetic body 10 in the direction from the outer peripheral electrode 12 to the inner peripheral electrode 14 is made larger than that during the transfer of the skyrmion 40, so that 1 or It is also possible to delete all the plurality of skillions 40.
  • the skyrmion 40 receives a force of a magnitude corresponding to the current in the direction opposite to the current flowing in the closed path shape magnetic body 10 (in the direction of electron flow). For this reason, when the current is sufficiently increased, all transferred skyrmions 40 disappear beyond the potential barrier at the boundary between the outer peripheral electrode 12 and the closed path shape magnetic body 10.
  • the power source 52 causes the current that does not exceed the potential barrier to flow through the closed path-shaped magnetic body 10 during the transfer of the skillion 40, and the skillion 40 during the batch erasing of the skillion 40.
  • An electric current of about 40 exceeding the potential barrier is passed through the closed-path magnetic body 10.
  • the skyrmion memory circuit 30 shown in FIG. 4 is provided with a first current path 16-1 and a second current path 16-2.
  • the first current path 16-1 is used to generate and erase the skyrmion 40.
  • the second current path 16-2 is used for acceleration / deceleration of the circulating skyrmion 40.
  • the first current path 16-1 is provided so as to surround the end of the closed path shape magnetic body 10 on the outer peripheral electrode 12 side.
  • the magnetic field generator 20 makes the closed-path magnetic body 10 a ferromagnetic phase.
  • the magnetic moment in the closed path-shaped magnetic body 10 faces the same direction as the first magnetic field.
  • the magnetic moment at the end of the closed path-shaped magnetic body 10 does not point in the same direction as the first magnetic field, but has an inclination with respect to the first magnetic field.
  • the skyrmion 40 is more likely to occur at the end of the closed path-shaped magnetic body 10 than in other regions.
  • the current path 16 of the present example crosses the end of the closed path-shaped magnetic body 10 at least once from the outer peripheral electrode 12 side to the closed path-shaped magnetic body 10 side in the xy plane, and the closed path-shaped magnetic body It has a continuous conductive path crossing at least once from the 10 side to the outer peripheral electrode 12 side.
  • the current path 16 surrounds a region including the end of the closed path-shaped magnetic body 10.
  • the current path 16 need not form a closed region in the xy plane.
  • the combination of the current path 16 and the end may form a closed region on the surface of the closed path-shaped magnetic body 10.
  • a current is applied to the first current path 16-1 thus formed in the direction of the arrow shown in FIG.
  • a magnetic field opposite to the first magnetic field direction is generated in the current path, and the magnetic field strength in the z direction in the current path is weakened.
  • skyrmions can be generated in the current path.
  • the skyrmions 40 can be used as information storage media.
  • the generated skyrmion 40 circulates and transfers the skyrmion memory circuit 30 of the closed path-shaped magnetic body 10 by a current flowing between the outer peripheral electrode 12 and the inner peripheral electrode 14. Further, when the skyrmion 40 that has been circularly transferred reaches the first current path 16-1, the current skyrmion 40 can be erased by causing a current to flow through the first current path 16-1.
  • This erasing method is different from a method of collectively erasing a plurality of skillmions on the skillmion memory circuit 30 by a current flowing between the outer peripheral electrode 12 and the inner peripheral electrode 14 of the skirmion memory circuit 30.
  • the erasing method provides a bit-wise erasing method.
  • the skyrmion 40 moves in the direction toward the outer peripheral electrode 12. If the Magnus force is sufficiently large, the skyrmion 40 overcomes the potential barrier at the boundary between the closed path shape magnetic body 10 and the outer peripheral electrode 12 and disappears.
  • a method for generating, transferring, and erasing the skillion 40 will be described through examples.
  • Example 1 The simulation experiment result of generation and transfer of skyrmions in Example 1 is shown.
  • the motion of Skyrmion's magnetic moment can be described by the equation of motion of [Equation 8].
  • the following equations with adiabatic and non-adiabatic spin transfer torque terms are solved numerically.
  • h is a Planck's constant.
  • a Mr M ⁇ n (r) , M r denotes a magnetic moment.
  • n (r) is a unit vector indicating the direction of the magnetic moment of the skyrmion 40 at the position r shown in [Equation 2].
  • X represents an outer product.
  • e x and e y are unit vectors in the x and y directions.
  • M r + ex and M r + ey indicate magnetic moments at positions different from M r by unit vectors in the x and y directions.
  • the Hamiltonian H shown in [Equation 9] is a case of a chiral magnetic material.
  • the expression of H may be replaced with a description of each magnetic body.
  • FIG. 5 is a phase diagram showing the magnetic field dependence of the chiral magnetic body magnetic phase used in the closed path-shaped magnetic body 10.
  • the chiral magnetic substance is a magnetic substance that changes from a helical magnetic phase to a skyrmion crystal phase (SkX) with a magnetic field strength Hsk, and from a skyrmion crystal phase (SkX) to a ferromagnetic phase with a higher magnetic field strength Hf.
  • SkX skyrmion crystal phase
  • a plurality of skyrmions 40 are arranged in the close-packed structure and are generated in the xy plane.
  • a is the lattice constant of the closed-path shape magnetic body 10
  • Dm is the physical constant inherent to the substance, which is the magnitude of the Jaroshinsky-Moriya interaction. Therefore, the skyrmion diameter ⁇ is a substance specific constant.
  • the skyrmion diameter ⁇ is, for example, 70 nm for FeGe and 18 nm for MnSi as shown in Prior Art Document 1.
  • the closed-path shape magnetic body 10 used in this example is a chiral magnetic body, and J is 1 meV in magnitude of the magnetic exchange interaction.
  • Dm 0.18J
  • ⁇ 50a.
  • the orientation relationship between the direction of movement of the skyrmion 40 and the direction of the current flowing from the outer peripheral electrode 12 and the inner peripheral electrode 14 is important.
  • the direction of the transmission of the skyrmion 40 and the direction of the current are horizontal transfer arrangements arranged in a substantially vertical direction.
  • the electron flow flows from the inner peripheral electrode 14 to the outer peripheral electrode 12 as shown in FIG.
  • the current density is 0.001 ⁇ j.
  • ⁇ is a constant for making the current density dimensionless
  • j is the current density made dimensionless.
  • the skyrmion 40 does not exist on the skyrmion memory circuit.
  • a first magnetic field H from a magnetic field generator 20 (for example, a ferromagnetic thin film) placed on the back surface is applied to the closed path shape magnetic body 10 from the back surface to the front surface (plus z direction).
  • the current path 16 is provided on the closed path shape magnetic body 10.
  • the shape of the current path 16 may be a coil shape wound in multiple layers like a coil.
  • the first current path 16-1 is disposed so as to include the outer peripheral side end of the closed path-shaped magnetic body 10.
  • a region surrounded by the first current path 16-1 is defined as an end region A.
  • the magnetic field strength in the end region A is Ha.
  • the first current path 16-1 may be electrically insulated from the closed path shape magnetic body 10.
  • a coil current is passed through the first current path 16-1 in the direction shown in FIG. This coil current generates a second magnetic field in the minus z direction in the end region.
  • the magnetic field Ha in the plus z direction in the end region is weakened. As a result, it is possible to generate the skyrmion 40 in the end region A.
  • the current path 16-1 does not include the end region A, a skyrmion cannot be generated.
  • Fig. 6 shows the time variation of the magnetic field strength in the edge region in the simulation experiment.
  • the first magnetic field H applied to the closed path shape magnetic body 10 is larger than Hf, and the closed path shape magnetic body 10 starts from a state of being in a ferromagnetic phase.
  • the magnetic field in the end region is 0.03J.
  • a current starts to flow through the first current path 16-1.
  • the magnetic field Ha in the end region is reduced by the second magnetic field generated by the coil current.
  • hold up to t 10000 (1 / J).
  • the following n x which cross each other in view of, shades expressed in the axis of the n y indicates the n x, the direction of the magnetic moment that is represented on the axis of the n y. 7 to 12, the size of the end region surrounded by the first current path 16-1 is the width W1 in the same direction as the width direction and the length direction of the closed path-shaped magnetic body 10.
  • the length of the end region is a length parallel to the end of the closed path magnetic body 10.
  • FIG. 7 is a diagram showing a simulation result at a time 1300 / J of a skillmion exercise in which the skillmion memory circuit 30 is circulated and transferred.
  • a skyrmion 40 is being generated on the skyrmion memory circuit comprising the closed-path-shaped magnetic body 10 of the ferromagnetic phase.
  • the closed-path-shaped magnetic body 10 is entirely a ferromagnetic phase, light and shade are displayed in white.
  • the end portion of the closed path-shaped magnetic body 10 is shaded because the direction of the magnetic moment is inclined even in the ferromagnetic phase.
  • the skyrmion 40 is almost completely formed in the closed path-shaped magnetic body 10. That is, it can be seen that it takes about 1000 (1 / J) to generate the skyrmion 40. In this example, 1000 (1 / J) is about 0.3 nanoseconds, indicating that the generation of skyrmion 40 can be realized with an ultrashort pulse.
  • the skyrmion 40 is transferred in a clockwise direction substantially perpendicular to the electron current by the electron current having a steady current density of 0.001 ⁇ j between the outer peripheral electrode 12 and the inner peripheral electrode 14.
  • the fourth current pulse is applied and the formation of the fourth skyrmion 40 is completed.
  • the direction of the electron flow is also substantially perpendicular to the outer peripheral edge tangent along the curve. Since the transfer direction of the Lumion 40 always proceeds in a direction substantially perpendicular to the electron flow, the Skyrmion 40 curves. As a result, the skyrmion 40 is circulated and transferred without jumping out from the outer peripheral end of the closed path shape magnetic body 10.
  • the skyrmion 40 can be formed by applying a current pulse to the first current circuit 16-1 surrounding the end region and reducing the magnetic field strength of the end region A.
  • the conditions for generating the skyrmion 40 under these conditions are as follows.
  • (Condition 1) As a condition for generating skirmions, the size of the end region A is optimal in the following range with respect to the width ⁇ of the width W1. 0.75 ⁇ ⁇ W1> 0.2 ⁇
  • the size of the end region A is such that L1, which is a length parallel to the end of the closed-path-shaped magnetic body, ends with respect to the diameter ⁇ of the skirmions.
  • the following range is optimal for the height L1 of the partial region. 0.5 ⁇ ⁇ L1> 0.1 ⁇ (Condition 3)
  • the conditions for generating skyrmions are optimal in the following range for the magnetic field intensity Ha of the end region A. Ha ⁇ 0.01J Note that when Ha> 0.01J, the skillion 40 is not generated.
  • the skyrmion 40 can be formed at a desired time.
  • the direction in which the current pulse flows through the first current path 16-1 (first direction) is a direction in which the direction of the magnetic field generated by the current is opposite to the magnetic field generated by the magnetic field generation unit 20.
  • first direction is a direction in which the direction of the magnetic field generated by the current is opposite to the magnetic field generated by the magnetic field generation unit 20.
  • FIGS. 7 to 14 an example is shown in which four skyrmions are generated. The movement of the generated skyrmion reaches the steady speed sufficiently quickly. Since the density of the electron current of the closed path-shaped magnetic body 10 is substantially constant, the skyrmion 40 moves at a constant speed, and the distance between the skyrmions 40 can be kept constant. This transfer rate is determined by the current density between the electrodes.
  • Information “1” and “0” stored in the skyrmion memory device 100 may correspond to the presence or absence of the skyrmion 40. Even when there is no skyrmion 40 at a predetermined interval in the closed path shape magnetic body 10, the interval is maintained.
  • the interval d between the plurality of skillons 40 to be circulated is ⁇ when the diameter of the skillion is ⁇ . d ⁇ 0.5 ⁇ ⁇ It may be. If the distance d is smaller than this, it is difficult to separate and detect the skillion 40, and the skillion 40 may move due to the repulsive force between the skillion 40. Note that the interval between the skillons 40 indicates the shortest distance between the ends of the skillions 40.
  • the interval d of the skill-million 40 to be transferred around the circle is d ⁇ 2 ⁇ ⁇ It is preferable that By arranging the skyrmions 40 at such intervals d, a plurality of skyrmions 40 can be transferred in a circular manner while maintaining the intervals d.
  • the four skyrmions generated in FIG. 12 circulate stably.
  • One skyrmion 40 reaches the first current path 16-1.
  • the direction of the coil current for erasing is the same as the direction of the coil current for generating the skyrmion 40.
  • the peak value of the erasing coil current is smaller than the peak value of the generating coil current.
  • the peak value of the erasing coil current is so large that no new skyrmion 40 is generated by the current.
  • the peak value of the erasing coil current is about half of the peak value of the generating coil current.
  • the magnetic field Ha in the end region is reduced by the second magnetic field generated by the coil current. At this time, the magnetic field Ha in the end region varies from 0.03 J to 0.02 J.
  • the skyrmion 40 moves in the direction of the outer peripheral electrode 12 and is erased by the magnetic field.
  • the current that flows through the first current path 16-1 at the time of erasing has such a magnitude that the skyrmion 40 that makes circular transfer can overcome the potential barrier at the boundary of the closed path-shaped magnetic body 10.
  • This erasing method can be understood from [Equation 3] as follows.
  • the skyrmion 40 that makes round transfer is close to the end region.
  • One skyrmion 40 that has circulated reaches the coil, but does not apply a coil current pulse to the first current path 16-1, and therefore passes without being erased. After that, the laps of the remaining two skillions 40 continue as they are.
  • the simulation result shows that the transmitted skyrmion 40 can be erased when it reaches the first current path 16-1.
  • the current pulse time for clearing skyrmions is 0.3 nanoseconds, the same as the generation time.
  • an appropriate range of the magnetic field Ha in the end region at the time of erasing is 0.024J ⁇ Ha> 0.01J.
  • Ha> 0.024J the skyrmion passes without being erased. When it becomes 0.01 J or less, a new skill mion 40 is generated.
  • the conditions for erasing the skillmion 40 transferred under these conditions are as follows.
  • the condition for erasing the skyrmion that is transferred around the circle is optimal in the following range for L1, which is a length parallel to the end of the closed path shape magnetic body 10 in the end region. 0.5 ⁇ ⁇ L1> 0.1 ⁇
  • the condition for erasing the skyrmion that is circularly transferred is optimal in the following range for the width W1 of the end region in the same direction as the width direction of the closed path shape magnetic body 10. 0.75 ⁇ ⁇ W1> 0.2 ⁇
  • the condition for erasing the skill-million transmitted in round is optimal for the magnetic field intensity Ha in the end region in the following range. 0.024J ⁇ Ha> 0.01J
  • the skyrmion 40 can be erased.
  • the direction in which the current pulse flows in the first current path 16-1 is a direction in which the direction of the magnetic field generated by the current is opposite to the magnetic field generated by the magnetic field generation unit 20. is there.
  • the direction in which the current pulse flows when generating the skyrmion 40 is the same as the direction in which the current pulse flows when erasing the skyrmion 40.
  • the first current path 16-1 If the coil current passed through is made larger than that in the second embodiment, the skyrmion 40 can be eliminated.
  • the width W1 that is the length of the end region in the same direction as the width direction of the closed path-shaped magnetic body 10 is larger than 0.75 ⁇ , the skyrmion 40 cannot be erased.
  • it can be erased by setting the magnetic field Ha to a value close to 0.01J. In the case of W1 0.2 ⁇ , the magnetic field Ha cannot be erased even if it is 0.01J.
  • FIG. 18 shows that a plurality of skillons 40 on the skillion memory circuit of the closed path shape magnetic body 10 can be collectively erased by a current between the outer peripheral electrode 12 and the inner peripheral electrode 14 in the lateral transfer arrangement. And it shows by the simulation result of FIG. FIG. 18 is a diagram illustrating an example of the current density of the current flowing through the closed path-shaped magnetic body 10 in the direction from the outer peripheral electrode 12 to the inner peripheral electrode 14.
  • the current density for the circular transfer in which the skyrmion 40 circulates the skyrmion memory circuit 30 of the closed path shape magnetic body 10 is set to 0.001 ⁇ j.
  • the current density of the current flowing through the closed path shape magnetic body 10 is further increased from 0.001 ⁇ j necessary for transfer in the horizontal transfer arrangement to 0.002 ⁇ j.
  • the time taken to increase the current density to 0.002 ⁇ j is 1000 (1 / J).
  • FIG. 19 shows a simulation result in which two skyrmions 40 are present in the closed path shape magnetic body 10.
  • a part of the skyrmion memory circuit 30 of the closed path shape magnetic body 10 is extracted.
  • the two skyrmions 40 are transferring the closed path shape magnetic body 10.
  • the current density of the current flowing through the closed path-shaped magnetic body 10 is increased.
  • the skillion 40 transferred in the horizontal transfer arrangement is subjected to a force in the direction of the outer peripheral electrode 12.
  • the skyrmion 40 moves with the steady current density.
  • the two skyrmions 40 are close to the outer peripheral electrode 12.
  • the two skyrmions 40 have already been sucked into the outer peripheral electrode 12 and deleted. It takes about 3 nanoseconds from the start of the increase of the current density to the completion of the erase of the skyrmion 40. All of the skyrmions on the closed path shape magnetic body 10 can be erased in a short time.
  • a current is passed from the outer peripheral electrode 12 to the inner peripheral electrode 14, and all the skirmions 40 on the skirmion memory circuit 30 can be erased collectively.
  • the conditions for erasing all the skirmions 40 on the skirmion memory circuit 30 under these conditions are as follows. (Condition 7)
  • the condition for erasing all the kill meons on the corresponding skirmion memory circuit 30 is that the current density Jc flowing from the outer peripheral electrode 12 to the inner peripheral electrode 14 forming the skirmion memory circuit 30 is the skirmion 40. If Jd is the current density for circular transfer of Jc, Jc is a current density that is at least twice that of Jd.
  • This batch erase method provides very important performance when the skyrmion memory device 100 is used. Only the function of selecting individual skillmions 40 and erasing the skillmions 40 increases the erasure time.
  • the batch erase method described above solves a long erase time all at once. A plurality of skill mions 40 of a specific skill mion memory circuit 30 can be erased collectively. Further, even in a block composed of a plurality of skillion memory circuits 30, the skillion 40 of each block can be erased collectively.
  • FIG. 20 shows an example of adjusting the transfer rate of the skyrmion 40 using the second current path 16-2.
  • the second current path 16-2 By using the second current path 16-2, it is possible to adjust the interval between the circulating skyrmions 40 and the like.
  • FIG. 20 a part of the closed path shape magnetic body 10 in the skyrmion memory circuit 30 is extracted. Two long sides of the closed path-shaped magnetic body 10 shown in FIG. 20 are connected to the outer peripheral electrode 12 and the inner peripheral electrode 14.
  • the upper and lower sides of the closed path-shaped magnetic body 10 around the second current path 16-2 are reversed from those in FIG. That is, the outer peripheral electrode 12 is connected to the upper side of the closed path-shaped magnetic body 10 shown in FIG. 20, and the inner peripheral electrode 14 is connected to the lower side.
  • a second current path 16-2 surrounding the end region that is long in the extending direction of the end portion is provided at the end portion of the closed path shape magnetic body 10 on the outer peripheral electrode 12 side.
  • a sensor 72 is installed on the closed path shape magnetic body 10 of the skyrmion memory circuit 30.
  • the sensor 72 may be a magnetoresistive sensor or a tunnel magnetoresistive element.
  • the second current path power supply 50 monitors the signal from the sensor 72 and controls the coil current applied to the second current path 16-2.
  • FIG. 20 shows three operations of the skyrmion 40 when the coil current flowing through the second current path 16-2 is 0, when the coil current is + ⁇ , and when the coil current is ⁇ .
  • the coil current is + ⁇
  • the second magnetic field applied to the end region A by the current is in the same direction as the first magnetic field applied by the magnetic field generator 20.
  • the coil current is ⁇
  • the second magnetic field applied to the end region A by the current is opposite to the first magnetic field applied by the magnetic field generator 20.
  • the coil current is + ⁇
  • the coil current is ⁇
  • the position of each skillion 40 is different.
  • the skyrmion 40 against the skyrmion 40 having zero coil current, the skyrmion 40 is accelerated when the coil current is + ⁇ , and when the coil current is ⁇ , the skyrmion 40 is decelerated. ing.
  • the width W2 that is the length of the second current path 16-2 in the same direction as the width direction of the closed path-shaped magnetic body 10 and the second direction in the direction parallel to the end of the closed path-shaped magnetic body 10 are used.
  • the skyrmion 40 circulates around the closed path-shaped magnetic body 10 by approaching the outer electrode 12 in a direction substantially perpendicular to the electron flow due to the electron flow flowing through the closed-path shaped magnetic body 10. Therefore, the second current path 16-2 is preferably provided at the end of the closed path-shaped magnetic body 10 on the outer peripheral electrode 12 side.
  • the transfer rate of the skyrmion 40 can be adjusted using the second current path 16-2.
  • the conditions for accelerating and decelerating the skyrmion 40 by controlling the magnetic field strength in the end region using the second current path 16-2 under these conditions are as follows. (Condition 8) In order to accelerate the transfer of the relevant skillion 40 on the skillion memory circuit 30, when the relevant skillion 40 reaches the coil (in this example, the second current path 16-2).
  • the coil current may be applied so that the magnetic field generated by the coil is applied in the same direction as the magnetic field generator 20 in the end region.
  • the acceleration intensity can be controlled by the magnitude of the coil current.
  • the above mechanism is expressed as a quantity normalized by two quantities of the magnetic exchange interaction J characterizing the magnetism of the closed path shape magnetic body 10 and the skyrmion size ⁇ .
  • FIG. 21A to 21C show examples of the shape of the first current path 16-1.
  • FIG. 21A is the same as the example shown in FIG.
  • the first current path 16-1 may surround an end region that is part of an ellipse, circle, or ellipse.
  • the first current path 16-1 may surround an end region having a shape formed by combining circles, squares, and other figures.
  • FIG. 22 shows a case where the first current path 16-1 is a multilayer coil.
  • the multi-layer coil structure is effective for increasing the magnetic field strength when clearing skyrmions.
  • a similar current path shape is conceivable, and the present invention is not limited to this example.
  • FIG. 23 is a schematic diagram showing a skyrmion memory device 100 having a plurality of skyrmion memory circuits 30. 23 to 25, the sensor 72 and the current path 16 in the skyrmion memory circuit 30 are not shown. A large number of skyrmions 40 circulate in the closed path shape magnetic body 10 of the skyrmion memory circuit N at a constant speed in the direction of the arrow. N one skillion memory circuit shown in FIG. 23 may be formed in a one-chip memory device (N is an integer of 1 or more). For example, in the memory device, N skillumion memory devices 100 shown in FIG. 3 may be formed.
  • each skillion memory circuit 30 may be provided on the same substrate or may be provided on an independent substrate. Further, the magnetic field generator 20 may be provided in common for the N skyrmion memory circuits.
  • the N skyrmion memory circuits may be formed in the same layer parallel to the xy plane in the memory device, or may be formed in a plurality of layers stacked in the z-axis direction.
  • FIG. 24 is a schematic diagram showing an example in which one skyrmion memory kit 30 has a zigzag pattern that wraps around in a zigzag manner.
  • the skillmion memory kit 30 of this example is like a plurality of skillion memory kits 30 shown in FIG. 23, and a plurality of straight line parts provided in parallel and an arc-shaped connection part that connects the end parts of the respective straight line parts. Have A zigzag pattern is formed by alternately connecting the upper and lower ends of adjacent linear portions.
  • the closed path-shaped magnetic body 10 in the skillmion memory kit 30 of this example forms a path in which the movement direction of the skillmion 40 is opposite in each of the straight part and the connection part forming the zigzag pattern.
  • the two paths are connected to form one loop. If the pattern as in this example is used, a long skyrmion memory circuit can be easily formed. By forming the long skyrmion memory circuit 30, it becomes possible to form a large number of skyrmions 40 in one skyrmion memory circuit 30, and more information can be stored.
  • FIG. 25 is a schematic diagram showing a coiled skyrmion memory circuit 30.
  • the skyrmion memory circuit 30 of this example has a spiral extending in the z-axis direction.
  • the closed path shape magnetic body 10 in the skillion memory circuit 30 of the present example forms a path in which the movement direction of the skillion 40 is opposite in each part forming the coil. Further, at the both ends of the coil shape, the two paths are connected to form one loop. In this case, since the orbiting skyrmion memory circuit 30 extends three-dimensionally upward, the degree of integration can be dramatically increased.
  • the effect of the embodiment on the chiral magnetic material is qualitatively the magnetic property of a dipole magnetic material, a frustrated magnetic material, or a laminated structure of a magnetic material and a nonmagnetic material. Even the body plays in the same way.
  • the structure and simulation results of the skyrmion memory device 100 give the optimum design guidelines for the generation, loop transfer, erasure, acceleration / deceleration and batch erasure method of the skyrmion 40.
  • the design rule can be described in two quantities: a magnetic exchange interaction J that characterizes the magnetism of the closed-path shape magnetic body 10 and a skyrmion size ⁇ .
  • a common design guideline can be given to various magnetic materials can be expected to have a great impact on the practical application of the skillmion memory circuit 30 using the skillmion 40.
  • FIG. 26 shows a cross-sectional structure of the skyrmion memory device 110.
  • the skyrmion memory device 110 includes the skyrmion memory device 100 described with reference to FIGS.
  • the skyrmion memory device 110 includes a magnetic field generator 20 that is a ferromagnetic layer and a skyrmion memory circuit 30 formed above the magnetic field generator 20.
  • the skyrmion memory circuit 30 in this example corresponds to the skyrmion memory circuit 30 shown in FIG. However, in the drawings after FIG. 26, the current path 16 and the sensor 72 may be omitted. Note that at least a part of the current path 16 and the sensor 72 may be formed in the laminated structure shown in FIG.
  • the skyrmion memory circuit 30 of this example has a stacked structure in which a magnetic layer 160, a magnetic protective layer 165, a first wiring layer 170, and a second wiring layer 175 are stacked in this order.
  • the magnetic layer 160 includes the closed path shape magnetic body 10, the insulator 161, the outer peripheral electrode 12, and the inner peripheral electrode 14. In the closed path shape magnetic body 10, the skyrmion 40 is generated and erased.
  • the insulator 161 surrounds the closed path shape magnetic body 10, the outer peripheral electrode 12, and the inner peripheral electrode 14.
  • the closed path shape magnetic body 10, the outer peripheral electrode 12, and the inner peripheral electrode 14 are a non-magnetic metal (Nonmagnetic Metal), a magnetic body (Nonmagnetic Metal), and a non-magnetic metal (Nonmagnetic Metal), which are basic structures of skyrmion magnetic media. It has the structure which connected. This structure is abbreviated as an NMN structure.
  • the magnetic layer 160 may have a plurality of NMN structures in the same layer.
  • the magnetic material protective layer 165 includes a magnetic material protective film 166 and a first via 167.
  • the magnetic protective film 166 protects the magnetic layer 160.
  • the first via 167 supplies a current for operation to the outer peripheral electrode 12 and the inner peripheral electrode 14.
  • the first wiring layer 170 includes a first wiring 171, a first wiring protective film 172, and a second via 173.
  • the electrodes of the skyrmion memory circuit 30 are electrically connected to the outside of the skyrmion memory circuit 30.
  • a part of the first wiring 171 may function as the current path 16.
  • the first wiring protective film 172 functions as an interlayer insulating film for forming the first wiring 171 and the second via 173. It is difficult to route the two types of wirings for the current path and the wiring connected to the nonmagnetic metal without crossing each other in the same layer. Therefore, the second wiring layer 175 may be formed on the first wiring layer 170.
  • the second wiring layer 175 has a second wiring 176 and a second wiring protective film 177.
  • the second wiring 176 is connected to the second via 173.
  • the second wiring protective film 177 functions as an interlayer insulating film for insulating the second wiring 176.
  • the second via 173 is connected to at least one of two types of wiring, that is, a current path wiring and a wiring connected to a nonmagnetic metal.
  • the skyrmion 40 is illustrated by a square with dots. By passing a current through the current path 16 formed by the first wiring 171 or the like, the skyrmion 40 can be generated in the closed path-shaped magnetic body 10.
  • FIG. 27 shows another example of the cross-sectional structure of the skyrmion memory device 110.
  • the skyrmion memory device 110 includes a skyrmion memory device 100 and an FET (Field Effect Transistor, field effect transistor) 90.
  • the skyrmion memory device 100 is formed on a silicon substrate where the FET 90 is not present.
  • the FET 90 is a general FET formed by a general silicon process.
  • the FET 90 of this example has two Cu wiring layers.
  • the FET 90 includes a CMOS circuit including a PMOS-FET 91 and an NMOS-FET 92 formed on a P-type substrate.
  • the FET 90 is necessary for switching the wiring of the skyrmion memory circuit 30.
  • the CMOS circuit may also be provided as a voltage amplification circuit by converting the current from the magnetic sensor into a voltage.
  • FIG. 28 shows a skyrmion memory device 110 in which n layers of skyrmion memory circuits 30 are stacked.
  • the magnetic field generator 20 has a thickness of 3000 mm.
  • the skyrmion memory circuit 30 has a structure in which the skyrmion memory circuit 30-1 to the skyrmion memory circuit 30-n are stacked.
  • the skyrmion memory circuit 30 of this example has a total film thickness of 15000 mm.
  • FIG. 29 shows a skyrmion memory device 110 having a plurality of magnetic field generators 20.
  • the skyrmion memory device 110 of this example has a total of 8 skylmion memory circuits 30 from the skyrmion memory circuit 30-1 to the skyrmion memory circuit 30-8.
  • the skirmion memory device 110 has a four-layer skirmion memory circuit 30 on the magnetic field generator 20-1.
  • the skyrmion memory device 110 further includes a magnetic field generator 20-2 between the skyrmion memory circuit 30-4 and the skyrmion memory circuit 30-5. Thereby, the skyrmion memory circuit 30 can keep the strength of the magnetic field received from the magnetic field generator 20 constant.
  • the magnetic field generator 20 may be arranged at an appropriate interval according to the material of the skyrmion memory circuit 30 or the like.
  • FIG. 30 is a cross-sectional view of the skyrmion memory device 110 in which the skyrmion memory device 100 is mounted on the upper layer of the CMOS-FET 90.
  • the skyrmion memory device 110 includes the skyrmion memory device 100 and a CMOS-FET 90 that constitutes a CPU function.
  • a skyrmion memory device 100 is formed on the CMOS-FET 90.
  • the CMOS-FET 90 of this example has a PMOS-FET 91 and an NMOS-FET 92 formed on a P-type substrate.
  • FIG. 31 is a diagram showing a memory circuit 120 which is an example of a skyrmion memory device 110.
  • the skyrmion memory device 110 of this example includes a plurality of skyrmion memory circuits 30 shown in FIG. 3 in a matrix.
  • FIG. 31 shows only the (n ⁇ 1) th column, the nth column, the m ⁇ 1th row, and the mth row among the plurality of columns and rows of the matrix.
  • the memory circuit 120 includes a write line 93, a first selection line 94 and a word line 95 provided in each column, and a second selection line 96 provided in each row.
  • the memory circuit 120 includes switches (83, 84, 85, 86) provided for each line.
  • each switch is an FET.
  • the first selection line 94 in each column is connected to each outer peripheral electrode 12 of the skyrmion memory circuit 30 in the column.
  • the outer peripheral electrode 12 in each skyrmion memory circuit 30 may be electrically connected to the first selection line 94 at a plurality of positions.
  • the second selection line 96 of each row is connected to each inner peripheral electrode 14 of the skyrmion memory circuit 30 of the row.
  • the inner peripheral electrode 14 in each skyrmion memory circuit 30 may be electrically connected to the second selection line 96 at a plurality of positions.
  • the arbitrary skyrmion memory circuit 30 can be selected by the switch 84 and the switch 86.
  • a predetermined current flows between the outer peripheral electrode 12 and the inner peripheral electrode 14 of the skyrmion memory circuit 30 selected by the switch 84 and the switch 86.
  • many skyrmions 40 existing in the closed path shape magnetic body 10 circulate around the closed path shape magnetic body 10 at a constant speed while maintaining a constant interval.
  • any skillmion memory circuit 30 can be selected and the skillmion 40 can be transferred.
  • the write line 93 connects the first current path 16-1 of the skyrmion memory circuit 30 of each column in series. That is, the write line 93 wired to one skyrmion memory circuit 30 is a common line with the write line 93 wired to another skyrmion memory circuit 30.
  • the switch 83 When the switch 83 is turned on, a predetermined write current pulse is supplied to the write line 93 of the corresponding column. That is, the write current pulse flows through each of the first current paths 16-1 connected in series.
  • a skillion 40 is generated in each skillion memory circuit 30 in the row.
  • a current is applied to the first current path 16-1 in the column of the plurality of skyrmion memory circuits 30 necessary for writing.
  • One skyrmion 40 is generated in the selected row of the plurality of skyrmion memory circuits 30.
  • This skyrmion 40 is a header pattern indicating the head of data. This header pattern may be a plurality of skyrmions 40.
  • the skyrmion memory circuit 30 to which data is to be written is selected using the switch 84 and the switch 86.
  • the skillion 40 starts to circulate around the closed path shape magnetic body 10.
  • a write current pulse is caused to flow at a timing according to the data pattern.
  • the header pattern may be deleted.
  • the current skyrmion 40 of the header pattern of the column selected for writing data is selected by using the switch 84 and the switch 86 so as to be positioned in the first current path 16-1, and current is applied.
  • the skyrmion 40 which is a header pattern, can be erased in the first current path 16-1 with a small current pulse. It may be a plurality of skyrmions indicating a plurality of header patterns.
  • an arbitrary data pattern can be written in an arbitrary skyrmion memory circuit 30.
  • the memory circuit 120 can write data into a number of bit positions of the skyrmion memory circuit 30 using one write line 93 and one switch 83, as in the NAND flash memory.
  • data can be written to a number of skyrmion memory circuits 30 using one write line 93 and one switch 83.
  • the word line 95 connects the sensors 72 of the skyrmion memory circuit 30 in each column in series. That is, the word line 95 wired to one skyrmion memory circuit 30 is a common line with the word writing line 95 wired to another skyrmion memory circuit 30.
  • the sensor 72 of this example has a TMR element.
  • the outer peripheral electrode 12 in the skyrmion memory circuit 30 in each stage is connected to the TMR element in the next stage, so that each sensor 72 is connected in series.
  • the word line 95 is connected to the read circuit 98. When the switch 85 is turned on, the switch 85 applies a predetermined voltage to the word line 95 of the corresponding column. Read circuit 98 measures the current flowing through word line 95.
  • the resistance value of the TMR element is increased and the current detected by the readout circuit 98 is decreased.
  • the resistance value corresponding to the current detected by the readout circuit 98 is the sum of the resistance values of the plurality of TMR elements.
  • the skyrmion memory circuit 30 from which data is read is selected by the switch 84 and the switch 86. Thereby, all the skillions 40 of the skillion memory circuit 30 from which data is read circulate around the closed path shape magnetic body 10. On the other hand, no current flows between the outer peripheral electrode 12 and the inner peripheral electrode 14 of the skyrmion memory circuit 30 that does not read data. For this reason, the skillion 40 in the skillion memory circuit 30 does not move.
  • the read circuit 98 detects the time change of the current flowing through the word line 95.
  • the time change corresponds to the arrangement pattern of the skillmions 40 in the selected skillmion memory circuit 30. Note that the skillion 40 of the skillion memory circuit 30 that has not been selected does not move. For this reason, when data is read, the arrangement pattern of the skillmions 40 of the skillmion memory circuit 30 that is not selected does not affect the current change. Therefore, the data of the selected skyrmion memory circuit 30 can be read.
  • a data pattern can be read from an arbitrary skyrmion memory circuit 30.
  • One word line 95 and one switch 85 can be used to read data from a number of bit positions in the skyrmion memory circuit 30.
  • data can be read from a number of skyrmion memory circuits 30 using one word line 95 and one switch 85.
  • the skyrmion memory circuit 30 may be used as a memory having a shift register function.
  • a current for batch erasing with a predetermined current density is applied between the first selection line 94 and the second selection line 96.
  • all skillmions 40 in the skillmion memory circuit 30 selected by the switch 84 and the switch 86 are erased collectively.
  • the memory circuit 120 does not need to add wiring for erasing skyrmions. This is also the same as the specification of the flash memory. Note that a plurality of skillion memory circuits 30 may be simultaneously selected and the skillion 40 may be erased collectively.
  • the batch erasing time is about 1 nanosecond and is fast.
  • the first selection line 94 is connected to the outer peripheral electrode 12, and the second selection line 96 is connected to the inner peripheral electrode 14.
  • the first selection line 94 may be connected to the inner peripheral electrode 14, and the second selection line 96 may be connected to the outer peripheral electrode 12.
  • the memory circuit 120 can greatly reduce the number of wirings necessary to realize the memory function.
  • four wiring numbers (write line 93, first selection line 94, word line 95, and second selection line 96) may be provided for one skyrmion memory circuit 30.
  • the number of wiring switches may be four for one skyrmion memory circuit 30.
  • the write lines 93, the first selection lines 94, and the word lines 95 may be provided for each column, and the second selection lines 96 are provided for each row. Just do it.
  • the information stored in one skyrmion memory circuit 30 may be about several K bits. That is, a memory function for storing information of several K bits can be realized by the number of four wires and the number of four FETs.
  • a memory circuit using the skyrmion memory circuit 30 is compared with a NAND FET memory.
  • the NAND-type FET memory is a memory that is in practical use.
  • the NAND FET memory is a memory having a modified gate FET structure having a source and a drain.
  • One bit line may be used for writing and reading in a predetermined specific column of the FET having the modified gate structure.
  • one word line for selecting the modified gate FET is required for each modified gate FET.
  • the number of wirings for cell selection is 62 because it is necessary for each of the column (bit line) and the row (word line).
  • An excellent feature of the NAND circuit is that data can be written and read with a single bit line.
  • a total of four lines of one write line, one read line, and two select lines are sufficient.
  • the number of FETs to be switched may be four.
  • the skyrmion memory circuit 30 can be reduced to 1/250 of the NAND type FET memory.
  • the degree of integration can be greatly improved.
  • a 1 Kbit memory may be composed of a plurality of skyrmion memory circuits 30. Even in this case, it is possible to secure a superior advantage over the NAND memory in the number of wirings.
  • the data write / read line of the skyrmion memory circuit 30 can be shared with the plurality of skyrmion memory circuits 30. From this, the skyrmion memory device can further reduce the number of wirings and the number of FETs further than the NAND type memory, and can greatly contribute to high integration.
  • the write time of the skyrmion memory device 100 is 1 nanosecond or less. In data erasure, it is about 1 nanosecond. In addition, the time required for erasing a plurality of skyrmion circuits is about 1 nanosecond. Currently, it also has the same batch erasing function as a NAND flash memory in practical use. However, the time required for writing and erasing of the NAND flash memory requires about microseconds.
  • the skyrmion memory device 100 can speed up writing and erasing by three digits or more. Further, when the reading speed is a TMR element, it is about several nanoseconds, and high-speed reading is possible.
  • the number of wirings for cell selection is 62 because it is necessary for each column and row.
  • the total number of wirings is 94.
  • the skyrmion memory circuit 30 capable of storing 1 Kbit information can be configured by four wires and four switches. That is, when a 1-bit skyrmion memory cell is used, about 23 times as many wirings and switches are required as compared to the 1-kbit skyrmion memory circuit 30. The difference between the number of wires and the number of FETs further increases when the number of skillmions that can be generated in the skillmion memory circuit 30 is increased.
  • the skyrmion memory circuit 30 when the skyrmion memory circuit 30 is used, the degree of integration of the memory circuit 120 can be greatly improved.
  • the skyrmion memory circuit 30 when reading the bit information by selecting an address at random like RAM, the skyrmion memory circuit 30 must transfer the skyrmion 40 at the corresponding location to the position of the sensor 72, but for example, a shift register or the like As described above, when data is read continuously, the time for circular transfer can be omitted. For this reason, the skyrmion memory circuit 30 is particularly useful as a memory for a shift register.
  • the memory circuit 120 is particularly effective when multi-bit processing is performed in parallel. For example, when processing each bit of 8-bit information at the same time, the eight first selection lines 94 are simultaneously selected. Also, any second selection line 96 is selected. As a result, eight skyrmion memory circuits 30 can be selected. Then, by inputting 8-bit information to the eight write lines 93, each bit of 8-bit information can be written in parallel. Further, when writing 8-bit information, the next second selection line 96 may be selected, or the skillion 40 may be circulated without changing the second selection line 96.
  • the skyrmion memory circuit 30 does not deteriorate no matter how many times the skyrmion 40 is generated and deleted. This is because no movement of electrons or the like is involved in generating and erasing the skillion 40. For this reason, the skyrmion memory circuit 30 has no limitation on the number of times of writing and erasing information. That is, endurance (endurance) is infinite.
  • the skyrmion memory circuit 30 can greatly improve the data retention performance. Unless a strong local magnetic field is applied, once generated skyrmions 40 exist stably without disappearing. In general, when a magnetic material is miniaturized to a nano size, the magnetic moment of the magnetic material is subject to thermal disturbance. In an LSI requiring memory retention for 10 years or more, the thermal disturbance resistance of this magnetic moment is a very important issue to be solved.
  • the skyrmion memory circuit 30 is provided with an externally applied magnetic film (magnetic field generator 20) below the closed-path magnetic body 10. The magnetic moment of the perpendicular magnetization film in the magnetic field generator 20 is laid in a large area of several ⁇ 2 to several mm 2 on a two-dimensional plane. The magnetic moment of the magnetized film of the magnetic field generator 20 is not affected by the thermal disturbance and the magnetic moment is not reversed.
  • FIG. 32 is a schematic diagram showing a configuration example of a solid electronic device 200 with a skyrmion memory device.
  • the skyrmion memory device-mounted solid-state electronic device 200 includes a skyrmion memory device 100 and a solid-state electronic device 210.
  • a skirmion memory device 110 may be provided instead of the skirmion memory device 100.
  • the solid-state electronic device 210 functions as, for example, a central processing device.
  • the solid state electronic device 210 may be formed in the same chip as the skyrmion memory device 100.
  • the skyrmion memory devices 100 and 110 are the skyrmion memory devices 100 and 110 described with reference to FIGS.
  • the solid-state electronic device 210 is, for example, a CMOS-FET device.
  • the solid-state electronic device 210 has at least one function of writing data to the skyrmion memory device 100 or 110 and reading data from the skyrmion memory device 100 or 110.
  • FIG. 33 is a schematic diagram showing a configuration example of the data recording apparatus 300.
  • the data recording device 300 includes a skyrmion memory device 100 or 110 and an input / output device 310.
  • the data recording device 300 is, for example, a hard disk replacement memory device or a memory device such as a USB memory.
  • the input / output device 310 has at least one of a function of writing data from the outside to the skyrmion memory device 100 or 110 and a function of reading data from the skyrmion memory device 100 or 110 and outputting the data to the outside.
  • Bit information by the skyrmion 40 can be directly written and erased by a magnetic field induced by a current while using the magnetic material 10 capable of inducing a magnetic moment as a storage medium.
  • the recording method of the skyrmion memory device 100 or 110 shown in the present specification can not only eliminate the motor drive load of an electronic device such as a hard disk which is a large-capacity magnetic memory, but also can perform writing and erasing at ultra-high speed. It becomes possible. For this reason, there is a high possibility that the skyrmion memory device 100 or 110 will be replaced with a large-scale data recording device such as a current hard disk in the future. Further, in the flash memory capable of writing and erasing electrical information, the skill memion memory circuit 30 to which the skill meon 40 is applied has many advantages, especially in recent years when a large recording capacity is being demanded. Can be achieved.
  • the processor 410 includes, for example, a digital circuit that processes a digital signal.
  • the processor 410 has at least one function of writing data to the skyrmion memory device 100 or 110 and reading data from the skyrmion memory device 100 or 110.
  • FIG. 34 is a schematic diagram illustrating a configuration example of the data processing device 400.
  • the data processing device 400 includes a skyrmion memory device 100 or 110 and a processor 410.
  • the skyrmion memory device 100 or 110 can have the CMOS-FET 90 constituting the CPU function and the skyrmion memory device 100 or 110, which is a stacked large-scale nonvolatile memory, in the same chip.
  • the processing time and speed of the CPU can be shortened and the power consumption of the CPU can be greatly reduced.
  • the processing time for calling from the HD such as the basic OS when the PC is started, writing to and reading from the external SRAM or DRAM, and the like can be greatly shortened, which contributes to a reduction in CPU time (significant speedup).
  • a CPU with significantly low power consumption can be realized.
  • the skyrmion memory device 100 or 110 which is a large-scale non-volatile memory, has zero power consumption for memory retention.
  • the direction of the magnetic moment of the skyrmion 40 has topological stability and does not require any external power supply.
  • DRAM memory requires data refresh, and SRAM is also volatile, so it is necessary to always turn on the power. Since the flash memory has a long data access time, it cannot exchange data directly with the CPU.
  • the skyrmion 40 can electrically write and erase bit information to be allocated to it.
  • the bit information writing time and erasing time related to the skyrmion 40 can be realized in about nanoseconds.
  • the realization of such a high-speed and large-scale non-volatile memory by Skyrmion 40 greatly improves the high-speed processing capability of large-scale information that is currently required in many electronic devices.
  • the skillmion memory circuit 30 to which the skillmion 40 is applied uses a magnetic moment as a recording means, so that the so-called rewriting in which the recording is erased and the writing is performed can be performed any number of times. Further, since the magnetic moment is used as the recording means, the record holding state can be held in a long and stable state.
  • the skillmion memory circuit 30 to which the skillmion 40 is applied can shorten the operation time for writing and erasing as much as possible, and the time can be shortened to sub-nanoseconds. As a result, it is possible to realize a high-speed operation of writing and erasing over the current DRAM.
  • by applying such skyrmion memory device 100 or 110 to an electronic device such as a PC it is possible to significantly improve the usage environment.
  • FIG. 35 is a schematic diagram illustrating a configuration example of the communication device 500.
  • the communication device 500 refers to all devices having a communication function with the outside, such as a mobile phone, a smartphone, and a tablet terminal. Communication device 500 may be portable or non-portable.
  • the communication apparatus 500 includes a skyrmion memory device 100 or 110 and a communication unit 510.
  • the communication unit 510 has a communication function with the outside of the communication device 500.
  • the communication unit 510 may have a wireless communication function, may have a wired communication function, and may have both wireless communication and wired communication functions.
  • the communication unit 510 has a function of writing data received from the outside to the skyrmion memory device 100 or 110, a function of transmitting data read from the skyrmion memory device 100 or 110 to the outside, and the skyrmion memory device 100 or 110. It has at least one function that operates based on the stored control information.
  • the skyrmion memory device 100 or 110 by applying the skyrmion memory device 100 or 110 to an electronic device such as a digital camera, it becomes possible to record a moving image over a large capacity. Further, by applying the skyrmion memory device 100 or 110 to an electronic device such as a 4K television receiver, it is possible to realize a large capacity of image recording. As a result, it is possible to eliminate the necessity of connecting an external hard disk in the television receiver. Further, the skyrmion memory device 100 or 110 may be embodied as a data recording medium in addition to being applied to a data recording apparatus such as a hard disk.
  • this skillion memory device 100 or 110 to an electronic device such as a navigation system for automobiles, it becomes possible to realize further enhancement of functions, and a large amount of map information can be easily stored. .
  • the Skyrmion Memory Device 100 or 110 can be expected to have a great impact on the practical application of the self-propelled device, the flying device, and the space flight device.
  • complicated control processing of flight equipment, weather information processing, enhancement of passenger services by providing high-definition video, and recording of a large amount of recorded information of control of space flight equipment and observed image information And it brings a lot of knowledge to mankind.
  • This skyrmion memory device 100 or 110 is a high-speed large-scale non-volatile memory and a memory that has the potential as a memory that contributes greatly to our living environment.
  • a skillmion memory circuit which is a skillmion memory using a large number of skillmions disclosed in the present invention, is a skillmion generation circuit for transferring a skillion of a nano-scale magnetic structure through a closed-path magnetic body.
  • the number of sensors and the number of sensors can be largely omitted.
  • the skyrmion memory circuit has a feature as a magnetic shift register that sequentially transfers the skyrmion carrying information. Therefore, application as a large-capacity information storage medium is expected, and it is important as a memory device of an electronic device.
  • skirmion memory device 110 ... skillmion memory device, 120 ... memory circuit, 160 ... magnetic material Layer, 161 ... insulator, 165 ... magnetic Protective layer, 166... Magnetic protective film, 167 ... first via, 170 ... first wiring layer, 171 ... first wiring, 172 ... first wiring protective film, 173 ... Second via, 175, second wiring layer, 176, second wiring, 177, second wiring protective film, 200, solid electronic device with skyrmion memory device, 210, solid Electronic device 300 ... Data recording device 310 ... Input / output device 400 ... Data processing device 410 ... Processor 500 ... Communication device 510 ... Communication unit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

磁気素子スキルミオン（40）を周回転送可能なスキルミオンメモリサーキット（30）であって，閉経路形状の磁性体中（10）に，閉経路形状の外周部に接続した外周電極（12）と，閉経路形状の内周部に接続した内周電極（14）との間に電流を印加し，印加した電流方向とは略垂直の方向にスキルミオンを転送し，閉経路形状の磁性体中にスキルミオンを周回させ，閉経路形状の磁性体の一面において磁性体の端部を含む端部領域を囲んで設けられた１個以上の電流経路（16）を備えるスキルミオンメモリサーキットを提供する。

Description

磁気素子、スキルミオンメモリ、固体電子デバイス、データ記録装置、データ処理装置および通信装置
　本発明は、スキルミオンをメモリとして使った磁気素子、スキルミオンメモリ、スキルミオンメモリサーキット、スキルミオンメモリデバイス、スキルミオンメモリデバイス搭載固体電子デバイス、データ記録装置、データ処理装置および通信装置に関する。
　磁性体の磁気モーメントをデジタル情報として利用する磁気素子が知られている。磁気素子であるスキルミオンを使ったスキルミオンメモリはナノスケールの情報保持時に電力を要さない不揮発性メモリの要素構造を有する。当該磁気素子は、ナノスケールの磁気構造による超高密度性等の利点から、大容量情報記憶媒体としての応用が期待され、エレクトロニクスデバイスのメモリデバイスとして、その重要度が増している。
　次世代型の磁気メモリデバイスの候補としては、米国ＩＢＭを中心にマグネチックシフトレジスタが提案されている。マグネチックシフトレジスタは、磁気ドメイン磁壁を駆動してその磁気モーメント配置を電流で転送し、記憶情報を読み出す（特許文献１参照）。
　図３６は、電流による磁気ドメイン磁壁駆動の原理を示す模式図である。互いに磁気モーメントの向きが相反する磁気領域の境界がドメイン磁壁である。図３６では、マグネチックシフトレジスタ１におけるドメイン磁壁を実線で示している。マグネチックシフトレジスタ１に、矢印の向きの電流を流すことにより磁気ドメイン磁壁が駆動される。ドメイン磁壁が移動することにより、磁気センサ２の上方に位置する磁気モーメントの向きによる磁気が変化する。当該磁気変化を磁気センサ２で検知して磁気情報を引き出す。
　しかし、こうしたマグネチックシフトレジスタ１は、磁気ドメイン磁壁を動かす際に大きな電流が必要であり、また磁気ドメイン磁壁の転送速度が遅いという欠点を持っている。さらにナノサイズのドメインの場合、熱擾乱によるスピン反転が発生するという深刻な問題が発生する。ＬＳＩの信頼性保証は１０年のデータ保持を要求している。
　そこで、本願発明者は、磁性体中に発生するスキルミオンを記憶単位として使ったスキルミオン磁気素子を提案した（特許文献２参照）。この提案において本願発明者らは、スキルミオンを電流により駆動できることを示した。また、スキルミオンの運動は電流で駆動できることを詳細に解明し、その結果を示した（非特許文献２参照）。
　本明細書において、駆動電流とスキルミオンの転送方向が略平行である配置を縦転送配置と定義する。このような縦転送配置をメモリとして応用する場合、スキルミオンを有する磁性体の細線構造の両端に電流を印加する電極を設ける。スキルミオンを情報単位として扱うにはスキルミオンを検知するセンサを磁性体細線の特定箇所に設置する。このため、スキルミオンをセンサ特定の部位に転送する時間が必要である。これは、米国ＩＢＭ提案のマグネチックシフトレジスタも同様である（図３６参照）。
　しかし、縦転送配置におけるスキルミオンの転送速度が小さいという大きな課題があることが判明した（非特許文献２）。第２の解決すべき課題として、縦転送配置でのスキルミオン駆動電流密度が大きい問題がある。縦転送配置でスキルミオンの転送速度が秒速１５ｍの場合、２×１０１１Am-2の大電流密度になってしまう（非特許文献２）。スキルミオンを情報単位として扱う上で、スキルミオンの転送速度が遅いこと、そのため、駆動する電流密度が大きいという課題があることが判明した。
　[先行技術文献]
　[特許文献]
　[特許文献１]米国特許第６８３４００５号明細書
　[特許文献２]特開２０１４－８６４７０号公報
　[非特許文献１]永長　直人、十倉　好紀、"Ｔｏｐｏｌｏｇｉｃａｌ　ｐｒｏｐｅｒｔｉｅｓ　ａｎｄ　ｄｙｎａｍｉｃｓ　ｏｆ　ｍａｇｎｅｔｉｃ　ｓｋｙｒｍｉｏｎｓ"、Ｎａｔｕｒｅ　Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ、英国、Ｎａｔｕｒｅ　Ｐｕｂｌｉｓｈｉｎｇ　Ｇｒｏｕｐ、２０１３年１２月４日、Ｖｏｌ．８、ｐ８９９－９１１．
　[非特許文献２]Ｉｗａｓａｋｉ，　Ｊ．，　Ｍｏｃｈｉｚｕｋｉ，　Ｍ．　＆　Ｎａｇａｏｓａ，　Ｎ．，　Ｎａｔ．　Ｃｏｍｍｕｎ．　４，　１４６３（２０１３）
　スキルミオンは、直径が１ｎｍから１００ｎｍと極微小な磁気構造を有し、その構造を長時間保持できることからメモリ素子に応用することへの期待が高まっている。スキルミオンをメモリ素子として利用するための第１の課題はスキルミオンの転送速度の桁違いの高速化である。第２の課題は駆動する電流密度を低下させることである。
　本発明の第１の様態においては、スキルミオンが発生可能な薄膜状の磁性体を備え、磁性体は薄膜平面上で幅Ｗと長さＬをもち、且つ、長さＬの両端部が接続され、スキルミオンを周回転送する閉経路形状を有するスキルミオンメモリサーキットを提供する。
　磁性体は、磁性体の閉経路状の面における内周を規定する内周側端部と、外周を規定する外周側端部とを有してよい。スキルミオンメモリサーキットは、磁性体の延展方向と平行な面において、磁性体の内周側端部に接続した非磁性金属からなる内周電極と、磁性体の外周側端部に接続した非磁性金属からなる外周電極とを有してよい。スキルミオンメモリサーキットは、内周電極と外周電極との間に流す電流の方向を、スキルミオンを転送する方向に対して略垂直に配置した横転送配置であってよい。
　スキルミオンメモリサーキットは、内周電極と外周電極との間に電流を印加することにより、磁性体中に１または複数のスキルミオンを周回転送してよい。磁性体の幅Ｗは、スキルミオンの直径をλとすると、
　　　　　　　　　　　　　　　　Ｗ＞０．５λ
　であってよい。
　周回転送する複数のスキルミオンの間隔ｄは、スキルミオンの直径をλとしたとき、
　　　　　　　　　　　　　　　　ｄ≧０．５・λ
　であってよい。
　周回転送する複数のスキルミオンの間隔をｄとして、スキルミオンの直径をλとしたとき、
　　　　　　　　　　　　　　　　ｄ≧２・λ
　である場合、複数のスキルミオンは、当該間隔ｄを保持しつつ周回転送する。
　磁性体の磁気交換相互作用の大きさをＪとし、複数のスキルミオンを周回転送するときの電流の電流密度をＪｄとした場合、電極間に流す電流の電流密度Ｊｃを
　　　　　　　　　　　　　　　　Ｊｃ≧２・Ｊｄ
　とし、周回転送する複数のスキルミオンをすべて消去してよい。
　複数のスキルミオンをすべて消去する場合、電流密度Ｊｃの印加時間ｔを
　　　　　　　　　　　　　　　ｔ≧６０００（１/Ｊ）
　としてよい。
　磁性体の一面において１個以上の電流経路をさらに備え、電流経路に電流を印加することにより、１または複数のスキルミオンを生成または消去し、もしくはスキルミオンの転送速度を加速または減速してよい。
　１個以上の電流経路のうちの第１の電流経路は、磁性体の幅および長さ方向と同一方向における幅Ｗ１と、長さＬ１が、スキルミオンの直径λに対して、
　０．７５・λ≧Ｗ１＞０．２・λ、且つ、０．５・λ≧Ｌ１＞０．１・λ
　の範囲にある端部領域を囲んでよい。第１の電流経路に第１の方向の電流を流すことにより発生する磁場により、端部領域の磁場Ｈａが、
　　　　　　　　　　　　　　　０．０１Ｊ≧Ｈａ
（ただし、Ｊは前記磁性体の磁気交換相互作用の大きさを示す）
　になった場合に、磁性体にスキルミオンを生成してよい。
　第１の電流経路に第２の方向の電流を流すことにより発生する磁場により、端部領域の磁場Ｈａが、
　　　　　　　　　　　０．０２４Ｊ≧Ｈａ＞０．０１Ｊ
　になった場合に、磁性体のスキルミオンを消去してよい。
　１個以上の電流経路のうちの第２の電流経路は、磁性体の幅および長さ方向と同一方向における幅Ｗ２と、長さＬ２が、スキルミオンの直径λに対して、
　　　　　　　　　　　　０．２・λ≧Ｗ２、且つ、Ｌ２≧λ、
　の範囲にある端部領域を囲んでよい。第２の電流経路に電流を流すことにより発生する磁場により、磁性体を周回転送している１もしくは複数のスキルミオンの転送速度が加速もしくは減速してよい。
　磁性体は、印加する磁場に応じて、スキルミオンが発生するスキルミオン結晶相と強磁性相とが少なくとも発現する。磁性体は、カイラル磁性体、ダイポール磁性体、フラストレート磁性体、または、磁性材料と非磁性材料との積層構造のいずれかからなってよい。
　本発明の第２の態様においては、二次元面内に配列している、第１の態様における複数のスキルミオンメモリサーキットと、磁性体の内周電極を選択する第１選択線及び第１選択線をスイッチするＦＥＴと、磁性体の外周電極を選択する第２選択線及び第２選択線をスイッチするＦＥＴと、１個以上の電流経路に電流を印加する１個以上の書き込み線及び書き込み線をスイッチするＦＥＴと、スキルミオンを検出するセンサと、センサに接続したワード線及びワード線をスイッチするＦＥＴと、ワード線の信号を検出する検出回路と、閉経路形状の磁性体に第１の磁場を印加する磁場発生部と、を備えるスキルミオンメモリデバイスを提供する。
　一つのスキルミオンメモリサーキットに配線したスキルミオンを生成するための書き込み線は他のスキルミオンメモリサーキットのスキルミオンの書き込み線と共通であってよい。
　一つのスキルミオンメモリサーキットに配線したスキルミオンを検知するためのワード線は、他のスキルミオンメモリサーキットのスキルミオンのワード線と共通であってよい。
　複数のスキルミオンメモリサーキットの磁性体の幅方向に予め定められた電流を印加することで、複数のスキルミオンメモリサーキットにおけるスキルミオンを一括消去してよい。
　第２の態様に係るスキルミオンメモリデバイスを、２層以上積層する多層積層構造としてよい。
　本発明の第３の態様においては、第２の態様に係るスキルミオンメモリデバイスと、中央演算処理デバイスを同一チップ内に形成したスキルミオンメモリデバイスを搭載した固体電子デバイスを提供する。
　本発明の第４の態様においては、第２の態様に係るスキルミオンメモリデバイスを搭載したデータ記録装置を提供する。
　本発明の第５の態様においては、第２の態様に係るスキルミオンメモリデバイスを搭載したデータ処理装置を提供する。
　本発明の第６の態様においては、第２の態様に係るスキルミオンメモリデバイスを搭載した通信装置を提供する。
磁性体中の磁気モーメントのナノスケール磁気構造体であるスキルミオンの一例を示す模式図である。 ヘリシテイγが異なるスキルミオンを示す図である。 閉経路形状の磁性体に内周電極と外周電極との間に電流を流し、電流方向とは略垂直にスキルミオンを周回転送するスキルミオンメモリデバイス１００の構成例を示す模式図である。 横転送配置でのスキルミオンを周回転送するスキルミオンメモリサーキット３０を示すシミュレーション結果を示す図である。 閉経路形状の磁性体に用いたカイラル磁性体の磁気相図を示す図である。 閉経路形状の磁性体に横転送配置で電極を配置して、スキルミオンを周回転送するスキルミオンメモリサーキットにおいて、電流経路に囲まれた磁性体側部端部Ｓの磁場の時間変化を示す図である。 スキルミオンメモリサーキット３０を周回転送するスキルミオン運動の時刻１３００/Jでのミュレーション結果を示す図である。 スキルミオンメモリサーキット３０を周回転送するスキルミオン運動の時刻１８５０/Jでのミュレーション結果を示す図である。 スキルミオンメモリサーキット３０を周回転送するスキルミオン運動の時刻６５５０/Jでのミュレーション結果を示す図である。 スキルミオンメモリサーキット３０を周回転送するスキルミオン運動の時刻９２００/Jでのミュレーション結果を示す図である。 スキルミオンメモリサーキット３０を周回転送するスキルミオン運動の時刻１１４５０/Jでのミュレーション結果を示す図である。 スキルミオンメモリサーキットを周回転送するスキルミオン運動の時刻３１４５０/Jでのミュレーション結果を示す図である。 スキルミオンメモリサーキットを周回転送するスキルミオン運動の時刻５８１００/Jでのミュレーション結果を示す図である。 スキルミオンメモリサーキットを周回転送するスキルミオン運動の時刻８３１５０/Jでのミュレーション結果を示す図である。 スキルミオンメモリサーキットを周回転送するスキルミオン運動の時刻８６７００/Jでのミュレーション結果を示す図である。 スキルミオンメモリサーキットを周回転送するスキルミオン運動の時刻１０４０００/Jでのミュレーション結果を示す図である。 スキルミオンメモリサーキットを周回転送するスキルミオン運動の時刻１１６８００/Jでのミュレーション結果を示す図である。 閉経路形状磁性体１０において駆動電流とは略垂直方向に周回転送しているすべてのスキルミオン４０を一括消去するために流す電流印加条件を示す図である。 周回転送しているスキルミオン２個を消去する様子を示したシミュレーション結果を示す図である。 周回転送しているスキルミオンが加減速する様子を示したシミュレーション結果を示す図である。 第１の電流経路１６－１の形状例を示す図である。 第１の電流経路１６－１の形状例を示す図である。 第１の電流経路１６－１の形状例を示す図である。 電流による磁場発生用の多層コイルを示す模式図である。 複数個のスキルミオンメモリサーキット３０を有するスキルミオンメモリデバイス１００を示す模式図である。 ジグザグチェーン状のスキルミオンメモリサーキット３０を有するスキルミオンメモリデバイスを示す模式図である。 コイル状のスキルミオンメモリサーキット３０を示す模式図である。 スキルミオンメモリデバイス１１０の断面構造を示す。 スキルミオンメモリデバイス１１０の断面構造の他の例を示す。 スキルミオンメモリサーキット３０をｎ層積層したスキルミオンメモリデバイス１１０を示す。 複数の磁場発生部２０を有するスキルミオンメモリデバイス１１０を示す。 スキルミオンメモリデバイス１００をＣＭＯＳ－ＦＥＴ９０の上層に搭載したスキルミオンメモリデバイス１１０の断面図を示す。 スキルミオンメモリデバイス１１０を用いたメモリ回路１２０の一例を示す図である。 スキルミオンメモリデバイス搭載固体電子デバイス２００の構成例を示す模式図である。 データ記録装置３００の構成例を示す模式図である。 データ処理装置４００の構成例を示す模式図である。 通信装置５００の構成例を示す模式図である。 電流による磁気ドメイン駆動の原理を示す模式図である。
　以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明している特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
　スキルミオンを形成できる磁性体の一例としてカイラル磁性体がある。カイラル磁性体は、外部磁場の印加がない場合の磁気モーメント配置が、磁気モーメントの進行方向に対して螺旋上に回転する磁気秩序相を伴う磁性体である。外部磁場を印加することにより、カイラル磁性体はスキルミオンが格子状に配列した結晶相をへて強磁性相になる。
　図１は、閉経路形状磁性体１０の一部に形成したナノスケール磁気構造体であるスキルミオン４０の一例を示す模式図である。閉経路形状磁性体１０は薄膜形状を有する。閉経路形状磁性体１０は、薄膜平面上で幅Ｗと長さＬをもち、長さＬの両端部が接続した閉経路形状を有する。図１においては、閉経路形状の一部を示している。図１に示した閉経路形状磁性体１０の両端が延伸して接続する。本例において長さＬは、幅Ｗの中央を通り、閉経路を１周する長さである。
　閉経路形状磁性体１０の幅Ｗは、スキルミオン４０の直径をλとすると、
　　　　　　　　　　　　　　Ｗ＞０．５λ
　であることが好ましい。これよりも幅Ｗが小さいと、閉経路形状磁性体１０にスキルミオン４０が存在できない。なお図１において、各矢印は、スキルミオン４０における磁気モーメントの向きを示す。ｘ軸およびｙ軸は互いに直交する軸であり、ｚ軸はｘｙ平面に直交する軸である。
　閉経路形状磁性体１０は、ｘｙ平面に平行な平面を有する。スキルミオン４０は、閉経路形状磁性体１０の当該平面上の位置に応じて渦状に向きが変化する磁気モーメントを有する。本例では、閉経路形状磁性体１０に印加する磁場の向きはプラスｚ方向である。閉経路形状磁性体１０の全体に、所定の強度の磁場を一様に印加する。この場合に、本例のスキルミオン４０の最外周の磁気モーメントは、プラスｚ方向に向く。
　スキルミオン４０において磁気モーメントは、最外周から内側へ向けて渦巻状に回転していくように配置する。さらに磁気モーメントの向きは、当該渦巻き状の回転に伴い徐々にプラスｚ方向からマイナスｚ方向へ向きを変える。
　スキルミオン４０は中心から最外周の間において、磁気モーメントの向きが連続的にねじれる。つまり、スキルミオン４０は、磁気モーメントの渦巻き構造を有するナノスケール磁気構造体である。スキルミオンが存在する閉経路形状磁性体１０が薄い板状固体材料の場合、スキルミオンを構成する各磁気モーメントは、閉経路形状磁性体１０の厚さ方向において同じ向きの磁気モーメントである。すなわち、スキルミオンの磁気モーメント構造は薄膜構造の深さ方向（ｚ方向）には表面から裏面まで同じ向きの磁気モーメントからなる。つまり、スキルミオン４０は、閉経路形状磁性体１０の厚さと同一の高さの円柱形状を有する。
　渦巻き構造を有するナノスケール磁気構造体であるスキルミオン４０は、スキルミオン数で特徴づけられる。スキルミオン数は、以下の［数１］及び［数２］であらわされる。［数２］において、磁気モーメントとｚ軸との極角Θ（ｒ）はスキルミオン４０の中心からの距離ｒの連続関数である。極角Θ（ｒ）は、ｒを０から∞まで変化させたとき、πからゼロまでまたはゼロからπまで変化する。
Figure JPOXMLDOC01-appb-M000001
Figure JPOXMLDOC01-appb-M000002
　［数１］において、ｎ（ｒ）は、位置ｒにおけるスキルミオンの磁気モーメントである。［数２］において、ｍはボルテシテイ、γはヘリシテイである。［数１］および［数２］から、Θ（ｒ）がｒをから∞まで変化させ、πからゼロまで変化するときＮｓｋ＝―ｍとなる。
　また、後述するように、閉経路形状磁性体１０に電流を流すと、スキルミオン４０が閉経路形状磁性体１０上を転送する。転送方向は、電子流の方向に対して垂直な方向である。例えば電子流がｘ軸正側から負側に向けて流れる場合、スキルミオン４０は、ｙ軸負側から正側に向けて転送する。
　図２は、ヘリシテイγが異なるスキルミオン４０を示す模式図である。特に、スキルミオン数Ｎｓｋ＝―１の場合の一例を図２に示す。図２（Ｅ）は、磁気モーメントｎの座標のとりかた（右手系）を示す。なお、右手系であるので、紙面と平行なｎｘ軸およびｎｙ軸に対して、ｎｚ軸は紙面の裏から手前の向きに取る。図２（Ａ）から図２（Ｅ）において、濃淡は磁気モーメントの向きを示す。
　図２（Ｅ）における円周上の濃淡で示す磁気モーメントは、ｎｘ－ｎｙ平面上の向きを有する。これに対して、図２（Ｅ）における円中心の最も薄い濃淡（白）で示す磁気モーメントは、紙面の裏から手前の向きを有する。円周から中心までの間の各位置の濃淡で示す磁気モーメントのｎｚ軸に対する角度は、中心からの距離に応じてπからゼロととる。図２（Ａ）から図２（Ｄ）における各磁気モーメントの向きは、図２（Ｅ）において同一の濃淡で示す。なお、図２（Ａ）から図２（Ｄ）におけるスキルミオン４０の中心のように、最も濃い濃淡（黒）で示す磁気モーメントは、紙面手前から紙面の裏への向きを有する。図２（Ａ）から図２（Ｄ）における各矢印は、磁気構造体の中心から所定の距離における磁気モーメントを示す。図２（Ａ）から図２（Ｄ）に示す磁気構造体は、スキルミオン４０と定義できる状態にある。
　図２（Ａ）（γ＝０）において、スキルミオン４０の中心から所定の距離における濃淡は、図２（Ｅ）の円周上の濃淡と一致している。このため、図２（Ａ）において矢印で示した磁気モーメントの向きは、中心から外側に放射状に向いている。図２（Ａ）（γ＝０）の各磁気モーメントに対して、図２（Ｂ）（γ＝π）の各磁気モーメントの向きは、図２（Ａ）の各磁気モーメントを１８０°回転した向きである。図２（Ａ）（γ＝０）の各磁気モーメントに対して、図２（Ｃ）（γ＝－π／２）の各磁気モーメントの向きは、図２（Ａ）の各磁気モーメントを－９０度（右回りに９０度）回転した向きである。
　図２（Ａ）（γ＝０）の各磁気モーメントに対して、図２（Ｄ）（γ＝π／２）の各磁気モーメントの向きは、図２（Ａ）の各磁気モーメントを９０度（左回りに９０度）回転した向きである。なお、図２（Ｄ）に示すヘリシテイγ＝π／２のスキルミオンが、図１のスキルミオン４０に相当する。
　図２（Ａ）～（Ｄ）に図示した４例の磁気構造は異なるように見えるが、トポロジー的には同一の磁気構造体である。図２（Ａ）～（Ｄ）の構造を有するスキルミオンは、一度生成すると安定して存在し、外部磁場を印加した閉経路形状磁性体１０中で情報伝達を担うキャリアとして働く。
　図３は、スキルミオンメモリデバイス１００の構成例を示す図である。スキルミオンメモリデバイス１００は、スキルミオン４０を用いて情報を保存する。例えば、閉経路形状磁性体１０の所定の位置におけるスキルミオン４０の有無が、１ビットの情報に対応する。本例のスキルミオンメモリデバイス１００は、スキルミオンメモリサーキット３０、磁場発生部２０、１個以上の電流経路用の電流経路用電源５０および測定部７０を備える。電流経路用電源５０は、スキルミオンメモリデバイス１００には搭載されず、スキルミオンメモリデバイス１００の外部に配置されてもよい。また、スキルミオンメモリデバイス１００は、電源５２から駆動電力を受け取る。電源５２は、スキルミオンメモリデバイス１００の外部に設けられてよい。
　スキルミオンメモリサーキット３０は、スキルミオン４０の発生、消去、周回転送および転送速度の加減速が可能である。スキルミオンメモリサーキット３０は、閉経路形状磁性体１０、外周電極１２、内周電極１４、１個以上の電流経路１６およびセンサ７２を有する。
　閉経路形状磁性体１０は、印加する磁場に応じて、少なくともスキルミオン結晶相および強磁性相が発現する。スキルミオン結晶相及び強磁性相を有する磁性体は、スキルミオン４０が閉経路形状磁性体１０に発生しうる磁性体であることの必要条件である。例えば閉経路形状磁性体１０は、カイラル磁性体である。閉経路形状磁性体１０は薄層状である。スキルミオン４０の直径とは、スキルミオンの最外周の直径を指す。本例において最外周とは、図１に示した外部磁場と同一の方向を向く磁気モーメントの円周を指す。
　閉経路形状磁性体１０は、上述したように閉経路形状を有する。閉経路形状磁性体１０は、閉経路形状の面における内周を規定する内周側端部と、外周を規定する外周側端部とを有する。内周電極１４および外周電極１２は、閉経路形状磁性体１０の延展方向と平行な面において、閉経路形状磁性体１０と接続する。内周電極１４は閉経路形状磁性体１０の内周側端部に沿って接続し、外周電極１２は閉経路形状磁性体１０の外周側端部に沿って接続する。
　磁場発生部２０は、閉経路形状磁性体１０に第１の磁場を印加する。本例の磁場発生部２０は、閉経路形状磁性体１０を強磁性相にする第１の磁場を発生する。また、磁場発生部２０は、薄膜状の閉経路形状磁性体１０の表面に略垂直な第１の磁場を、閉経路形状磁性体１０に印加する。本例において閉経路形状磁性体１０は、ｘｙ平面と平行な表面（一面）を有しており、磁場発生部２０は、磁場発生部２０中の矢印で示すようにプラスｚ方向の第１の磁場を発生する。磁場発生部２０は、閉経路形状磁性体１０の裏面と対向して設けられてよい。磁場発生部２０は、閉経路形状磁性体１０と離間していてよく、接触していてもよい。磁場発生部２０が金属の場合、磁場発生部２０は閉経路形状磁性体１０と離間していることが好ましい。
　閉経路形状磁性体１０中のスキルミオンの運動の機構をさらに説明する。詳細は後述する。外周電極１２内から内周電極１４に向かう方向に、閉経路形状磁性体１０に電流を流す。スキルミオンの運動を考える場合、電流とは逆向きの電子流を駆動力と考えるとよい。すなわち内周電極１４から外周電極１２に電子流を流す。
　スキルミオン４０は電子流により二つの力を受ける。一つは電子流と同じ向きの力である。もう一つは閉じ込め力とマグナス力のバランスが生み出す力である。電子流による第一の力は閉経路形状磁性体１０の外周側端部にスキルミオン４０を押し付け、第二の力はスキルミオン４０を電子流とは略垂直である矢印の転送方向に転送する。
　スキルミオン４０の駆動電流の方向と、スキルミオン４０の転送方向とが略垂直である配置を横転送配置と定義する。これは先に定義した縦転送配置とは異なる。この横転送配置におけるスキルミオンの運動についての詳細は後述する。横転送配置の場合は、駆動電流とスキルミオンの方向が略平行の場合の縦転送配置のスキルミオンの転送速度に対して１０～１００倍の高速で転送することを可能にする。
　この結果、スキルミオンを情報単位として使うための課題であった、スキルミオンの転送速度の高速化、駆動電流密度の低減化を解決できる。この横転送配置をとる電流用の電極配置は細線の長さ方向に沿って備えればよい。これは横転送配置のメモリを利用する上で重要な電極配置を決めている。さらに、横転送配置は図３に示したように、スキルミオンを有する磁性体を細線構造の両端を接続した閉経路形状にすることによって、スキルミオンを周回転送することができる。
　これはスキルミオンを転送する場合、電流の流す方向で一意的に転送方向を決めることができる。図３に示したように、内周電極１４から外周電極１２方向の電子流方向の場合、スキルミオンはｚ方向の上からみて、常に時計回りに転送する。方向が決まった周回転送は書込み、読み出しの順番を決定し、書込み、読み出し時の情報のアドレスを一意的に決めることができる。特許文献１のレイストラック構造の場合は、書き込み時にドメインを左右の一方向に転送し、読み出し時はドメインを逆方向に転送しなければならない。
　スキルミオンが閉経路を周回する場合は、同じ方向の回転を維持しながら、情報を読み出すことが可能である。電子流を外周電極１２から内周電極１４に流してもよい。この場合はスキルミオンの転送方向は反時計回りとなり、スキルミオンは閉経路形状磁性体１０の内周側端部に沿って周回転送する。
　また、スキルミオンの転送に必要な電流密度以上の所定の電流密度の電流を、閉経路形状磁性体１０に印加することにより、閉経路形状磁性体１０中に周回転送している複数のスキルミオンをすべて消去できる。つまり、電子デバイスのフラッシュメモリと同じ性能を有することができる。これも実用上大変大きな特徴である。スキルミオンメモリサーキットに印加する電流は、スキルミオンの生成（WRITE）や、消去（ERASE）、読み出し（WORD）時のみ必要である。待機時はスキルミオンを転送する必要はなく、消費電力はゼロである。
　電流経路１６は、閉経路形状磁性体１０の表面において、閉経路形状磁性体１０の端部を含む端部領域を囲んで設けられる。電流経路用電源５０は、電流経路１６に電流を流すことで、当該端部領域に第２の磁場を印加する。例えば電流経路用電源５０は、磁場発生部２０が生成する第１の磁場とは逆向きの第２の磁場を発生させるように、電流経路１６に電流を流す。
　端部領域においては、磁場発生部２０が発生する第１の磁場の一部が、電流経路１６に流れる電流による第２の磁場に相殺される。このとき、電流経路１６に流れる電流により印加する第２の磁場は、磁場発生部２０により印加する第１の磁場よりも弱い。これにより、端部領域には強磁性相に１個のスキルミオン４０を生成する。スキルミオンを生成するには、スキルミオンメモリサーキット３０に１か所の端部領域を形成すればよい。
　この結果、スキルミオンメモリサーキット３０にデータを書き込むための書き込み線の本数を格段に少なくできる。スキルミオン４０は周回転送しているので、生成したスキルミオン４０が所定の距離転送したタイミングで、次のスキルミオン４０を生成する。この結果、スキルミオンメモリサーキット内には多数のスキルミオン列が形成できる。
　実際のデバイスに使う場合、一つのメモリが数Ｋビットから数Ｍビットの情報を担うことから、１個のスキルミオンメモリサーキットにはスキルミオン数も数千個から数百万個が転送周回することになる。さらに数千個のスキルミオンメモリサーキットを平面状に配置し、数百Ｍビットから数Ｇビットの情報を記憶することで、大規模不揮発性メモリを実現できる。
　センサ７２は、閉経路形状磁性体１０の表面に対向して設けられる。磁気センサはＴＭＲ素子や磁気抵抗素子など各種のセンサからなる。センサ７２は、対向する閉経路形状磁性体１０の領域のスキルミオンを検出する。例えばセンサ７２は、スキルミオンの有無で抵抗値が変化する。磁気センサの抵抗値の変化は磁気センサに流れる電流量を変化させる。測定部７０は、センサ７２の電流量を測定する。これにより、センサ７２および測定部７０は、スキルミオン４０がセンサ７２と対向する領域を通過したか否かを検出することができる。閉経路形状の磁性体上のスキルミオンを検知する磁気センサはすくなくとも１個でよい。この結果、読み込み用信号線は格段に少なくできる。
　次に、図２において説明したスキルミオン数Ｎｓｋ＝―１のナノスケール磁気構造体であるスキルミオンの運動を以下に記述する。
　図４は、閉経路形状磁性体１０を用いたスキルミオンメモリサーキット３０を示す。図４は、横転送配置でのスキルミオン４０の運動を示すシミュレーション結果である。図４では、閉経路形状磁性体１０、外周電極１２、内周電極１４、およびスキルミオン４０を示している。ただし、電子流、センサ７２、第２の電流経路１６－２などを、理解しやすいようにシミュレーション結果に加え示した図である。また、外周電極１２の外側には絶縁体１６１が配置されている。
　スキルミオン４０は内周電極１４から外周電極１２に流れる電子流のマグナス力により電子流とは略垂直方向（大きな矢印）に転送する。閉経路形状磁性体１０が閉経路形状を有するので、スキルミオン４０は閉経路形状磁性体１０を周回転送する。また、スキルミオン４０を転送するための電子流の電流密度は小さくてもよく、下限値は存在しない。スキルミオン４０の横転送速度は、縦配置のスキルミオンの転送速度より１００～１０００倍程度速い高速転送が可能である。これに対して、上述した縦配置のスキルミオンの転送には大きな電流密度が必要である。
　図３に示した磁場発生部２０から発生する第１の磁場（紙面の裏面から表面への向き）は閉経路形状磁性体１０を強磁性相にする。一度生成したスキルミオン４０は、強磁性相においても安定して存在するので、スキルミオン４０を情報記憶媒体に使うことができる。
　図３および図４に示すように、閉経路形状磁性体１０の内周部を－電位の電極、外周部を＋電位の電極とし、所定の電流を流せば、以下に詳細に述べるようにマグナス力により、スキルミオン４０は電流の方向とは略垂直方向に高速で右回り（時計回り）に周回する。このスキルミオン４０の磁気モーメントは閉経路形状磁性体１０の表面から裏面まで図１で示したような渦構造を有していて、安定に存在する。磁性体端部の凹凸や、磁性体中の磁性不純物に対してその形状を保持しながら安定して移動する。
　閉経路形状磁性体１０の表面に局所磁場を発生するコイル（第１の電流経路１６－１）を設置し、コイル内に形成した磁場強度を制御することにより複数のスキルミオン４０を生成もしくは消去可能である。
　また外周電極１２および内周電極１４の間の電流を、スキルミオン４０の周回時に比べて増加させれば、閉経路形状磁性体１０のスキルミオンメモリサーキット３０上の複数のスキルミオン４０を一挙に消去でき、メモリ情報の一括消去をすることも可能であり、消去時間の短縮化が可能である。
　さらにスキルミオン４０を加減速できるコイル（第２の電流経路１６－２）を備えることも可能である。周回しているスキルミオン４０の位置をセンサ７２で読み取り、必要なら第２の電流経路１６－２に電流を流すことで位置を補正できる。
　スキルミオン４０を生成できるスキルミオンメモリサーキット３０は、閉経路形状磁性体１０を用いる。閉経路形状磁性体１０は、例えばカイラル磁性体であり、ＦｅＧｅやＭｎＳｉ等よりなる。閉経路形状磁性体１０は、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ　Ｂｅａｍ　Ｅｐｉｔａｘｙ）やスパッター等を用いて形成した磁性体薄膜に露光装置、エッチング装置、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｌａｎａｒｉｚａｔｉｏｎ）法を用いて形成できる。外周電極１２及び内周電極１４は、Ｃｕ、Ｗ、Ｔｉ、ＴｉＮ、Ａｌ、Ｐｔ、Ａｕ等の導電性の非磁性金属よりなる。
　上述したように、閉経路形状磁性体１０に対してプラスｚ方向の向きに磁場を印加した状態で、外周電極１２から内周電極１４の方向に閉経路形状磁性体１０に電流を流すと、閉経路形状磁性体１０の中のスキルミオン４０は、閉経路形状磁性体１０の外周電極１２に隣接した縁部に沿って矢印の向き（スキルミオン流の向き）に移動する。
　こうしたスキルミオン４０の運動は、以下の理論を用いて説明することができる。
　Ｒ＝（Ｘ，Ｙ）は磁気構造体（本例ではスキルミオン４０）の中心位置を示す。ＶｄはＲの時間微分で磁気構造体の速度を示す。この磁気構造体の振る舞いは下記の［数３］で示す運動方程式に従う。
Figure JPOXMLDOC01-appb-M000003
 　上記［数３］中、×は外積を示す。Ｖｓ＝－ξｊであり、伝導電子の速度を示している。また、ξ＝２ｅＭ／（ｐａ３）であり、aは格子定数、Ｍは磁気モーメントの大きさ、ｐは伝導電子のスピン偏極である。第３項Ｆは電極（本例では外周電極１２および内周電極１４）と磁性体との境界、不純物、磁場等から磁気構造体に働く力である。
　磁気構造体の運動を特徴づけるマグナスベクトルＧはｚ方向に沿った単位ｅｚであらわせ、Ｇ＝ｇｅｚである。ｇはスキルミオン数を用いて、ｇ＝４πＮｓｋと表せる。Ｎｓｋはスキルミオン数である。
　磁気構造体がスキルミオンの場合、スキルミオン数Ｎｓｋ＝±１である。スキルミオンの縦転送配置の場合、［数３］の第２項の散逸過程を無視することができる。αはギルバート減衰定数で、βは非断熱定数である。αおよびβは物質固有の定数である。そしてβ～αである。Ｄのテンソル成分ＤｉｊはＤｘｘ＝Ｄｙｙ～４πでその他は０である。Ｎｓｋ＝±１のスキルミオンの場合、［数３］の第２項を無視することができ、Ｆが十分小さいとき、第１項のみ残り、Ｖｄ＝Ｖｓとなる。この時のＶｄは縦転送配置でのスキルミオンの転送速度であるのでＶｄ（縦転送配置）＝Ｖｓとなる。
　一方、磁気構造体が、例えば特許文献１に開示されたドメイン磁壁の場合、スキルミオン数Ｎｓｋ＝０であり、ｇ＝０となり第１項はゼロとなる。そして、Ｆが十分小さいとき［数３］は第２項のみ残り、Ｖｄ＝（β/α）Ｖｓとなる。β～αなので、Ｖｄ～Ｖｓとなる。ドメイン磁壁の速度は縦転送配置におけるスキルミオンの速度と同程度であることが判る。
　本発明の横転送配置ではスキルミオン４０の移動速度が縦転送配置や磁壁の速度より大きくできることを以下に説明する。
　図３および図４において、電子の流れの向きをｙ軸、スキルミオンの流れの向きをｘ軸とする。このような横転送配置の場合、以下に示すような巨大なスピントランスファートルク効果が発生する。
　Ｖｄ（横転送配置）＝（Ｖｄｘ、０、０）、Ｖｓ＝（０、Ｖｓｙ、０）、Ｆ＝（０、Ｆｙ、０）、Ｇ＝（０、０、ｇ）とすると、［数３］から［数４］が得られる。Ｖｄｘはスキルミオンのｘ方向の速度、Ｖｓｙは電子流のｙ方向の速度である。
Figure JPOXMLDOC01-appb-M000004
　この［数４］から［数５］が得られる。
Figure JPOXMLDOC01-appb-M000005
 　ｇ＝－４π、Ｄ～４πであるから、以下の［数６］を得ることができる。
Figure JPOXMLDOC01-appb-M000006
　すなわち横転送配置でのスキルミオンの速度ＶｄｘはVsｙ/αである。縦転送配置でのスキルミオンの転送速度は、Vsｙである。αは０．０１から０．００１程度であるから、Ｖｄｘ～１０２Vsｙである。ｘ方向のスキルミオン転送速度Ｖｄｘは縦転送配置でのスキルミオンの転送速度Ｖｓｙの１０２～１０３倍となる。これは、横電流配置の場合、スキルミオン４０の速度は縦電流配置のスキルミオンの速度の１００から１０００倍にできることを示している。
　この結果は、必要なスキルミオン転送速度を固定した場合、横転送配置の電流密度は縦転送配置の電流密度の１０-２～１０-３に低減化できることを示している。縦転送配置での転送速度を秒速１５ｍのスキルミオン転送速度の場合、２×１０１１Am-2の電流密度となることを先に述べた（非特許文献２）。横転送配置でのスキルミオン転送速度が同程度の場合、２×１０８～２×１０９Am-2程度になる。これは、縦転送配置における電流密度に比べて２桁程度小さい電流密度である。これは現時点でのLSI製造での配線の電流密度限界以下で十分低い電流密度で、所望の転送速度を得られることを示している。これはスキルミオンメモリデバイスが低消費電力デバイスとなりうるデバイスであることを示している。
　[数３]を用いることにより不純物などによるピンニング効果についても議論できる。すなわちＦｐｉｎを［数３］に加えればスキルミオンの運動に対するピンニング効果は磁壁の場合に比べてβ倍程度と著しく軽減できることが判る。
　すなわち、ピンニング効果がスキルミオン速度に与える影響は小さく、散乱効果からの影響も小さい。この特徴も、メモリにスキルミオン転送方法を応用する際の大きなメリットとなる。
　以上から、スキルミオン４０の移動速度は、横電流配置の場合、縦電流配置のスキルミオンの移動速度の１００倍から１０００倍となることが分かる。磁気ドメインの移動速度は縦電流配置の転送速度と同程度であることから、横電流配置でのスキルミオン移動速度は同様に磁気ドメイン壁の移動速度の１００倍から１０００倍となる。以上の結果、スキルミオン４０をメモリ素子に応用する上の解決すべき課題であるスキルミオン転送速度の高速化、転送に必要な電流密度の低減化が実現できる。
　なお、磁性体が螺旋磁性を示すカイラル磁性体ではなく、ダイポール磁性体、フラストレート磁性体や磁性体と非磁性体を積層した構造であっても、上述した結論を適用することができる。ダイポール磁性体とは、磁気双極子相互作用が重要な磁性体である。
　フラストレート磁性体は、磁気不整合状態を好む磁気的相互作用の空間構造を含む磁性体である。磁性材料と非磁性材料との積層構造を有する磁性体は、磁性材料の非磁性材料に接する磁気モーメントを非磁性材料のスピン軌道相互作用により変調した磁性体である。上述した構成からなる本発明では、磁性体中で生成、転送する１又は複数のスキルミオンを消去することができる磁気素子としても具体化される。
　また、外周電極１２から内周電極１４への方向に、閉経路形状磁性体１０に流れる電流を、スキルミオン４０の転送時よりも大きくすることで、閉経路形状磁性体１０に存在する１又は複数のスキルミオン４０をすべて消去することもできる。スキルミオン４０は、閉経路形状磁性体１０に流れる電流とは逆方向に（電子の流れの方向に）、当該電流に応じた大きさの力を受ける。このため、当該電流を十分大きくすると、転送してきた全てのスキルミオン４０が外周電極１２と閉経路形状磁性体１０との境界におけるポテンシャル障壁を越えて消滅する。したがって、電源５２は、スキルミオン４０の転送時においては、スキルミオン４０が当該ポテンシャル障壁を越えない程度の電流を閉経路形状磁性体１０に流し、スキルミオン４０の一括消去時においては、スキルミオン４０が当該ポテンシャル障壁を越える程度の電流を閉経路形状磁性体１０に流す。
　また、図４に示したスキルミオンメモリサーキット３０には、第１の電流経路１６－１および第２の電流経路１６－２が設けられる。第１の電流経路１６－１は、スキルミオン４０の発生および消去に用いられる。第２の電流経路１６－２は、周回するスキルミオン４０の加減速に用いられる。
　第１の電流経路１６－１は、閉経路形状磁性体１０の外周電極１２側の端部を囲むように設けられる。上述したように、磁場発生部２０は閉経路形状磁性体１０を強磁性相にする。このため、閉経路形状磁性体１０における磁気モーメントは、第１の磁場と同一の方向を向く。ただし、閉経路形状磁性体１０の端部における磁気モーメントは、第１の磁場と同一の方向を向かず、第１の磁場に対して傾きを有している。このため、閉経路形状磁性体１０の端部は他の領域に比べてスキルミオン４０が生じやすい。閉経路形状磁性体１０の端部を含む領域を囲むように、第１の電流経路１６－１を設けることで、スキルミオン４０を容易に生じさせることができる。
　なお、本例の電流経路１６は、ｘｙ平面において、閉経路形状磁性体１０の端部を、外周電極１２側から閉経路形状磁性体１０側に少なくとも１回横切り、且つ、閉経路形状磁性体１０側から外周電極１２側に少なくとも１回横切る連続した導電路を有する。これにより電流経路１６は、閉経路形状磁性体１０の端部を含む領域を囲む。電流経路１６は、ｘｙ平面において閉じた領域を形成しなくてよい。電流経路１６および端部の組み合わせが、閉経路形状磁性体１０の表面において閉じた領域を形成すればよい。このように形成した第１の電流経路１６－１に図４に示した矢印の方向に電流を印加する。この結果電流経路内には第１の磁場方向とは逆向きの磁場が発生し、電流経路内のｚ方向の磁場強度を弱める。この結果、電流経路内にスキルミオンを生成できる。
　一度発生したスキルミオン４０は、強磁性相においても安定して存在するので、スキルミオン４０を情報記憶媒体に使うことができる。発生したスキルミオン４０は、外周電極１２および内周電極１４の間に流れる電流により、閉経路形状磁性体１０のスキルミオンメモリサーキット３０を周回転送する。また、周回転送したスキルミオン４０が第１の電流経路１６－１に到達したときに、第１の電流経路１６－１に電流を流すことで、当該スキルミオン４０を消去することができる。
　この消去方法はスキルミオンメモリサーキット３０の外周電極１２と内周電極１４の間に流す電流によるスキルミオンメモリサーキット３０上の複数の多数個スキルミオンを一括消去する方法とは異なる。第１の電流経路１６－１に単発パルス電流を流すことで、特定のタイミングで第１の電流経路１６－１が囲む端部領域に近づいた単一のスキルミオン４０を消去する。つまり、当該消去方法はビット単位の消去法を提供する。
　スキルミオン４０を個別に消去する場合、スキルミオン４０が第１の電流経路１６－１に近づいたタイミングで、第１の電流経路１６－１にスキルミオン生成時より小さい電流を流す。その結果、第１の電流経路１６－１に囲まれた端部領域の磁場は弱くなり周回してきたスキルミオン４０の電流経路内への引力が発生する。この引力は渦構造をもつスキルミオン４０に端部マグナス力を誘因し、その運動方向を曲げる。
　その結果、スキルミオン４０は、外周電極１２に向かう方向に移動する。マグナス力が十分大きければ、スキルミオン４０は、閉経路形状磁性体１０と外周電極１２との境界におけるポテンシャル障壁を乗り越えて消滅する。以下、スキルミオン４０の生成、転送、消去方法について実施例を通じて説明をする。
　[実施例１]
　実施例１においてスキルミオンの生成、転送のシミュレーション実験結果を示す。スキルミオンの磁気モーメントの運動は[数８]の運動方程式で記述できる。以下、断熱、非断熱スピントランスファートルク項をもつ下記の方程式を数値的に解く。
　[数８]
　ｄＭｒ／ｄｔ＝－Ｍｒ×Ｂｒ ｅｆｆ＋α／Ｍ・Ｍｒ×ｄＭｒ／ｄｔ
　　　　　　　＋ｐａ３／２ｅＭ（ｊ（ｒ）・▽）Ｍｒ
　　　　　　　　　　　－（ｐａ３β／（２ｅＭ２）［Ｍｒ×（ｊ（ｒ）・▽）Ｍｒ］
　[数９]
　Ｈ＝―ＪΣＭｒ・（Ｍｒ＋ｅｘ＋Ｍｒ＋ｅｙ）
　　－ＤｍΣ（Ｍｒ×Ｍｒ＋ｅｘ・ｅｘ＋Ｍｒ×Ｍｒ＋ｅｙ・ｅｙ）－Ｂ・ΣＭｒ
　ここで、Ｂｒ ｅｆｆ=－(１/（ｈγ）)（∂Ｈ/∂Ｍｒ）により、[数８]と[数９]とが関連付けられる。γ＝ｇμＢ/ｈ(＞０)は磁気回転比である。ｈはプランク定数である。Ｍｒ＝Ｍ・ｎ（ｒ）であり、Ｍｒは磁気モーメントを示す。ｎ（ｒ）は［数２］に示した、位置ｒにおけるスキルミオン４０の磁気モーメントの向きを示す単位ベクトルである。上記［数８］，[数９］中、Ｘは外積を示す。また、ｅｘ、ｅｙは、ｘ、ｙ方向の単位ベクトルである。Mｒ＋ｅｘ、Ｍｒ＋ｅｙはMｒに対して、ｘ、ｙ方向に単位ベクトル分異なる位置にある磁気モーメントを示す。
　ここで、[数９]で示したＨなるハミルトニアンはカイラル磁性体の場合である。ダイポール磁性体やフラストレート磁性体、および磁性材料と非磁性材料との積層構造からなる磁性体に関してはこのＨの表現をそれぞれの磁性体を記述するものに置換すればよい。
　図５は、閉経路形状磁性体１０に用いたカイラル磁性体磁性相の磁場依存性を示した相図である。本実施例では、図５に示すＨｓｋおよびＨｆの条件でシミュレーション実験を行った。カイラル磁性体は磁場強度Ｈｓｋによりらせん磁性相からスキルミオン結晶相（ＳｋＸ）になり、さらに強い磁場強度Ｈｆでスキルミオン結晶相（ＳｋＸ）から強磁性相になる磁性体である。当該スキルミオン結晶相（ＳｋＸ）においては、複数のスキルミオン４０が最密構造に整列してｘｙ平面内に発生する。
　次に、この磁性体の磁気交換相互作用の大きさをＪとして、この量で規格した値で各種の物理量を記述する。この場合、低磁場ではらせん状の磁気モーメントの磁気構造をもつカイラル相から磁場強度Ｈｓｋ＝０．００７５Ｊで、スキルミオン結晶相になる。スキルミオン４０の直径λは、λ＝２π√２・Ｊ×ａ／Ｄｍで示せる。ここで、ａは閉経路形状磁性体１０の格子定数であり、Ｄmはジャロシンスキー・守谷相互作用の大きさで物質固有の物理常数である。したがって、スキルミオン直径λは物質固有常数となる。スキルミオン直径λは先行技術文献１に見るようにたとえばＦｅＧｅでは７０ｎｍ、ＭｎＳｉでは１８ｎｍである。
　本実施例で用いられている閉経路形状磁性体１０は、カイラル磁性体で、Ｊは磁気交換相互作用の大きさで１meVである。ジャロシンスキー・守谷相互作用の大きさはＤm＝０．１８Ｊ、磁気モーメントＭ＝１、ギルバート減衰係数α＝０．０４である。例ではＤm＝０．１８Ｊであるから、λ＝５０ａとなる。閉経路形状磁性体１０の格子定数ａ＝０．５ｎｍの場合、λ＝２５ｎｍのサイズである。さらに、本実施例で用いられているカイラル磁性体では、磁場強度Ｈｆ＝０．０２５２Ｊでスキルミオン結晶相から強磁性相になる。
　スキルミオン４０の移動の向きと、外周電極１２および内周電極１４から流れる電流の向きとの方位関係は重要である。スキルミオン４０の転送の向きと電流の向きは略垂直の向きに配置している横転送配置である。
　スキルミオン４０の生成、転送のシミュレーション実験では図４に示したように電子流は内周電極１４から外周電極１２に流す。本例では、その電流密度は０．００１ξｊである。ξは電流密度を無次元化する定数であり、ｊは無次元化した電流密度である。初期状態ではスキルミオン４０はスキルミオンメモリサーキット上に存在していない。
　閉経路形状磁性体１０には、裏面に置かれた磁場発生部２０（例えば強磁性体薄膜）からの第１の磁場Ｈが裏面から表面（プラスｚ方向）に印加されている。この第１の磁場はスキルミオン結晶相と強磁性相との境界であるＨ＝０．０２５２Ｊよりすこし大きいＨ=０．０３Ｊである。したがって、スキルミオンメモリサーキットを形成する閉経路形状磁性体１０は強磁性相で、その磁気モーメントはプラスｚ方向に向いた状態である。
　図４で示したように、閉経路形状磁性体１０上には、電流経路１６が設けられる。電流経路１６の形状は、コイルのように多層回巻いたコイル状でもよい。第１の電流経路１６－１は、閉経路形状磁性体１０の外周部側端部を含むように配置する。第１の電流経路１６－１に囲まれた領域を端部領域Ａとする。端部領域Ａでの磁場強度をＨａとする。第１の電流経路１６－１は、閉経路形状磁性体１０と電気的に絶縁していてもよい。図４に示した方向に第１の電流経路１６－１にコイル電流を流す。このコイル電流は端部領域にマイナスｚ方向に第２の磁場を発生させる。このコイル電流が誘起した第２の磁場は、磁場発生部２０からの一様の第１の磁場の方向とは逆方向であるので、端部領域のプラスｚ方向の磁場Ｈａを弱くする。この結果、端部領域Ａにスキルミオン４０を生成することが可能となる。電流経路１６－１が端部領域Ａを含まない場合はスキルミオンを生成できない。
　シミュレーション実験での端部領域での磁場強度の時間変化を図６に示した。閉経路形状磁性体１０に印加した第１の磁場ＨがＨｆより大きく、閉経路形状磁性体１０が強磁性相になっている状態から開始する。本例では、磁場発生部２０からの第１の磁場はプラスｚ方向で、磁場強度Ｈ=０．０３Jである。この場合、閉経路形状磁性体１０は全体が強磁性相なのでスキルミオンは発生しない。端部領域の磁場も同様に０．０３Jである。
　次に、第１の電流経路１６－１に電流を流し始める。端部領域の磁場Ｈａは、コイル電流によって発生した第２の磁場により減少する。ｔ＝１０００（１／Ｊ）で、端部領域の磁場は、Ｈａ=０．０１Ｊになる。その後ｔ＝２０００（１／Ｊ）まで、Ｈａ＝０．０１Ｊを保持する。コイル電流を減少させ、ｔ＝３０００（１／Ｊ）で、コイル電流をOFFにする。この場合、端部領域の磁場は、Ｈａ=０．０３Ｊとなる。この状態でｔ＝１００００（１／Ｊ）まで保持する。ｔ＝１００００（１／Ｊ）で再びコイル電流を流す。このコイル電流パルスの印加を４回繰り返す。なお、ｔ＝５００００（１／Ｊ）以降に存在する２つのコイル電流パルスは、スキルミオン４０の消去用の電流パルスである。
　上述したコイル電流パルスの印加を４回繰り返した場合のスキルミオン４０の生成に関するシミュレーション実験の実施例を７から図１２に示す。また、以下の図において互いに交差するｎｘ、ｎｙの軸で表現した濃淡は、ｎｘ、ｎｙの軸上で表現した磁気モーメントの向きを示している。また、図７から図１２の例において、第１の電流経路１６－１で囲まれた端部領域のサイズは、閉経路形状磁性体１０の幅方向および長さ方向と同一方向における幅Ｗ１、長さＬ１が、スキルミオン４０の直径λに対してＷ１＝０．７５・λ、Ｌ１＝０．５・λである。なお、当該端部領域の長さは、閉経路形状磁性体１０の端部と平行な長さである。
　図７は、スキルミオンメモリサーキット３０を周回転送するスキルミオン運動の時刻１３００/Jでのミュレーション結果を示す図である。強磁性相の閉経路形状磁性体１０からなるスキルミオンメモリサーキット上において、スキルミオン４０が生成しつつある。図７に示すように、閉経路形状磁性体１０は全体的に強磁性相なので、濃淡を白で表示している。ただし、閉経路形状磁性体１０の端部は、強磁性相においても磁気モーメントの向きが傾くので、濃淡が生じている。
　図８はｔ＝１８５０（１／Ｊ）の状態を示す。閉経路形状磁性体１０に、ほぼ完全にスキルミオン４０が形成されている。すなわち、スキルミオン４０の生成には、１０００（１／Ｊ）程度の時間でよいことがわかる。本例において１０００（１／Ｊ）は、０．３ナノ秒程度であり、スキルミオン４０の生成を、超短パルスで実現できることを示している。
　図９はｔ＝６５５０（１／Ｊ）で、コイル電流がゼロの状態を示す。コイル電流が十分小さくなると、外周電極１２および内周電極１４の間の定常電流密度０．００１ξｊの電子流により、電子流とは略垂直に時計回りにスキルミオン４０を転送する。
　図１０はｔ＝９２００（１／Ｊ）の状態を示す。スキルミオン４０をさらに下流に転送している。
　図１１はｔ＝１１４５０（１／Ｊ）で、第１の電流経路１６－１に２回目のコイル電流パルスを印加した状態を示す。図７と同様に、２個目のスキルミオン４０が形成しつつある。
　図１２はｔ＝３１４５０（１／Ｊ）の状態を示す。４回目の電流パルスを印加して、４個目のスキルミオン４０の形成が終了した直後である。図４に示したように、閉経路形状磁性体１０のスキルミオンメモリサーキット３０がカーブしている箇所では、電子流の向きもカーブに沿って外周側端部接線に略垂直の方向となり、スキルミオン４０の転送方向は電子流と常に略垂直の方向に進むので、スキルミオン４０はカーブする。この結果スキルミオン４０は閉経路形状磁性体１０の外周端部から飛び出すことなく周回転送する。
　以上のように、端部領域を囲む第１の電流回路１６－１に電流パルスを与え、端部領域Ａの磁場強度を小さくすることで、スキルミオン４０を形成できる。シミュレーション実験から、本条件においてスキルミオン４０を生成するための条件は下記である。
（条件１）　スキルミオンを生成するための条件として、端部領域Ａのサイズは、幅Ｗ１はスキルミオンの直径λに対して下記の範囲が最適である。
　　０．７５λ≧Ｗ１＞０．２λ
（条件２）　スキルミオンを生成するための条件として、端部領域Ａのサイズは、閉経路形状の磁性体の端部と平行な長さであるＬ１が、スキルミオンの直径λに対して端部領域の高さＬ１は下記の範囲が最適である。
　　０．５λ≧Ｌ１＞０．１λ
（条件３）　スキルミオンを生成するための条件は、端部領域Ａの磁場強度Ｈａは下記範囲が最適である。
　　Ｈａ≦０．０１Ｊ
　なお、Ｈａ＞０．０１Jの場合、スキルミオン４０は生成しない。
　この条件を満たす電流パルスを、第１の電流経路１６－１に順次与えれば、所望の時間にスキルミオン４０を形成できる。第１の電流経路１６－１に電流パルスを流す方向（第１の方向）は、当該電流によって生じる磁場の方向が、磁場発生部２０が発生する磁場とは逆向きになる方向である。図７から図１４のシミュレーションでは、スキルミオンを４個生成する実施例を示した。生成したスキルミオンの運動は十分早く定常速度に達する。閉経路形状磁性体１０の電子流の密度はほぼ一定なので、スキルミオン４０は等速運動し、スキルミオン４０の間隔が一定に保持できる。この転送速度は電極間の電流密度で決定される。スキルミオンメモリデバイス１００が保存する情報の「１」「０」は、スキルミオン４０の有り無しに対応させればよい。閉経路形状磁性体１０における所定の間隔の場所にスキルミオン４０が無い場合も、当該間隔を保持する。
　周回転送する複数のスキルミオン４０の間隔ｄは、スキルミオンの直径をλとしたとき、
　　　　　　　　　　　　　　　　ｄ≧０．５・λ
　であってよい。これよりも間隔ｄが小さいと、スキルミオン４０を分離して検出することが困難であり、また、スキルミオン４０の間の反発力によりスキルミオン４０が移動する場合もある。なおスキルミオン４０の間隔とは、スキルミオン４０の端部間の最短距離を指す。
　周回転送するスキルミオン４０の間隔ｄは、
　　　　　　　　　　　　　　　　ｄ≧２・λ
　であることが好ましい。このような間隔ｄでスキルミオン４０を配置することで、複数のスキルミオン４０は間隔ｄを維持しつつ周回転送できる。
　[実施例２]
　次に、閉経路形状磁性体１０のスキルミオンメモリサーキット上に形成したスキルミオン消去のシミュレーション結果を、図１３から図１７に示す。また、実施例１と同様に、図１３から図１７の例において、第１の電流経路１６－１で囲まれた端部領域のサイズは、幅Ｗ１は０．７５λ、長さＬ１は０．５λとする。実施例２は、図６の時刻ｔ＝５００００（１／Ｊ）以降に相当する。
　図１３は、ｔ＝５８１００（１／Ｊ）の状態を示す。図１２において生成した４個のスキルミオンが安定して周回している。
　図１４は、ｔ＝８３１５０（１／Ｊ）の状態を示す。１つのスキルミオン４０が第１の電流経路１６－１に到達している。第１の電流経路用電源５０は、ｔ＝８３１５０（１／Ｊ）で、消去用のコイル電流を流し始める。本例において、消去用のコイル電流の向きは、スキルミオン４０の生成用のコイル電流の向きと同一である。また、消去用のコイル電流のピーク値は、生成用のコイル電流のピーク値より小さい。消去用のコイル電流のピーク値は、当該電流により新たなスキルミオン４０が生成しない程度の大きさである。本例において、消去用のコイル電流のピーク値は、生成用のコイル電流のピーク値の半分程度である。
　端部領域の磁場Ｈａは、コイル電流によって発生した第２の磁場により減少する。このときの端部領域の磁場Ｈａは、０．０３Ｊから０．０２Ｊに変動する。上述したように、当該磁場によりスキルミオン４０は外周電極１２の方向に移動して、消去される。消去時に第１の電流経路１６－１に流す電流は、周回転送してくるスキルミオン４０が閉経路形状磁性体１０の境界のポテンシャル障壁を乗り越えることができる程度の大きさを有する。この消去方法は[数３]により次のように理解できる。周回転送してくるスキルミオン４０は端部領域に近接する。この時、端部領域の磁場Ｈａは０．０３Ｊから０．０２Ｊに減少することから、スキルミオン４０を端部領域に引き寄せるように引力が働く。するとマグナス力の為に、スキルミオン４０は閉経路形状磁性体１０の端部方向へ速度を増加させて運動する。この運動により端部ポテンシャルを飛び越えスキルミオン４０は消去される。
　図１５は、ｔ＝８６７００（１／Ｊ）の状態を示す。スキルミオン４０が３個転送している。
　図１６は、ｔ＝１０４３００（１／Ｊ）の状態を示す。周回していた１つのスキルミオンが、第１の電流経路１６－１に到達している。この状態で、第１の電流経路１６－１に消去用のコイル電流パルスを印加することで、当該スキルミオン４０を消去する。
　図１７は、ｔ＝１１６８００（１／Ｊ）の状態を示す。周回していた１つのスキルミオン４０がコイルに到達するが、第１の電流経路１６－１にコイル電流パルスを印加しないので、そのまま、消去することなく通過する。その後は残った２個のスキルミオン４０の周回がそのまま継続する。
　以上、転送してくるスキルミオン４０が、第１の電流経路１６－１に到達したタイミングで消去できることをシミュレーション結果でしめした。このときの端部領域の磁場はＨａ=０．０２Ｊである。スキルミオン消去用の電流パルス時間は、生成時間とおなじ０．３ナノ秒である。
　また、本例において、消去時における端部領域の磁場Ｈａの適切な範囲は、０．０２４Ｊ≧Ｈａ＞０．０１Ｊである。Ｈａ＞０．０２４Jの場合、スキルミオンは消去されずに通過してしまう。０．０１J以下になると新たなスキルミオン４０が生成してしまう。
　以上のシミュレーション実験から、本条件において転送してくるスキルミオン４０を消去するための条件は下記である。
（条件４）　周回転送してくるスキルミオンを消去するための条件は、端部領域の閉経路形状磁性体１０の端部と平行な長さであるＬ１は下記の範囲が最適である。
　０．５λ≧L１＞０．１λ
（条件５）　周回転送してくるスキルミオンを消去するための条件は、閉経路形状磁性体１０の幅方向と同一方向の、端部領域の幅Ｗ１は下記の範囲が最適である。
　０．７５λ≧W１＞０．２λ
（条件６）　周回転送してくるスキルミオンを消去するための条件は、端部領域の磁場強度Ｈａは下記範囲が最適である。
　０．０２４Ｊ≧Ｈａ＞０．０１Ｊ
　この条件を満たす電流パルスを、第１の電流経路１６－１に所定のタイミングで与えれば、スキルミオン４０を消去できる。本例において第１の電流経路１６－１に電流パルスを流す方向（第２の方向）は、当該電流によって生じる磁場の方向が、磁場発生部２０が発生する磁場とは逆向きになる方向である。本例において、スキルミオン４０を生成するときに電流パルスを流す方向と、スキルミオン４０を消去するときに電流パルスを流す方向とは同一である。
　端部領域の閉経路形状磁性体１０の端部と平行な長さであるＬ１が、実施例２の０．５λより小さい（例えばＷ１＝０．３λ）場合、第１の電流経路１６－１に流すコイル電流を、実施例２よりも大きくすれば、スキルミオン４０を消去できる。また、閉経路形状磁性体１０の幅方向と同一方向における端部領域の長さである幅Ｗ１が０．７５λより大きい場合、スキルミオン４０を消去できない。端部領域の幅Ｗ１が、実施例２の０．７５λより小さい（例えばｈ＝０．４λ）場合、磁場Ｈａを０．０１Jに近い値にすれば消去できる。Ｗ１＝０．２λの場合は磁場Ｈａを０．０１Jとしても消去できない。
　[実施例３]
　閉経路形状磁性体１０のスキルミオンメモリサーキット上の複数のスキルミオン４０を、横転送配置での外周電極１２と内周電極１４との間の電流により一括消去が可能であることを、図１８および図１９のシミュレーション結果で示す。図１８は、外周電極１２から内周電極１４の方向に、閉経路形状磁性体１０を流れる電流の電流密度の一例を示す図である。本例では、スキルミオン４０が閉経路形状磁性体１０のスキルミオンメモリサーキット３０を周回する周回転送のための電流密度を０．００１ξｊとしている。スキルミオン４０を一括消去する場合、閉経路形状磁性体１０に流す電流の電流密度を、横転送配置において転送に必要な電流密度０．００１ξｊから０．００２ξｊにさらに上げる。電流密度を０．００２ξｊまで上げるのにかかる時間は１０００（１／Ｊ）である。その後、ｔ＝６０００（１／Ｊ）まで、電流密度を０．００２ξｊに維持する。ｔ＝６０００（１／Ｊ）からｔ＝７０００（１／Ｊ）にかけて、電流密度を０．００２ξｊから定常電流密度の０．００１ξｊに戻す。
　図１９は、２個のスキルミオン４０が閉経路形状磁性体１０に存在するシミュレーション結果を示す。なお図１９では、閉経路形状磁性体１０のスキルミオンメモリサーキット３０の一部を抜き出している。
　ｔ＝０において、２個のスキルミオン４０が閉経路形状磁性体１０を転送している。図１８に示すように、閉経路形状磁性体１０に流れる電流の電流密度を上昇させる。これにより、横転送配置で転送してきたスキルミオン４０は、外周電極１２の方向に力をうける。ｔ＝７０００（１／Ｊ）において電流密度が定常電流密度になった後も、スキルミオン４０は定常電流密度により移動する。ｔ＝８０００（１／Ｊ）で、２個のスキルミオン４０は、外周電極１２に近接する。ｔ＝１１０００（１／Ｊ）では、２個のスキルミオン４０は、既に外周電極１２に吸い込まれて消去されている。電流密度の増加開始から、スキルミオン４０の消去完了まで、約３ナノ秒である。短時間で閉経路形状磁性体１０上のスキルミオンをすべて消去できる。
　以上のように、横転送配置において、外周電極１２から内周電極１４の方向に電流を流し、スキルミオンメモリサーキット３０上のすべてのスキルミオン４０を一括消去できる。シミュレーション実験から、本条件においてスキルミオンメモリサーキット３０上のすべてのスキルミオン４０を消去するための条件は下記である。
　（条件７）該当するスキルミオンメモリサーキット３０上のすべてのキルミオンを消去するための条件は、スキルミオンメモリサーキット３０を形成する外周電極１２から内周電極１４に流す電流密度Ｊｃを、スキルミオン４０を周回転送する電流密度をＪｄとすると、ＪｃはＪｄの２倍以上の電流密度である。また、印加時間は６０００（１/J）（＝２ナノ秒）以上であることが好ましい。すなわち、下記の条件である。
　　　　　　　　　Ｊｃ≧２・Ｊｄ　かつ　ｔ≧６０００（１/Ｊ）
　この一括消去法はスキルミオンメモリデバイス１００を用いる場合、大変重要な性能を提供する。個々のスキルミオン４０を選択してスキルミオン４０を消去する機能のみでは消去時間が長くなる。上述した一括消去法は、長い消去時間を一挙に解決する。特定のスキルミオンメモリサーキット３０の複数のスキルミオン４０を一括消去できる。また、複数のスキルミオンメモリサーキット３０からなるブロックにおいても、各ブロックのスキルミオン４０を一括消去できる。
　[実施例４]
　図２０に、第２の電流経路１６－２を用いたスキルミオン４０の転送速度の調整例を示す。第２の電流経路１６－２を用いることで、周回しているスキルミオン４０の間隔などを調整することができる。なお図２０では、スキルミオンメモリサーキット３０における閉経路形状磁性体１０の一部を抜き出している。図２０に示す閉経路形状磁性体１０の２つの長辺は、外周電極１２および内周電極１４に接続する。ただし図２０においては、第２の電流経路１６－２の周辺の閉経路形状磁性体１０の上下を図４とは反転させている。つまり、図２０に示す閉経路形状磁性体１０の上側に外周電極１２が接続し、下側に内周電極１４が接続する。
　閉経路形状磁性体１０の外周電極１２側の端部に、当該端部の延展方向に長い端部領域を囲む、第２の電流経路１６－２を設置する。コイル電流により、当該端部領域内の磁場強度を制御することにより、転送してくるスキルミオン４０を加減速することができる。
　図３および図４に示すように、スキルミオンメモリサーキット３０の閉経路形状磁性体１０にセンサ７２を設置する。センサ７２は、磁気抵抗センサであってもよいしトンネル磁気抵抗素子であってもよい。第２の電流経路用電源５０は、センサ７２からの信号をモニターして、第２の電流経路１６－２に印加するコイル電流を制御する。
　図２０は、第２の電流経路１６－２に流すコイル電流が０の場合、コイル電流が＋αの場合およびコイル電流が－αの場合の３通りのスキルミオン４０の動作を示している。なお、コイル電流が＋αの場合、当該電流によって端部領域Ａに印加する第２の磁場は、磁場発生部２０が印加する第１の磁場と同一の向きである。また、コイル電流が－αの場合、当該電流によって端部領域Ａに印加する第２の磁場は、磁場発生部２０が印加する第１の磁場とは逆向きである。
　本例では、コイル電流が０の場合、第２の電流経路１６－２に囲まれた端部領域の磁場は、磁場発生部２０が生成したＨａ=０．０３Ｊである。コイル電流が＋αの場合、当該電流による第２の磁場が加算されてＨａ=０．０４Ｊとなる。コイル電流が－αの場合、当該電流による第２の磁場と磁場発生部２０による第１の磁場とが相殺されてＨａ＝０．０２Ｊとなる。
　図２０には、上記の３ケースについて、ｔ＝０およびｔ＝６０００の２つの状態を示している。それぞれのケースにおいて、ｔ＝０の状態でスキルミオン４０は同一の位置に存在している。これに対して、ｔ＝６０００の状態（スキルミオン４０が第２の電流経路１６－２の近傍を通過した状態）においては、それぞれのスキルミオン４０の位置が異なっている。上記の３ケースでは、コイル電流がゼロのスキルミオン４０に対して、コイル電流が＋αの場合にはスキルミオン４０が加速しており、コイル電流が－αの場合にはスキルミオン４０が減速している。つまり、第２の電流経路１６－２に囲まれる端部領域の磁場を強くすると近傍を通過するスキルミオン４０を加速でき、弱くすると減速できることを示している。本例では、閉経路形状磁性体１０の幅方向と同一方向における第２の電流経路１６－２の長さである幅Ｗ２と、閉経路形状磁性体１０の端部と平行な方向における第２の電流経路１６－２の長さであるＬ２を、スキルミオン４０の直径λに対してＬ２＝２λ、Ｗ２＝０．２λとした。なお、スキルミオン４０は、閉経路形状磁性体１０に流れる電子流により、電子流とは略垂直の方向に外周電極１２側に寄って、閉経路形状磁性体１０を周回する。このため、第２の電流経路１６－２は、外周電極１２側の閉経路形状磁性体１０の端部に設けられることが好ましい。
　以上のように、第２の電流経路１６－２を用いてスキルミオン４０の転送速度を調整できる。シミュレーション実験から、本条件において第２の電流経路１６－２を用いて当該端部領域内の磁場強度を制御することにより、スキルミオン４０を加減速するための条件は下記である。
　（条件８）スキルミオンメモリサーキット３０上の該当するスキルミオン４０の転送を加速するためには、該当するスキルミオン４０がコイル（本例では第２の電流経路１６－２）に達した時点で、端部領域においてコイルによる磁場を磁場発生部２０と同じ方向に印加するようにコイル電流を印加すればよい。コイル電流の大きさにより加速強度を制御できる。
　（条件９）スキルミオンメモリサーキット３０上の該当するスキルミオン４０の転送を減速するためには、該当するスキルミオン４０がコイル（本例では第２の電流経路１６－２）に達した時点で、端部領域においてコイルによる磁場を磁場発生部２０と逆方向に印加するようにコイル電流を印加すればよい。コイル電流の大きさにより減速強度を制御できる。
　（条件１０）
　第２の電流経路１６－２の幅Ｗ２と長さＬ２は以下であることが好ましい。
　　　　　　　　　　　０．２・λ≧Ｗ２、且つ、Ｌ２≧λ
　これにより、スキルミオン４０を適切に加減速できる。
　以上、実施例１～４において、スキルミオンメモリデバイス１００での磁場および電流印加によるスキルミオン４０の生成、周回転送、消去、一括消去および加減速のシミュレーション実験を示した。また、スキルミオン生成、消去、一括消去のための設計デザインルールを、（条件１）から（条件１０）で明らかにした。このルールはスキルミオンメモリデバイス１００を設計するためのルールを定めたもので有用である。
　また、以上の機構は閉経路形状磁性体１０の磁性を特徴づける磁気交換相互作用Ｊとスキルミオンサイズλの二つの量で規格化した量として表現している。λはλ＝２π√２・Ｊ×ａ／Ｄｍでジャロシンスキー・守谷相互作用Ｄｍと関係づけられる。したがって各種のカイラル磁性体に適用可能な設計ルールとして表現されていて適用範囲は広い。
　図２１ＡからＣに、第１の電流経路１６－１の形状例を示す。図２１Ａは、図３等に示した例と同一である。図２１Ｂに示すように、第１の電流経路１６－１は、楕円、円または長円の一部である端部領域を囲んでよい。図２１Ｃに示すように、第１の電流経路１６－１は、円、四角形、その他の図形を組み合わせた形状の端部領域を囲んでよい。
　図２２は、第１の電流経路１６－１が多層巻コイルの場合を示す。スキルミオン消去時の磁場強度増大用に多層巻コイル構造は有効である。この例以外にも類似の電流経路形状が考えられ、この例に限定するものではない。
　図２３は、複数個のスキルミオンメモリサーキット３０を有するスキルミオンメモリデバイス１００を示す模式図である。図２３から図２５においては、スキルミオンメモリサーキット３０におけるセンサ７２および電流経路１６の表示を省略している。スキルミオンメモリサーキットＮの閉経路形状磁性体１０には多数のスキルミオン４０が矢印の方向に等速で周回している。１チップのメモリデバイスには、図２３に示したスキルミオンメモリサーキットをＮ個形成してよい（Ｎは１以上の整数）。例えば当該メモリデバイスには、図３に示したスキルミオンメモリデバイス１００をＮ個形成してよい。Ｎ個のスキルミオンメモリサーキットにおいて、それぞれのスキルミオンメモリサーキット３０は同一の基板に設けられてよく、独立した基板に設けられてもよい。また、Ｎ個のスキルミオンメモリサーキットに対して、磁場発生部２０は共通に設けられてもよい。Ｎ個のスキルミオンメモリサーキットを、メモリデバイスにおいてｘｙ平面に平行な同一層に形成してよく、ｚ軸方向に積層した複数の層に形成してもよい。
　図２４は、一つのスキルミオンメモリーキット３０がジグザグに折り返すジグザグパターンを有する例を示す模式図である。本例のスキルミオンメモリーキット３０は、図２３に示した複数のスキルミオンメモリーキット３０のように平行に設けられた複数の直線部分と、各直線部分の端部を接続する円弧状の接続部分を有する。隣接する直線部分の上端および下端を交互に接続することで、ジグザグパターンを形成する。本例のスキルミオンメモリーキット３０における閉経路形状磁性体１０は、ジグザグパターンを形成する直線部分および接続部分のそれぞれにおいて、スキルミオン４０の移動方向が反対の経路を形成する。また、ジグザグパターンの両端において、当該２つの経路を接続して１つのループを形成する。本例のようなパターンを用いれば容易に長いスキルミオンメモリサーキットを形成できる。長いスキルミオンメモリサーキット３０を形成することで、１つのスキルミオンメモリサーキット３０に多数のスキルミオン４０を形成することが可能になり、より多くの情報を保存することができる。
　図２５は、コイル状のスキルミオンメモリサーキット３０を示す模式図である。本例のスキルミオンメモリサーキット３０は、ｚ軸方向に螺旋が延びる。本例のスキルミオンメモリサーキット３０における閉経路形状磁性体１０は、図２４の例と同様に、コイルを形成するそれぞれの部分において、スキルミオン４０の移動方向が反対の経路を形成する。また、コイル形状の両端において、当該２つの経路を接続して１つのループを形成する。この場合、３次元的に上方に周回スキルミオンメモリサーキット３０が伸びていくことから、集積度を飛躍的に増加させることができる。
　以上のようにスキルミオンメモリサーキットの形状は各種考えられる。このスキルミオンメモリサーキット形状は、上記の例に限定されないことは明らかである。
　なお、カイラル磁性体での実施例の効果は、定性的にはダイポール系磁性体であっても、またフラストレート磁性体であっても、或いは磁性材料と非磁性材料との積層構造からなる磁性体であっても同様に奏するものである。
　このように、スキルミオンメモリデバイス１００の構造およびシミュレーション結果は、スキルミオン４０の生成、周回転送、消去、加減速および一括消去方法の最適の設計指針を与える。その設計ルールは閉経路形状磁性体１０の磁性を特徴づける磁気交換相互作用Jとスキルミオンサイズλの二つの量で記述できた。各種の磁性材でも共通の設計指針を与えことができたことは、スキルミオン４０を用いたスキルミオンメモリサーキット３０を実用化する上で大きなインパクトをもたらすと期待できる。
　図２６は、スキルミオンメモリデバイス１１０の断面構造を示す。スキルミオンメモリデバイス１１０は、図１から図２５において説明したスキルミオンメモリデバイス１００を含む。スキルミオンメモリデバイス１１０は、強磁性体層である磁場発生部２０及び磁場発生部２０の上方に形成したスキルミオンメモリサーキット３０を備える。
　本例のスキルミオンメモリサーキット３０は、図３等に示したスキルミオンメモリサーキット３０に対応する。ただし、図２６以降の図においては、電流経路１６およびセンサ７２を省略する場合がある。なお、電流経路１６およびセンサ７２の少なくとも一部分は、図２６等に示す積層構造内に形成してよい。本例のスキルミオンメモリサーキット３０は、磁性体層１６０、磁性体保護層１６５、第１配線層１７０及び第２配線層１７５の順に積層した積層構造を有する。
　磁性体層１６０は、閉経路形状磁性体１０、絶縁体１６１、外周電極１２及び内周電極１４を有する。閉経路形状磁性体１０において、スキルミオン４０を生成及び消去する。絶縁体１６１は、閉経路形状磁性体１０、外周電極１２及び内周電極１４を囲む。閉経路形状磁性体１０、外周電極１２及び内周電極１４は、スキルミオン磁気媒体の基本構造である非磁性体金属（Ｎｏｎｍａｇｎｅｔｉｃ　Ｍｅｔａｌ）、磁性体（Ｍａｇｎｅｔｉｃ　Ｍａｔｅｒｉａｌ）及び非磁性体金属（Ｎｏｎｍａｇｎｅｔｉｃ　Ｍｅｔａｌ）を連結した構造を有する。当該構造を、略してＮＭＮ構造と称する。磁性体層１６０は、同一層内に複数のＮＭＮ構造を備えてよい。
　磁性体保護層１６５は、磁性体保護膜１６６及び第１ビア１６７を有する。磁性体保護膜１６６は、磁性体層１６０を保護する。第１ビア１６７は、外周電極１２及び内周電極１４に、動作用の電流を供給する。
　第１配線層１７０は、第１配線１７１、第１配線保護膜１７２及び第２ビア１７３を有する。スキルミオンメモリサーキット３０の電極等を、スキルミオンメモリサーキット３０の外部と電気的に接続する。また、第１配線１７１の一部は、電流経路１６として機能してもよい。第１配線保護膜１７２は、第１配線１７１及び第２ビア１７３を形成するための層間絶縁膜として機能する。電流経路用の配線と、非磁性金属に接続する配線の２種類の配線を同一層内で、互いが交差せずに引き回すのは困難である。そのため、第１配線層１７０上に第２配線層１７５を形成してもよい。
　第２配線層１７５は、第２配線１７６及び第２配線保護膜１７７を有する。第２配線１７６を第２ビア１７３と接続する。第２配線保護膜１７７は、第２配線１７６を絶縁するための層間絶縁膜として機能する。例えば、第２ビア１７３は、電流経路用の配線と、非磁性金属に接続する配線の２種類の配線のうち少なくとも一方に接続する。
　閉経路形状磁性体１０中に、ドットつき四角形でスキルミオン４０を図示した。第１配線１７１等により形成する電流経路１６に電流を流すことで、閉経路形状磁性体１０中にスキルミオン４０を生成できる。
　図２７は、スキルミオンメモリデバイス１１０の断面構造の他の例を示す。スキルミオンメモリデバイス１１０は、スキルミオンメモリデバイス１００及びＦＥＴ（Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）９０を備える。ＦＥＴ９０が存在しないシリコン基板上にスキルミオンメモリデバイス１００を形成する。
　ＦＥＴ９０は、一般的なシリコンプロセスにより形成する一般的なＦＥＴである。本例のＦＥＴ９０は、２層のＣｕ配線層を有する。また、ＦＥＴ９０は、Ｐ型基板上に形成したＰＭＯＳ－ＦＥＴ９１及びＮＭＯＳ－ＦＥＴ９２を含むＣＭＯＳ回路を備える。ＦＥＴ９０はスキルミオンメモリサーキット３０の配線をスイッチするために必要である。またＣＭＯＳ回路は磁気センサからの電流を電圧に変換し、電圧増幅回路としても設けてよい。
　図２８は、スキルミオンメモリサーキット３０をｎ層積層したスキルミオンメモリデバイス１１０を示す。本例のスキルミオンメモリデバイス１１０は、ｎ＝１２の場合である。磁場発生部２０は、３０００Åの膜厚を有する。スキルミオンメモリサーキット３０は、スキルミオンメモリサーキット３０－１からスキルミオンメモリサーキット３０－ｎまで積層した構造を有する。本例のスキルミオンメモリサーキット３０は、合計１５０００Åの膜厚を有する。
　図２９は、複数の磁場発生部２０を有するスキルミオンメモリデバイス１１０を示す。本例のスキルミオンメモリデバイス１１０は、スキルミオンメモリサーキット３０－１からスキルミオンメモリサーキット３０－８までの合計８層のスキルミオンメモリサーキット３０を有する。スキルミオンメモリデバイス１１０は、磁場発生部２０－１上に、４層のスキルミオンメモリサーキット３０を有する。スキルミオンメモリデバイス１１０は、スキルミオンメモリサーキット３０－４とスキルミオンメモリサーキット３０－５との間に磁場発生部２０－２をさらに有する。これにより、スキルミオンメモリサーキット３０は、磁場発生部２０から受ける磁場の強度を一定に保つことができる。磁場発生部２０は、スキルミオンメモリサーキット３０の材料等に応じて適当な間隔で配置してよい。
　図３０は、スキルミオンメモリデバイス１００をＣＭＯＳ－ＦＥＴ９０の上層に搭載したスキルミオンメモリデバイス１１０の断面図を示す。スキルミオンメモリデバイス１１０は、スキルミオンメモリデバイス１００及びＣＰＵ機能を構成するＣＭＯＳ‐ＦＥＴ９０を備える。ＣＭＯＳ‐ＦＥＴ９０上にスキルミオンメモリデバイス１００を形成する。本例のＣＭＯＳ‐ＦＥＴ９０は、Ｐ型基板上に形成したＰＭＯＳ－ＦＥＴ９１及びＮＭＯＳ－ＦＥＴ９２を有する。
　図３１は、スキルミオンメモリデバイス１１０の一例であるメモリ回路１２０を示す図である。本例のスキルミオンメモリデバイス１１０は、図３に示したスキルミオンメモリサーキット３０を、マトリックス状に複数備える。図３１では、マトリックスの複数の列および行のうち、第ｎ－１列、第ｎ列、第ｍ－１行および第ｍ行のみを示している。
　メモリ回路１２０は、各列に設けた書込み線９３、第１選択線９４およびワード線９５、ならびに、各行に設けた第２選択線９６を備える。また、メモリ回路１２０は、各線毎に設けたスイッチ（８３、８４、８５、８６）を備える。本例において各スイッチはＦＥＴである。
　各列の第１選択線９４は、当該列のスキルミオンメモリサーキット３０のそれぞれの外周電極１２に接続する。それぞれのスキルミオンメモリサーキット３０における外周電極１２は、複数の位置で第１選択線９４と電気的に接続してよい。スイッチ８４は、オン状態になった場合に、対応する列のそれぞれの外周電極１２に所定の電圧を印加する。
　各行の第２選択線９６は、当該行のスキルミオンメモリサーキット３０のそれぞれの内周電極１４に接続する。それぞれのスキルミオンメモリサーキット３０における内周電極１４は、複数の位置で第２選択線９６と電気的に接続してよい。スイッチ８６は、オン状態になった場合に、対応する行のそれぞれの内周電極１４に所定の電圧を印加する。
　スイッチ８４およびスイッチ８６により、任意のスキルミオンメモリサーキット３０を選択することができる。スイッチ８４およびスイッチ８６により選択したスキルミオンメモリサーキット３０の外周電極１２および内周電極１４の間には所定の電流が流れる。これにより、閉経路形状磁性体１０に存在する多数のスキルミオン４０は、一定の間隔を維持しつつ、一定の速度で閉経路形状磁性体１０を周回する。これにより、任意のスキルミオンメモリサーキット３０を選択して、スキルミオン４０を転送できる。
　書込み線９３は、それぞれの列のスキルミオンメモリサーキット３０の第１の電流経路１６－１を直列に接続する。つまり、一つのスキルミオンメモリサーキット３０に配線した書込み線９３は、他のスキルミオンメモリサーキット３０に配線した書込み線９３と共通の線である。スイッチ８３は、オン状態になった場合に、対応する列の書込み線９３に所定の書込み電流パルスを流す。つまり、直列に接続されたそれぞれの第１の電流経路１６－１に、書込み電流パルスが流れる。
　これにより、当該列のそれぞれのスキルミオンメモリサーキット３０には、スキルミオン４０が発生する。まず、書き込みに必要な複数のスキルミオンメモリサーキット３０の列の第１の電流経路１６－１に電流を印可する。選択された複数のスキルミオンメモリサーキット３０の列に１個のスキルミオン４０が発生する。このスキルミオン４０はデータの先頭を示すヘッダパターンである。このヘッダパターンは複数のスキルミオン４０であってもよい。
　次に、データを書き込みたいスキルミオンメモリサーキット３０を、スイッチ８４およびスイッチ８６を用いて選択する。スキルミオン４０は、閉経路形状磁性体１０を周回し始める。ヘッダパターンを示すスキルミオンが第１の電流経路１６－１を通過した後、データパターンに応じたタイミングで書込み電流パルスを流す。ヘッダパターンを先頭に付加して、データパターンに応じたスキルミオン４０のパターンを、閉経路形状磁性体１０に発生させることができる。
　これにより、データを書き込みたいスキルミオンメモリサーキット３０における全てのスキルミオン４０は、閉経路形状磁性体１０を周回する。データパターンに応じたタイミングで書込み電流パルスを流すことで、データパターンに応じたスキルミオン４０のパターンを、閉経路形状磁性体１０に発生させることができる。
　なお、データを書き込まないスキルミオンメモリサーキット３０の外周電極１２および内周電極１４の間には電流を流さない。このため、当該スキルミオンメモリサーキット３０のヘッダパターンのスキルミオン４０は、閉経路形状磁性体１０上を移動しない。この状態で、データパターンに応じて順次電流パルスが印加されても、当該スキルミオンメモリサーキット３０にはスキルミオン４０が発生しない。このため、データを書き込まないスキルミオンメモリサーキット３０には、データパターンに応じたスキルミオン４０は発生しない。
　なお、ヘッダパターンを消去してもよい。データを書き込むために選択した列のヘッダパターンの先頭のスキルミオン４０を第１の電流経路１６－１に位置するようにスイッチ８４およびスイッチ８６を用いて選択し電流を印可する。ヘッダパターンであるスキルミオン４０を第１の電流経路１６－１に小さい電流パルスで消去できる。複数のヘッダパターンを示す複数のスキルミオンであってもよい。
　このような構成により、任意のスキルミオンメモリサーキット３０に、任意のデータパターンを書き込むことができる。なお、メモリ回路１２０は、ＮＡＮＤフラッシュメモリと同様に、１つの書込み線９３および１つのスイッチ８３を用いて、スキルミオンメモリサーキット３０の多数のビット位置にデータを書き込むことができる。更に、１つの書込み線９３および１つのスイッチ８３を用いて、多数のスキルミオンメモリサーキット３０にデータを書き込むことができる。
　ワード線９５は、それぞれの列のスキルミオンメモリサーキット３０のセンサ７２を直列に接続する。つまり、一つのスキルミオンメモリサーキット３０に配線したワード線９５は、他のスキルミオンメモリサーキット３０に配線したワード書線９５と共通の線である。本例のセンサ７２は、ＴＭＲ素子を有する。本例では、各段のスキルミオンメモリサーキット３０における外周電極１２が、次段のＴＭＲ素子に接続することで、それぞれのセンサ７２が直列に接続する。また、ワード線９５は、読出回路９８に接続する。スイッチ８５は、オン状態になった場合に、対応する列のワード線９５に所定の電圧を印加する。読出回路９８は、ワード線９５に流れる電流を測定する。
　センサ７２に対応する位置にスキルミオン４０が存在する場合、ＴＭＲ素子の抵抗値が大きくなり、読出回路９８が検出する電流が小さくなる。本例では、複数のＴＭＲ素子が直列に接続されるので、読出回路９８が検出した電流に対応する抵抗値は、複数のＴＭＲ素子の抵抗値の和になる。
　本例では、データを読み出すスキルミオンメモリサーキット３０をスイッチ８４およびスイッチ８６により選択する。これにより、データを読み出すスキルミオンメモリサーキット３０の全てのスキルミオン４０が、閉経路形状磁性体１０を周回する。一方で、データを読み出さないスキルミオンメモリサーキット３０の外周電極１２および内周電極１４の間には電流を流さない。このため、当該スキルミオンメモリサーキット３０におけるスキルミオン４０は移動しない。
　このような状態で、読出回路９８により、ワード線９５に流れる電流の時間変化を検出する。当該時間変化が、選択したスキルミオンメモリサーキット３０におけるスキルミオン４０の配列パターンに対応する。なお、選択していないスキルミオンメモリサーキット３０のスキルミオン４０は移動しない。このため、データを読み出す場合、選択していないスキルミオンメモリサーキット３０のスキルミオン４０の配列パターンは、電流変化に影響を与えない。従って、選択したスキルミオンメモリサーキット３０のデータを読み出すことができる。
　このような構成により、任意のスキルミオンメモリサーキット３０からデータパターンを読み出すことができる。１つのワード線９５および１つのスイッチ８５を用いて、スキルミオンメモリサーキット３０の多数のビット位置からデータを読み出すことができる。更に、１つのワード線９５および１つのスイッチ８５を用いて、多数のスキルミオンメモリサーキット３０からデータを読み出すことができる。スキルミオンメモリサーキット３０は、シフトレジスタ機能をもつメモリとして用いてもよい。
　また、各スキルミオンメモリサーキット３０におけるスキルミオン４０を消去する場合、第１選択線９４および第２選択線９６の間に所定の電流密度の一括消去用の電流を印加する。これにより、スイッチ８４およびスイッチ８６により選択したスキルミオンメモリサーキット３０の全てのスキルミオン４０を一括消去する。メモリ回路１２０は、スキルミオン消去用に配線を追加する必要がない。これも、フラッシュメモリの仕様と同じである。なお、複数のスキルミオンメモリサーキット３０を同時に選択して、スキルミオン４０を一括消去してもよい。一括消去の時間は１ナノ秒程度で高速である。
　なお、図３１の例では、第１選択線９４が外周電極１２に接続し、第２選択線９６が内周電極１４に接続している。これに対して、第１選択線９４が内周電極１４に接続し、第２選択線９６が外周電極１２に接続してもよい。
　以上のように、メモリ回路１２０は、メモリ機能を実現するのに必要な配線数を大幅に低減できる。例えば、１個のスキルミオンメモリサーキット３０に対して、４本の配線数（書込み線９３、第１選択線９４、ワード線９５および第２選択線９６）を設ければよい。また、配線用スイッチも、１個のスキルミオンメモリサーキット３０に対して４個でよい。また、スキルミオンメモリサーキット３０をマトリクス状に配置する場合、各列に対して書込み線９３、第１選択線９４およびワード線９５を設ければよく、各行に対して第２選択線９６を設ければよい。
　１個のスキルミオンメモリサーキット３０が記憶する情報は数Ｋビット程度であってよい。すなわち、４本の配線数と４個のＦＥＴ数で、数Ｋビットの情報を記憶するメモリ機能を実現できる。スキルミオンメモリサーキット３０を用いたメモリ回路を、ＮＡＮＤ型ＦＥＴメモリと比較する。現在、ＮＡＮＤ型ＦＥＴメモリは、実用に供しているメモリである。
　ＮＡＮＤ型ＦＥＴメモリはソース、ドレインをもつ変形ゲートＦＥＴ構造をもつメモリである。変形ゲート構造のＦＥＴの所定の特定の１列の書き込み、読み出し用の配線はビット線１本でよい。しかし、ＮＡＮＤ型メモリは変形ゲートＦＥＴを選択するワード線は各変形ゲートＦＥＴに１本必要である。いま、１ＫビットメモリをＮＡＮＤ型メモリで実現する場合、ＮＡＮＤ型メモリを３２×３２でマトリックス配列する。
　セル選択用の配線数は縦列（ビット線）と横列（ワード線）にそれぞれ必要であるから６２本となる。１本のビット線でデータ書込み、読み込みができることがＮＡＮＤ回路の優れた特徴である。これに対して１Ｋビットメモリを１個のスキルミオンメモリサーキット３０で実現する場合、書き込み線１本、読み込み線１本、選択線２本の計４本でよい。スイッチするＦＥＴ個数も４個でよい。
　したがって、スキルミオンメモリサーキット３０はＮＡＮＤ型ＦＥＴメモリに対して２５０分の１に削減できる。集積度を格段に向上させることができる。１Ｋビットメモリを複数個のスキルミオンメモリサーキット３０で構成してもよい。この場合でも配線数においてＮＡＮＤ型メモリより大きな優位性を確保できる。さらに、前述したようにスキルミオンメモリサーキット３０のデータの書き込み、読み込み線は複数のスキルミオンメモリサーキット３０と共用できる。このことからさらに、スキルミオンメモリデバイスはＮＡＮＤ型メモリよりさらに配線数、ＦＥＴ数を大幅に削減でき、高集積化に大きく寄与できる。
　スキルミオンメモリデバイス１００は、書込み時間は１ナノ秒以下である。データ消去において、１ナノ秒程度である。また複数のスキルミオンサーキットを一括消去に要する時間は１ナノ秒程度である。現在、実用に供しているＮＡＮＤ型フラッシュメモリと同じ一括消去機能も有する。しかし、ＮＡＮＤ型フラッシュメモリの書込み、消去に要する時間はマイクロ秒程度の時間を要する。スキルミオンメモリデバイス１００は書込み、消去の時間の３桁以上高速化が可能となる。また、読み込み速度がＴＭＲ素子の場合、数ナノ秒程度であり、高速読み込みも可能である。
　一方、１つのスキルミオン４０を保持するスキルミオンメモリセルを用いる場合は、各スキルミオンメモリセルに１ビットの情報を記憶する。各スキルミオンメモリセルにおけるスキルミオン４０の有無が１ビットの情報となる。
　１ＫビットＲＡＭを実現する場合、１ビットのスキルミオンメモリセルを３２×３２でマトリックス配列すると、セル選択用の配線数は縦列と横列にそれぞれ必要であるから６２本となる。また、センサ用の配線も、行および列のどちらかに少なくとも１本必要であるから、合計９４本の配線数となる。
　これらの配線のオンオフを制御するＦＥＴスイッチも９４個必要となる。１Ｋビットの情報を記憶できるスキルミオンメモリサーキット３０は、４本の配線および４個のスイッチで回路を構成できる。つまり、１ビットのスキルミオンメモリセルを用いると、１Ｋビットのスキルミオンメモリサーキット３０に比べて配線およびスイッチが２３倍程度必要である。この配線数とＦＥＴ数の差異は、スキルミオンメモリサーキット３０に発生可能なスキルミオン数を増大させると、さらに広がる。
　つまり、スキルミオンメモリサーキット３０を用いると、メモリ回路１２０の集積度を大幅に向上することができる。なお、スキルミオンメモリサーキット３０は、ＲＡＭのようにランダムにアドレスを選んでビット情報を読む場合、該当箇所のスキルミオン４０をセンサ７２の位置まで周回転送しなければならないが、例えばシフトレジスタ等のように、連続してデータを読み出す場合、周回転送の時間を省略できる。このため、スキルミオンメモリサーキット３０は、シフトレジスタ用のメモリとして特に有用である。
　なお、メモリ回路１２０は、多ビットを並列に処理する場合に特に有効である。たとえば、８ビットの情報の各ビットを同時に処理する場合、８本の第１選択線９４を同時に選択する。また、いずれかの第２選択線９６を選択する。これにより、８個のスキルミオンメモリサーキット３０を選択できる。そして、８本の書込み線９３に対して８ビットの情報を入力することで、８ビットの情報の各ビットを並列に書き込むことができる。また、さらに８ビットの情報を書き込む場合、次の第２選択線９６を選択してもよいし、第２選択線９６を変更せずに、スキルミオン４０を周回させてもよい。
　また、スキルミオンメモリサーキット３０は、スキルミオン４０の生成および消去を何度実施しても劣化しない。スキルミオン４０の生成および消去において、電子などの移動をまったく伴わないことからである。このため、スキルミオンメモリサーキット３０は、情報の書き込みおよび消去回数の制限がない。すなわち、エンデユランス（耐久性）無限大である。
　また、スキルミオンメモリサーキット３０はデータリテンション（保持）性能を大幅に向上することができる。局所的な強力磁場を印加しない限り、一度発生したスキルミオン４０は消えることなく安定して存在する。一般に磁性体をナノサイズ程度に微小化すると磁性体の磁気モーメントは熱擾乱を受ける。１０年以上のメモリ保持を要求されるＬＳＩにおいてはこの磁気モーメントの熱擾乱耐性は極めて重要な解決すべき課題となる。スキルミオンメモリサーキット３０は、閉経路形状磁性体１０の下部に外部印加磁化膜（磁場発生部２０）を設ける。磁場発生部２０における垂直磁化膜の磁気モーメントは、２次元面で数μ２から数ｍｍ２の大きな面積で敷設する。磁場発生部２０の磁化膜の磁気モーメントが熱擾乱を受けて磁気モーメントが反転することはない。
　したがって磁場発生部２０の磁気モーメントから発生する磁界は熱揺らぎの影響を受けることはないので、生成したスキルミオン４０はこの磁界ポテンシャルに守られその磁気モーメントを保持できる。この二つの特徴は、たとえば、高電圧印加による電子注入や抜き取りに伴う酸化膜の劣化による、フラッシュメモリの書き込み回数の制限や保持性能の劣化などの問題を一気に解決する。ＭＲＡＭにおけるナノサイズ磁性体の磁気モーメントの熱擾乱耐性の劣化に対しても有効である。特許文献１におけるレイストラックも実装上においては、上記の深刻な問題が発生する。
　図３２は、スキルミオンメモリデバイス搭載固体電子デバイス２００の構成例を示す模式図である。スキルミオンメモリデバイス搭載固体電子デバイス２００は、スキルミオンメモリデバイス１００と、固体電子デバイス２１０とを備える。スキルミオンメモリデバイス１００に代えてスキルミオンメモリデバイス１１０を備えてもよい。固体電子デバイス２１０は、例えば中央演算処理デバイスとして機能する。固体電子デバイス２１０は、スキルミオンメモリデバイス１００と同一チップ内に形成されてよい。スキルミオンメモリデバイス１００および１１０は、図１から図３１において説明したスキルミオンメモリデバイス１００および１１０である。固体電子デバイス２１０は、例えばＣＭＯＳ―ＦＥＴデバイスである。固体電子デバイス２１０は、スキルミオンメモリデバイス１００または１１０へのデータの書き込み、および、スキルミオンメモリデバイス１００または１１０からのデータの読み出しの少なくとも一方の機能を有する。
　図３３は、データ記録装置３００の構成例を示す模式図である。データ記録装置３００は、スキルミオンメモリデバイス１００または１１０と、入出力装置３１０とを備える。データ記録装置３００は、例えばハードディスク置き換えのメモリデバイス、または、ＵＳＢメモリ等のメモリデバイスである。入出力装置３１０は、スキルミオンメモリデバイス１００または１１０への外部からのデータの書き込み、および、スキルミオンメモリデバイス１００または１１０からデータを読み出して外部に出力する機能の少なくとも一方を有する。
　スキルミオン４０によるビット情報は、磁気モーメントを誘起可能な閉経路形状磁性体１０を記憶媒体としつつ、電流で誘起された磁場により直接書き込み、消去可能である。本明細書で示したスキルミオンメモリデバイス１００または１１０の記録方法は、大容量磁気メモリであるハードディスク等の電子機器のモーター駆動の負荷をなくすことができるばかりでなく、超高速の書き込みや消去が可能となる。このため、スキルミオンメモリデバイス１００または１１０は、将来的には、現在のハードディスク等の大規模データ記録装置に置き換わる可能性が大きい。また、電気的な情報の書き込みや消去を行うことができるフラッシュメモリにおいて、特に近年における大容量の記録容量が求められつつある中、スキルミオン４０を適用したスキルミオンメモリサーキット３０は多くの優位性を発揮することが可能となる。
　プロセッサ４１０は、例えばデジタル信号を処理するデジタル回路を有する。プロセッサ４１０は、スキルミオンメモリデバイス１００または１１０へのデータの書き込み、および、スキルミオンメモリデバイス１００または１１０からのデータの読み出しの少なくとも一方の機能を有する。
　図３４は、データ処理装置４００の構成例を示す模式図である。データ処理装置４００は、スキルミオンメモリデバイス１００または１１０と、プロセッサ４１０とを備える。スキルミオンメモリデバイス１００または１１０は、ＣＰＵ機能を構成するＣＭＯＳ‐ＦＥＴ９０と、積層した大規模不揮発性メモリであるスキルミオンメモリデバイス１００または１１０を同一のチップ内に有することができる。この結果、ＣＰＵの処理時間の短縮化、高速化が実現し、ＣＰＵの消費電力を大幅に低減できる。
　すなわち、ＰＣ起動時の基本ＯＳなどのＨＤからの呼び出し、外付けＳＲＡＭやＤＲＡＭなどへの書き込み、読み出しなどの処理時間を大幅に短縮可能となり、ＣＰＵタイムの削減（大幅高速化）に貢献する。この結果、大幅に消費電力が低いＣＰＵを実現できる。さらに大規模不揮発性メモリであるスキルミオンメモリデバイス１００または１１０はメモリ保持のための電力消費がゼロである。スキルミオン４０の磁気モーメントの向きはトポロジカル安定性を有するために外部からの一切の電力供給を必要としない。ＤＲＡＭメモリはデータリフレッシュが必要であり、ＳＲＡＭも揮発性であるので常時電力投入が必要である。フラッシュメモリはデータアクセスタイムが長いのでＣＰＵと直接データのやり取りはできない。
　スキルミオン４０は、これに割り当てるべきビット情報を電気的に書き込み、消去可能である。そして、このスキルミオン４０に係るビット情報の書き込み時間や消去時間も、ナノ秒程度で実現することができる。このようなスキルミオン４０による高速大規模不揮発性メモリが実現は、現在において多くの電子機器で求められている大規模情報の高速処理能力を大幅に向上させる。
　特にスキルミオン４０を適用したスキルミオンメモリサーキット３０は、磁気モーメントを記録手段として用いるものであるから、記録を消去して書き込みを行う、いわゆる書き換えが何度でも可能となる。また、磁気モーメントを記録手段として用いるものであるから、記録保持状態を長く安定した状態で保持することができる。スキルミオン４０を適用したスキルミオンメモリサーキット３０は、書き込みや消去の動作時間を極力短縮化することができ、その時間はサブナノ秒まで短縮化することができる。その結果、現在のＤＲＡＭ以上の書き込みや消去の高速動作を実現させることが可能となる。また、このようなスキルミオンメモリデバイス１００または１１０をＰＣなどの電子機器に適用することで、その使用環境を格段に向上させることが可能となる。
　具体的には、電子機器への電源投入から運転可能になるまでの立ち上がり時間の短縮化、応答速度の向上を実現することができ、快適な使用環境をユーザに提供することが可能となる。このスキルミオンメモリデバイス１００または１１０を適用した電子機器における電力の省力化も実現できることから、搭載電池の長寿命化が実現できる。これはスキルミオンメモリデバイス１００または１１０を適用するモバイル電子機器において、さらに画期的な仕様をユーザ側に提供することが可能となる。ちなみに電子機器としては、パーソナルコンピュータ、画像記録装置等を始め、いかなるものであってもよい。
　図３５は、通信装置５００の構成例を示す模式図である。通信装置５００は、例えば携帯電話機、スマートフォン、タブレット型端末等の、外部との通信機能を有する装置全般を指す。通信装置５００は携帯型であってよく、非携帯型であってもよい。通信装置５００は、スキルミオンメモリデバイス１００または１１０と、通信部５１０とを備える。
　通信部５１０は、通信装置５００の外部との通信機能を有する。通信部５１０は、無線通信機能を有してよく、有線通信機能を有してよく、無線通信および有線通信の双方の機能を有していてもよい。通信部５１０は、外部から受信したデータをスキルミオンメモリデバイス１００または１１０に書き込む機能、スキルミオンメモリデバイス１００または１１０から読み出したデータを外部に送信する機能、および、スキルミオンメモリデバイス１００または１１０が記憶した制御情報に基づいて動作する機能の少なくとも一つを有する。
　またスキルミオンメモリデバイス１００または１１０をデジタルカメラ等の電子機器に適用することで、動画を大容量に亘り記録することが可能となる。またスキルミオンメモリデバイス１００または１１０を４Ｋテレビジョン受像機等の電子機器に適用することで、その画像記録の大容量化を実現することが可能となる。その結果、テレビジョン受像機において外付けハードディスクの接続の必要性を無くすことが可能となる。またスキルミオンメモリデバイス１００または１１０は、ハードディスクをはじめとしたデータ記録装置に適用される場合に加え、データ記録媒体として具体化されるものであってもよい。
　また自動車用のナビゲーションシステム等の電子機器に対してもこのスキルミオンメモリデバイス１００または１１０を適用することでさらに高機能化を実現することが可能となり、大量の地図情報も簡単に記憶可能となる。
　またスキルミオンメモリデバイス１００または１１０は、自走装置、飛行装置、宇宙空間飛行装置を実用化する上で大きなインパクトをもたらすと期待できる。即ち、飛行装置の複雑な制御処理、天候情報処理、高精細の画質からなる映像の提供による乗客用のサービスの充実、さらには宇宙飛行装置の制御や観察した画像情報の膨大な記録情報を記録し、人類に多くの知見をもたらす。
　このスキルミオンメモリデバイス１００または１１０は高速大規模不揮発性メモリとして、我々の生活環境に多大の貢献を担うメモリとして、その可能性をもつメモリである。
　本発明で開示した、多数のスキルミオンを使ったスキルミオンメモリであるスキルミオンメモリサーキットは、ナノスケールの磁気構造のスキルミオンが閉経路形状の磁性体中を周回転送するためスキルミオン生成部の個数やセンサの個数が大幅に省略できる特徴を有する。さらに、スキルミオンメモリサーキットは情報を担うスキルミオンを順次転送するマグネチックシフトレジスタとしての特徴を有する。したがって、大容量情報記憶媒体としての応用が期待され、エレクトロニクスデバイスのメモリデバイスとして重要である。
１・・・マグネチックシフトレジスタ、２・・・磁気センサ、１０・・・閉経路形状磁性体、１２・・・外周電極、１４・・・内周電極、１６・・・電流経路、２０・・・磁場発生部、３０・・・スキルミオンメモリサーキット、４０・・・スキルミオン、５０・・・電流経路用電源、５２・・・電源、７０・・・測定部、７２・・・センサ、８３、８４、８５、８６・・・スイッチ、９０・・・ＦＥＴ、９１・・・ＦＥＴ、９２・・・ＦＥＴ、９３・・・書込み線、９４・・・第１選択線、９５・・・ワード線、９６・・・第２選択線、９８・・・読出回路、１００・・・スキルミオンメモリデバイス、１１０・・・スキルミオンメモリデバイス、１２０・・・メモリ回路、１６０・・・磁性体層、１６１・・・絶縁体、１６５・・・磁性体保護層、１６６・・・磁性体保護膜、１６７・・・第１ビア、１７０・・・第１配線層、１７１・・・第１配線、１７２・・・第１配線保護膜、１７３・・・第２ビア、１７５・・・第２配線層、１７６・・・第２配線、１７７・・・第２配線保護膜、２００・・・スキルミオンメモリデバイス搭載固体電子デバイス、２１０・・・固体電子デバイス、３００・・・データ記録装置、３１０・・・入出力装置、４００・・・データ処理装置、４１０・・・プロセッサ、５００・・・通信装置、５１０・・・通信部

Claims (23)

  1. 　スキルミオンが発生可能な薄膜状の閉経路形状磁性体を備え、
    　前記閉経路形状磁性体は薄膜平面上で幅Ｗと長さＬをもち、且つ、前記長さＬの両端部が接続され、前記スキルミオンを周回転送する閉経路形状を有する
    　スキルミオンメモリサーキット。
  2. 　前記閉経路形状磁性体は、
    　前記閉経路形状磁性体の閉経路形状の面における内周を規定する内周側端部と、
    　外周を規定する外周側端部と
    　を有し、
    　前記スキルミオンメモリサーキットは、
    　前記閉経路形状磁性体の延展方向と平行な面において、
    　前記閉経路形状磁性体の前記内周側端部に接続した非磁性金属からなる内周電極と、
    　前記閉経路形状磁性体の前記外周側端部に接続した非磁性金属からなる外周電極と
    　を有し、
    　前記スキルミオンメモリサーキットは、前記内周電極と前記外周電極との間に流す電流の方向を、前記スキルミオンを転送する方向に対して略垂直に配置した横転送配置である
    　請求項１に記載のスキルミオンメモリサーキット。
  3. 　前記内周電極と前記外周電極との間に電流を印加することにより、前記閉経路形状磁性体中に１または複数の前記スキルミオンを周回転送する
    　請求項２に記載のスキルミオンメモリサーキット。
  4. 　前記閉経路形状磁性体の幅Ｗは、前記スキルミオンの直径をλとすると、
    　　　　　　　　　　　　　　　　Ｗ＞０．５λ
    　である請求項２または３に記載のスキルミオンメモリサーキット。
  5. 　前記周回転送する複数の前記スキルミオンの間隔ｄは、前記スキルミオンの直径をλとしたとき、
    　　　　　　　　　　　　　　　　ｄ≧０．５・λ
    　である請求項２から４のいずれか１項に記載のスキルミオンメモリサーキット。
  6. 　前記周回転送する複数の前記スキルミオンの間隔をｄとして、前記スキルミオンの直径をλとしたとき、
    　　　　　　　　　　　　　　　　ｄ≧２・λ
    　である場合、複数の前記スキルミオンは、間隔ｄを保持しつつ周回転送する
    　請求項２から５のいずれか１項に記載のスキルミオンメモリサーキット。
  7. 　前記閉経路形状磁性体の磁気交換相互作用の大きさをＪとし、複数の前記スキルミオンを周回転送するときの前記電流の電流密度をＪｄとした場合、
    　前記内周電極および前記外周電極の間に流す電流の電流密度Ｊｃを
    　　　　　　　　　　　　　　　　Ｊｃ≧２・Ｊｄ
    　とし、周回転送する複数の前記スキルミオンをすべて消去する請求項２から６のいずれか１項に記載のスキルミオンメモリサーキット。
  8. 　複数の前記スキルミオンをすべて消去する場合、前記電流密度Ｊｃの印加時間ｔを
    　　　　　　　　　　　　　　　ｔ≧６０００（１/Ｊ）
    　とする請求項７に記載のスキルミオンメモリサーキット。
  9. 　前記閉経路形状磁性体の一面において１個以上の電流経路をさらに備え、
    　前記電流経路に電流を印加することにより、１または複数の前記スキルミオンを生成または消去し、もしくは前記スキルミオンの転送速度を加速または減速する
    　請求項２から８のいずれか１項に記載のスキルミオンメモリサーキット。
  10. 　前記１個以上の電流経路のうちの第１の電流経路は、前記閉経路形状磁性体の幅および長さ方向と同一方向における幅Ｗ１と、長さＬ１が、前記スキルミオンの直径λに対して、
    　０．７５・λ≧Ｗ１＞０．２・λ、且つ、０．５・λ≧Ｌ１＞０．１・λ
    　の範囲にある端部領域を囲んでおり、
    　前記第１の電流経路に第１の方向の電流を流すことにより発生する磁場により、前記端部領域の磁場Ｈａが、
    　　　　　　　　　　　　　　　　０．０１Ｊ≧Ｈａ
    （ただし、Ｊは前記閉経路形状磁性体の磁気交換相互作用の大きさを示す）
    　になった場合に、前記閉経路形状磁性体に前記スキルミオンを生成する、請求項９に記載のスキルミオンメモリサーキット。
  11. 　前記１個以上の電流経路のうちの第１の電流経路は、前記閉経路形状磁性体の幅および長さ方向と同一方向における幅Ｗ１と、長さＬ１が、前記スキルミオンの直径λに対して、
    　０．７５・λ≧Ｗ１＞０．２・λ、且つ、０．５・λ≧Ｌ１＞０．１・λ
    　の範囲にある端部領域を囲んでおり、
    　前記第１の電流経路に第２の方向の電流を流すことにより発生する磁場により、前記端部領域の磁場Ｈａが、
    　　　　　　　　　　　　０．０２４Ｊ≧Ｈａ＞０．０１Ｊ
    　（ただし、Ｊは前記閉経路形状磁性体の磁気交換相互作用の大きさを示す）
    　になった場合に、前記閉経路形状磁性体の前記スキルミオンを消去する、請求項９または１０に記載のスキルミオンメモリサーキット。
  12. 　前記１個以上の電流経路のうちの第２の電流経路は、前記閉経路形状磁性体の幅および長さ方向と同一方向における幅Ｗ２と、長さＬ２が、前記スキルミオンの直径λに対して、
    　　　　　　　　　　　　０．２・λ≧Ｗ２、且つ、Ｌ２≧λ、
    　の範囲にある端部領域を囲んでおり、
    　前記第２の電流経路に電流を流すことにより発生する磁場により、前記閉経路形状磁性体を周回転送している１もしくは複数の前記スキルミオンの転送速度が加速もしくは減速する請求項９から１１のいずれか１項に記載のスキルミオンメモリサーキット。
  13. 　前記閉経路形状磁性体は、印加する磁場に応じて、前記スキルミオンが発生するスキルミオン結晶相と強磁性相とが少なくとも発現する、
    　請求項１から１２のいずれか１項に記載のスキルミオンメモリサーキット。
  14. 　前記閉経路形状磁性体は、カイラル磁性体、ダイポール磁性体、フラストレート磁性体、または、磁性材料と非磁性材料との積層構造のいずれかからなる請求項１から１３の何れか１項に記載のスキルミオンメモリサーキット。
  15. 　マトリクス状に配列している、請求項９から１２のいずれか１項に記載の複数のスキルミオンメモリサーキットと、
    　前記閉経路形状磁性体の前記内周電極を選択する第１選択線及び前記第１選択線に設けたスイッチと、
    　前記閉経路形状磁性体の前記外周電極を選択する第２選択線及び前記第２選択線に設けたスイッチと、
    　前記１個以上の電流経路に電流を印加する１個以上の書込み線及び前記書込み線に設けたスイッチと、
    　前記スキルミオンを検出するセンサと、
    　前記センサに接続したワード線及び前記ワード線に設けたスイッチと、
    　前記ワード線の信号を検出する検出回路と、
    　前記閉経路形状磁性体に第１の磁場を印加する磁場発生部と、
    　を備えるスキルミオンメモリデバイス。
  16. 　一つの前記スキルミオンメモリサーキットに配線した前記スキルミオンを生成するための前記書込み線は他の前記スキルミオンメモリサーキットの前記書込み線と共通である、請求項１５に記載のスキルミオンメモリデバイス。
  17. 　一つのスキルミオンメモリサーキットに配線した前記スキルミオンを検知するための前記ワード線は、他の前記スキルミオンメモリサーキットの前記ワード線と共通である、請求項１５または１６に記載のスキルミオンメモリデバイス。
  18. 　前記複数のスキルミオンメモリサーキットの前記閉経路形状磁性体の幅方向に予め定められた電流を印加することで、前記複数のスキルミオンメモリサーキットにおける前記スキルミオンを一括消去する、請求項１５から１７のいずれか１項に記載のスキルミオンメモリデバイス。
  19. 　請求項１５から１８のいずれか１項に記載のスキルミオンメモリデバイスを、２層以上積層する多層積層構造のスキルミオンメモリデバイス。
  20. 　請求項１５から１９のいずれか１項に記載のスキルミオンメモリデバイスと中央演算処理デバイスを同一チップ内に形成したスキルミオンメモリデバイスを搭載した固体電子デバイス。
  21. 　請求項１５から１９のいずれか１項に記載のスキルミオンメモリデバイスを搭載したデータ記録装置。
  22. 　請求項１５から１９のいずれか１項に記載のスキルミオンメモリデバイスを搭載したデータ処理装置。
  23. 　請求項１５から１９のいずれか１項に記載のスキルミオンメモリデバイスを搭載した通信装置。
PCT/JP2015/068888 2014-07-04 2015-06-30 磁気素子、スキルミオンメモリ、固体電子デバイス、データ記録装置、データ処理装置および通信装置 WO2016002806A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016531404A JP6677944B2 (ja) 2014-07-04 2015-06-30 磁気素子、スキルミオンメモリ、固体電子デバイス、データ記録装置、データ処理装置および通信装置
EP15815321.3A EP3166138B1 (en) 2014-07-04 2015-06-30 Magnetic element, skyrmion memory, solid-state electronic device, data recording device, data processor and communication device
KR1020177003129A KR101947618B1 (ko) 2014-07-04 2015-06-30 자기 소자, 스커미온 메모리, 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
US15/391,860 US9748000B2 (en) 2014-07-04 2016-12-28 Magnetic element, skyrmion memory, solid-state electronic device data recording apparatus, data processing apparatus, and communication apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014139030 2014-07-04
JP2014-139030 2014-07-04

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US15/391,860 Continuation US9748000B2 (en) 2014-07-04 2016-12-28 Magnetic element, skyrmion memory, solid-state electronic device data recording apparatus, data processing apparatus, and communication apparatus

Publications (1)

Publication Number Publication Date
WO2016002806A1 true WO2016002806A1 (ja) 2016-01-07

Family

ID=55019336

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2015/068888 WO2016002806A1 (ja) 2014-07-04 2015-06-30 磁気素子、スキルミオンメモリ、固体電子デバイス、データ記録装置、データ処理装置および通信装置

Country Status (5)

Country Link
US (1) US9748000B2 (ja)
EP (1) EP3166138B1 (ja)
JP (1) JP6677944B2 (ja)
KR (1) KR101947618B1 (ja)
WO (1) WO2016002806A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3190627A4 (en) * 2014-09-02 2018-05-02 Riken Magnetic element, skyrmion memory, skyrmion memory device, solid-state electronic device, data recording device, data processing device, and data communication device
WO2018092611A1 (ja) * 2016-11-18 2018-05-24 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
CN110911085A (zh) * 2019-08-22 2020-03-24 钢铁研究总院 具有斯格明子结构的低矫顽力的稀土-Fe-B复合薄膜及制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102099068B1 (ko) * 2014-10-28 2020-04-08 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 자기 소자, 스커미온 메모리, 스커미온 메모리 장치, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
KR101746698B1 (ko) * 2016-03-07 2017-06-14 울산과학기술원 스커미온 다이오드 및 그 제조 방법
JP6712804B2 (ja) * 2016-11-18 2020-06-24 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
US10541074B2 (en) * 2017-05-04 2020-01-21 Massachusetts Institute Of Technology Methods and apparatus for making magnetic skyrmions
RU2702810C1 (ru) * 2019-04-09 2019-10-11 Федеральное государственное автономное образовательное учреждение высшего образования "Дальневосточный федеральный университет" (ДВФУ) Способ создания скирмионов и их массивов в магнитной среде с помощью зонда сканирующего микроскопа
US20220181061A1 (en) * 2020-12-08 2022-06-09 Jannier Maximo Roiz-Wilson Warped Magnetic Tunnel Junctions and Bit-Patterned media
GB202107173D0 (en) 2021-05-19 2021-06-30 Norwegian Univ Sci & Tech Ntnu Spin texture storage device
CN114496012B (zh) * 2022-01-25 2024-03-19 广东工业大学 磁性斯格明子的磁场驱动方法
KR102656264B1 (ko) * 2022-06-28 2024-04-09 울산과학기술원 전류를 이용한 스커미온 백 형성 방법 및 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086470A (ja) * 2012-10-19 2014-05-12 Institute Of Physical & Chemical Research スキルミオン駆動方法およびマイクロ素子
JP2014175417A (ja) * 2013-03-07 2014-09-22 Institute Of Physical & Chemical Research スキルミオンの生成、消去方法および磁気素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP5653379B2 (ja) * 2012-03-23 2015-01-14 株式会社東芝 磁気記憶素子、磁気メモリ及び磁気記憶装置
FR3009420B1 (fr) * 2013-08-01 2016-12-23 Thales Sa Dispositif a memoire, comprenant au moins un element spintronique et procede associe

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014086470A (ja) * 2012-10-19 2014-05-12 Institute Of Physical & Chemical Research スキルミオン駆動方法およびマイクロ素子
JP2014175417A (ja) * 2013-03-07 2014-09-22 Institute Of Physical & Chemical Research スキルミオンの生成、消去方法および磁気素子

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JUNICHI IWASAKI ET AL.: "Current-induced skyrmion dynamics in constricted geometries", NATURE NANOTECHNOLOGY, vol. 8, no. 10, pages 742 - 747, XP055119148 *
N. S. KISELEV ET AL.: "Chiral skyrmions in thin magnetic films: new objects for magnetic storage technologies?", JOURNAL OF PHYSICS D: APPLIED PHYSICS, vol. 44, no. 39, pages 392001 - 1 -392001-4, XP080498864 *
WATARU KOSHIBAE ET AL.: "Memory functions of magnetic skyrmions", JAPANESE JOURNAL OF APPLIED PHYSICS, vol. 54, no. 5, pages 053001 - 1 -053001-8, XP055251134, ISSN: 0021-4922 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3190627A4 (en) * 2014-09-02 2018-05-02 Riken Magnetic element, skyrmion memory, skyrmion memory device, solid-state electronic device, data recording device, data processing device, and data communication device
WO2018092611A1 (ja) * 2016-11-18 2018-05-24 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
CN110911085A (zh) * 2019-08-22 2020-03-24 钢铁研究总院 具有斯格明子结构的低矫顽力的稀土-Fe-B复合薄膜及制备方法

Also Published As

Publication number Publication date
JPWO2016002806A1 (ja) 2017-06-08
US9748000B2 (en) 2017-08-29
KR20170042570A (ko) 2017-04-19
KR101947618B1 (ko) 2019-02-13
EP3166138A4 (en) 2018-03-14
EP3166138B1 (en) 2020-11-11
JP6677944B2 (ja) 2020-04-08
US20170169898A1 (en) 2017-06-15
EP3166138A1 (en) 2017-05-10

Similar Documents

Publication Publication Date Title
WO2016002806A1 (ja) 磁気素子、スキルミオンメモリ、固体電子デバイス、データ記録装置、データ処理装置および通信装置
KR102099068B1 (ko) 자기 소자, 스커미온 메모리, 스커미온 메모리 장치, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
US8976577B2 (en) High density magnetic random access memory
US7315470B2 (en) Data storage device and associated method for writing data to, and reading data from an unpatterned magnetic layer
WO2016159017A1 (ja) 磁気抵抗効果素子、磁気メモリ装置、製造方法、動作方法、及び集積回路
US10141068B2 (en) Magnetic element, skyrmion memory, skyrmion memory-device, solid-state electronic device, data-storage device, data processing and communication device
US9070456B2 (en) High density magnetic random access memory
WO2016035758A1 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置および通信装置
JP5483025B2 (ja) 磁気メモリ素子、磁気メモリ
JP6161026B2 (ja) 磁気メモリ
CN103310847B (zh) 移位寄存器存储器及其驱动方法
JP6436348B2 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、データ処理装置、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置及びデータ通信装置
JP2015138863A (ja) 半導体装置
JP6630035B2 (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
US10375698B2 (en) Memory system
KR102306829B1 (ko) 수직 형태 자기 이방성을 이용한 자기 소자 및 이를 포함하는 메모리 장치
CN117580440A (zh) 基于自旋霍尔效应材料的磁随机存储器及电子设备

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15815321

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2016531404

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

REEP Request for entry into the european phase

Ref document number: 2015815321

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2015815321

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20177003129

Country of ref document: KR

Kind code of ref document: A