KR102656264B1 - 전류를 이용한 스커미온 백 형성 방법 및 장치 - Google Patents

전류를 이용한 스커미온 백 형성 방법 및 장치 Download PDF

Info

Publication number
KR102656264B1
KR102656264B1 KR1020220079264A KR20220079264A KR102656264B1 KR 102656264 B1 KR102656264 B1 KR 102656264B1 KR 1020220079264 A KR1020220079264 A KR 1020220079264A KR 20220079264 A KR20220079264 A KR 20220079264A KR 102656264 B1 KR102656264 B1 KR 102656264B1
Authority
KR
South Korea
Prior art keywords
skyrmion
magnetic layer
current
bag
generating
Prior art date
Application number
KR1020220079264A
Other languages
English (en)
Other versions
KR20240002075A (ko
Inventor
이기석
한희성
정대한
김강휘
정수영
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to KR1020220079264A priority Critical patent/KR102656264B1/ko
Priority to PCT/KR2022/016718 priority patent/WO2024005273A1/ko
Publication of KR20240002075A publication Critical patent/KR20240002075A/ko
Application granted granted Critical
Publication of KR102656264B1 publication Critical patent/KR102656264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 전류를 이용한 스커미온 백(Skyrmion bag) 형성 방법 및 장치에 관한 것으로, 더욱 상세하게는 강자성체에 전류를 인가하여 스커미온 백을 효과적으로 생성하는 기술에 관한 것이다.
본 명세서의 실시예에 따른 스커미온 백을 생성하는 방법은, 제1 자성층에 제1 방향의 자화를 형성하는 단계; 제2 자성층에 제2 방향의 자화를 형성하는 단계; 상기 제1 자성층에, 상기 제1 방향으로 전자가 이동하도록 전류를 인가하여, 제1 스커미온(Skyrmion)을 생성하는 단계; 상기 제1 자성층에, 상기 제2 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온 내부에 제2 스커미온을 생성하는 단계를 포함하는 것을 특징으로 한다

Description

전류를 이용한 스커미온 백 형성 방법 및 장치{ Method and apparatus for forming a skirmion bag using electric current }
본 발명은 전류를 이용한 스커미온 백(Skyrmion bag) 형성 방법 및 장치에 관한 것으로, 더욱 상세하게는 강자성체에 전류를 인가하여 스커미온 백을 효과적으로 생성하는 기술에 관한 것이다.
반도체 집적회로의 고집적화, 고성능화에 따라서 새로운 미세 가공 기술이 지속적으로 개발되고 있다. 하지만 종래 반도체 소자에서는 집적도가 높아짐에 따라 게이트 산화막이 더 이상 절연막의 기능을 하지 않게 되며, 집적도를 높이기 위해 배선의 폭을 줄이는 경우 배선의 합선으로 인해 배선의 단락이 발생하게 된다. 이와 같이 종래의 반도체 소자에서는 전류 밀도의 증가로 인한 구조적 제한이 있으며 집적도를 높이기 위한 한계가 있다.
더 나아가 소모 전력의 급격한 증대에 따른 열문제, 정보처리 속도의 정체, 제조장비 및 공정비용의 급격한 증가 같은 한계에도 봉착하게 됨으로써, 실리콘 기반의 기존 소자 개념을 탈피한 새로운 개념 및 접근 방법이 시도되고 있다.
일 예로서 스커미온 기반 자기 메모리 소자에 관한 연구를 들 수 있다.
스커미온은 스핀(Spin)이 소용돌이 모양의 나선형으로 배열된 입자 형태의 스핀 구조체이며, 메모리 소자 속에서 펄스 전압의 높은 레벨을 1, 낮은 레벨을 0로 설정한 디지털 부호에 대응시켜 논리 연산을 수행하도록 설계할 수 있다. 더 나아가 스커미온이 다양한 형태로 중첩되어있는 스핀 구조체로서 스커미온 백을 이용하여 멀티 비트 연산 회로를 구현하고 있다.
그러나 스커미온은 비대칭 교환 또는 Dzyaloshinskii-Moriya interaction (DMI) 작용이 강하게 나타나는 일부 제한적인 상황에서만 생성되며, 스커미온 백 또한 제한적인 상황에서 생성할 수 있다.
이에 스커미온 및 스커미온 백을 효과적으로 생성하고 제어하는 방법 및 장치가 문제된다.
본 명세서의 실시 예는 상술한 문제점을 해결하기 위하여 제안된 것으로 전류 및 구조체를 이용한 스커미온 백 형성 방법 및 장치에 관하여 제안한다.
상술한 과제를 달성하기 위한 스커미온 백을 생성하는 방법은, 제1 자성층에 제1 방향의 자화를 형성하는 단계; 제2 자성층에 제2 방향의 자화를 형성하는 단계; 상기 제1 자성층에, 상기 제1 방향으로 전자가 이동하도록 전류를 인가하여, 제1 스커미온(Skyrmion)을 생성하는 단계; 상기 제1 자성층에, 상기 제2 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온 내부에 제2 스커미온을 생성하는 단계를 포함한다.
상술한 또 다른 과제를 달성하기 위한 스커미온 백을 생성하는 방법은, 상기 제1 자성층에, 상기 제2 방향으로 자기장을 인가하는 단계; 상기 제1 스커미온의 크기를 확인하는 단계; 상기 제1 스커미온의 크기가 임계값 이상인 경우, 상기 자기장을 차단하는 단계를 더 포함한다.
상술한 또 다른 과제를 달성하기 위한 스커미온 백을 생성하는 방법은, 상기 제1 자성층에 상기 제2 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온 내부에 상기 제3 스커미온을 생성하는 단계를 더 포함한다.
상술한 또 다른 과제를 달성하기 위한 스커미온 백을 생성하는 방법은, 상기 제1 스커미온 내부에 생성된 상기 제2 스커미온을 이동시키는 단계를 더 포함한다.
상술한 또 다른 과제를 달성하기 위한 상기 제1 스커미온 내부에 생성된 상기 제2 스커미온을 이동시키는 단계는, 상기 제2 스커미온에 제1 방향으로 전자가 이동하도록 전류를 인가하는 단계를 포함한다.
상술한 또 다른 과제를 달성하기 위한 상기 제1 스커미온 내부에 생성된 상기 제2 스커미온을 이동시키는 단계는, 상기 제1 자성층에 수평방향의 자기장을 인가하는 단계를 포함한다.
상술한 과제를 달성하기 위한 스커미온 백 생성 장치는, 전류를 인가하는 전류 인가부; 자기장을 인가하는 자기장 인가부; 헤비메탈층; 제1 방향의 자화가 형성되고, 전류 및 자기장에 기반하여 제1 스커미온(Skyrmion)이 생성되고, 전류에 기반하여 상기 제1 스커미온 내부에 제2 스커미온이 생성되는 제1 자성층; 및 제2 방향의 자화가 형성되는 제2 자성층;을 포함한다.
상술한 또 다른 과제를 달성하기 위한 스커미온 백 생성 장치는, 상기 제1 자성층에 상기 제1 방향의 자화를 형성하고, 상기 제2 자성층에 상기 제2 방향의 자화를 형성하며, 상기 제1 자성층에, 상기 제1 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온을 생성하고, 상기 제1 자성층에, 상기 제2 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온 내부에 제2 스커미온을 생성하도록 제어하는 제어부를 더 포함한다.
상술한 또 다른 과제를 달성하기 상기 제어부는, 상기 제1 자성층에, 상기 제2 방향으로 자기장을 인가하고, 상기 제1 스커미온의 크기를 확인하며, 상기 제1 스커미온의 크기가 임계값 이상인 경우, 상기 자기장을 차단한다.
상술한 또 다른 과제를 달성하기 상기 제어부는, 상기 제1 자성층에 상기 제2 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온 내부에 상기 제3 스커미온을 생성한다.
상술한 또 다른 과제를 달성하기 상기 제어부는, 상기 제1 스커미온 내부에 생성된 상기 제2 스커미온을 이동시킨다.
본 발명의 실시 예에 따르면 상대적으로 간단한 방법을 이용하여 스커미온 백을 생성할 수 있다.
본 발명의 또 다른 실시 예에 따르면 다중 스커미온 생성을 제어할 수 있다.
도 1은 스커미온 백의 형상을 개략적으로 도시하는 도면이다.
도 2는 본 발명의 실시예에 따른 스커미온 백 생성을 위한 구조체를 개략적으로 도시하는 도면이다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 전자 흐름에 따른 스커미온 백 생성 원리를 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 전류 인가부에 의해 인가되는 펄스 전류에 관한 그래프를 나타내는 도면이다.
도 5a 내지 5f는 본 발명의 실시예에 따라 인가되는 펄스 전류에 따라 스커미온이 생성되는 과정을 나타내는 도면이다.
도 6a 내지 6f는 본 발명의 실시예에 따라 인가되는 펄스 전류에 따라 제1 자성층에서 스커미온이 생성되는 과정을 나타내는 도면이다.
도 7은 본 발명의 실시예에 따른 스커미온 백 생성 장치가 스커미온을 생성하는 과정을 나타내는 순서도이다.
도 8은 본 발명의 실시예에 따른 스커미온 백 생성 장치가 스커미온 백을 생성하는 과정을 나타내는 순서도이다.
도 9a 내지 도 9e는 제2 스커미온을 이동시키는 방법에 관한 실시예를 나타내는 도면이다.
도 10은 본 발명의 실시예에 따른 스커미온 백 생성 장치의 블록 구성을 나타내는 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
하기에서 본 개시를 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다.
본 발명에 따른 스커미온(Skyrmion)이란 스핀(Spin)이 소용돌이 모양의 나선형으로 배열된 입자 형태의 스핀 구조체로서 마그네틱 스커미온을 의미할 수 있다.
도 1은 스커미온 백의 형상을 개략적으로 도시하는 도면이다.
스커미온 백(Skyrmion bag)이란 스커미온이 다양한 형태로 중첩되어있는 스핀 구조체를 총칭하는 용어로, 중첩된 스커미온의 수와 형태에 따라서 다른 동적 움직임을 가질 수 있다.
도 1을 참고하면, 더 큰 스커미온 내에 임의의 수의 스커미온이 포함되는 안정적인 고도 다중 스커미온 구성 구조를 스커미온 백으로 정의될 수 있다.
이러한 스커미온 백은 S와 괄호 내부 숫자의 조합으로 이름이 정해질 수 있다. 이때 S는 바깥쪽 스커미온을 의미하고 괄호 내부 숫자는 스커미온 내부에 위치하는 스커미온들의 숫자를 의미할 수 있다. 위와 같은 방법을 사용하면 모든 종류의 스커미온 백들을 구분할 수 있다.
따라서 단일 구조 스커미온이 메모리 소자 속에서 펄스 전압의 높은 레벨을 1, 낮은 레벨을 0로 설정한 디지털 부호에 대응시켜 논리 연산을 수행하도록 설계할 수 있는 것과 유사한 방식으로, 스커미온 백은 멀티비트 소자로 논리 연산을 수행 할 수 있다.
도 2는 본 발명의 실시예에 따른 스커미온 백 생성을 위한 구조체를 개략적으로 도시하는 도면이다.
스커미온은 Dzyaloshinskii-Moriya interaction (DMI) 작용이 강하게 나타나는 일부 제한적인 상황에서만 생성되며, 다중 스커미온인 스커미온 백을 생성하기 위해서는 적절한 구조체가 요구된다.
스커미온 백 생성을 위한 구조체는 제1 자성층(21), 제2 자성층(23), 제1 비자성층(25), 제2 비자성층(27)으로 구성될 수 있으며, 구조체와 전류 인가부(31)는 스커미온을 생성할 수 있다.
제1 자성층(21)은 및 제2 자성층(23)은 강자성체로서 예컨대 스퍼터링, MBE(molecular beam epitaxy), ALD(atomic layer deposition), PLD(pulse laser deposition), 전자 빔 이베퍼레이터(E-beam evaporator) 등과 같은 공정을 통해 단일층(mono_layer) 구조로서 계면(interfacial) Dzyaloshinskii-Moriya interaction (DMI)를 위한 단일층로 이루어지거나 또는 다층 구조로 형성될 수 있다. 또한 계면 DMI를 이용하는 경우일 때, 제1 자성층(21) 및 제2 자성층(23)은 단일층 구조로서 그 두께가, 예컨대 수Å 내지 수㎚의 범위로 될 수 있고, 그 선폭이, 예컨대 수십㎚ 내지 수㎛의 범위로 될 수 있다.
이러한 제1 자성층(21)은 제2 자성층(23) 보다 ?緞?, 전류에 의해 자기 구조가 쉽게 바뀔 수 있는 자유층으로서 기능할 수 있다. 또한 제2 자성층(23)은 강자성체 또는 반강자성체로, 제1 자성층(21)보다 두꺼운 두께를 가져 전류에 의한 토크가 자기 구조에 영향을 크게 미치지 못하는 고정층 역할을 할 수 있다. 이와 같은 전류에 의한 토크의 자기 구조 영향에 관하여는 후술하도록 한다.
제1 자성층(21)은 제1 방향의 자화가 형성되고, 전류 및 자기장에 기반하여 제1 스커미온(Skyrmion)이 생성되고, 전류에 기반하여 제1 스커미온 내부에 제2 스커미온이 생성될 수 있다. 제2 자성층(23)은 제2 방향의 자화가 형성될 수 있다. 예컨데 제1 방향의 자화가 UP 이라면, 제2 방향의 자화는 Down 일 수 있다.
제1 비자성층(25) 및 제2 비자성층(27) 중 적어도 하나는 헤비메탈 소재로 이루어질 수 있다. 헤비메탈층은 자유층과의 계면에서 DMI를 발생시켜 스커미온이 유지될 수 있도록 할 수 있다.
제1 비자성층(25) 및 제2 비자성층(27) 중 적어도 하나는 헤비메탈 소재인 경우, 나머지 하나는 산화물 또는 상기의 헤비메탈과는 다른 방향으로 DMI을 발생시키는 헤비메탈을 사용할 수 있다.
헤비메탈층으로는 예컨대 플래티넘, 탄탈, 이리듐, 탄탈륨, 하프늄, 텅스텐, 팔라듐 중 어느 하나 혹은 둘 이상의 혼합물이 사용될 수 있으며, 예컨대 스퍼터링, MBE, ALD, PLD 전자 빔 이베퍼레이터 등과 같은 공정을 통해 단일층 구조 또는 다층 구조로 형성될 수 있다. 여기에서, 헤비메탈층의 두께는, 예컨대 수㎚ 내지 수십㎚의 범위가 될 수 있으며, 그 선폭은, 예컨대 수십㎚ 내지 수㎛의 범위가 될 수 있다.
제2 비자성층(27)은 제1 자성층(21) 및 제2 자성층(23) 사이에 증착될 수 있으며, 자유층과 고정층을 구별하고, 자유층 위의 비자성층은 매우 얇은 자유층을 산화로부터 보호하는 기능을 수행할 수 있다.
도 2는 스커미온 백 생성을 위한 구조체는 설명의 편의를 위해 4개의 층을 가지는 것으로 도시하였으나, 자성층과 비자성층의 증착 순서에 따라 바뀌며, 사용한 비자성층의 종류에 따라서 같은 순서로 증착 되더라도 방향이 달라질 수 있다.
이외에도 스커미온 백 생성을 위한 구조체는 제1 자성층(21)은 제1 방향의 자화가 형성되고, 제2 자성층(23)은 제2 방향의 자화가 형성되며, 제1 자성층(21)에 스커미온이 생성될 수 있는 구조체일 수 있다.
도 3a 내지 도 3c는 본 발명의 실시예에 따른 전자 흐름에 따른 스커미온 백 생성 원리를 나타내는 도면이다. 도 3의 스커미온 백 생성을 위한 구조체는 설명의 편의를 위해 3층 구조로 도시하였다.
도 3a는 제1 자성층(21) 및 제2 자성층(23)에서 전류 인가부(31)의 전극으로 전자가 이동하는 경우를 도시한 것이며, 도 3b는 전류 인가부(31)의 전극에서 제1 자성층(21) 및 제2 자성층(23)으로 전자가 이동하는 경우를 도시한 것이다.
전자의 스핀 전달 토크가 자기구조에 미치는 영향에 따라 자성층을 자유층과 고정층으로 구분할 수 있다. 전술한 바와 같이 제1 자성층(21)은 자유층, 제2 자성층(23)은 고정층으로 구성될 수 있다.
제1 자성층(21)은 자기이방성이 약해서 자기구조가 쉽게 변할 수 있다. 이러한 제1 자성층(21)은 스커미온 백이 생성되거나 소멸될 수 있다. 제1 자성층(21)은 자유층으로서 자기구조가 쉽게 변할 수 있다. 자유층에 전자가 흐르면 자유층과 전자는 서로 자기모멘트를 교환할 수 있다.
제2 자성층(23)은 고정층으로 자기이방성이 강해서 자기구조가 쉽게 변하지 않을 수 있다. 제2 자성층(23)의 자기구조가 쉽게 변하지 않기 때문에, 고정층과 유사한 방향의 자기모멘트를 가진 전자는 고정층을 쉽게 지나갈 수 있지만 그렇지 않으면 저항을 받고 뒤로 반사될 수 있다.
도 3a를 참고하면 제1 자성층(21) 및 제2 자성층(23)에서 전류 인가부(31)의 전극으로 전자가 이동하는 경우, 전자는 고정층을 지나면서 고정층의 자화 방향과 같은 방향으로 자기 모멘트가 정렬되고, 자유층을 지나면서 스핀 전달 토크를 발생시킬 수 있다. 자유층과 전자가 서로 자기 모멘트를 교환하는 과정에서 자유층의 자기 구조는 고정층과 같은 방향으로 스핀 전달 토크를 받을 수 있다. 이와 같은 스핀 전달 토크는 전자가 자성체를 지나갈 때 전자가 가진 스핀이 자성체에 전달되면서 자성체의 자기 모멘트가 전자의 스핀과 같은 방향으로 돌아가는 토크를 의미할 수 있다.
결과적으로 제1 자성층(21)은 제2 자성층(23)과 자화 방향이 같은 방향으로 스핀 전달 토크를 받아 제2 자성층의 자화 방향을 가질 수 있다.
도 3b를 참고하면 전류 인가부(31)의 전극에서 제1 자성층(21) 및 제2 자성층(23)으로 전자가 이동하는 경우, 전극을 통해 유입되는 전자는 정렬되어 있지 않아 자유층에 영향을 미치지 않을 수 있다. 또한 전자가 고정층에 진입할 때, 고정층과 반대 방향의 자기 모멘트를 가지는 전자는 뒤로 반사될 수 있다. 이 때, 자유층과 전자가 서로 자기 모멘트를 교환하는 과정에서 자유층의 자기 구조는 고정층과 반대 방향으로 스핀 전달 토크를 받을 수 있다.
결과적으로 제1 자성층(21)은 제2 자성층(23)과 자화 방향이 반대 방향으로 스핀 전달 토크를 받아 제2 자성층의 반대 자화 방향을 가질 수 있다.
도 3c는 이와 같은 자성층의 자기구조가 변형되는 것을 도시한 도면이다.
도 3c를 참고하면 제1 자성층(21)에 제1 방향의 자화가 형성되고, 제2 자성층(23)에 제2 방향의 자화가 형성된 경우, 자성층에서 전극으로 전자가 이동하는 경우 전류 인가부(31)의 전극 주위에 제2 자성층(23)과 같은 제2 방향의 자기 구조 변형이 발생할 수 있다.
헤비메탈층은 자유층과의 계면에서 DMI를 발생시켜 스커미온이 유지될 수 있도록 할 수 있으므로, 제1 자성층(21)의 계면에 제2 방향의 자화를 가지는 스커미온이 생성될 수 있다. 이때 전자의 이동 방향을 바꾸는 방식으로 자유층의 계면 상의 자기 구조 변형을 수행할 수 있으므로 다중 스커미온을 생성할 수 있다.
이하에서는 다중 스커미온을 생성하는 실시예들에 관하여 후술하도록 한다.
도 4는 본 발명의 실시예에 따른 전류 인가부에 의해 인가되는 펄스 전류에 관한 그래프를 나타내는 도면이다.
전류 인가부(31)는 구조체에 펄스 전류를 인가하여 스커미온 백 또는 다중 스커미온을 생성할 수 있다. 전류 인가부(31)에 의해 인가되는 전류가 도 4와 같은 펄스 전류라고 가정하는 경우 구조체에 인가되는 전류의 방향 및 크기에 따라 제1 시점(401), 제2 시점(405), 제3 시점(409), 제 4시점(413), 제1 구간(403), 제2 구간(407), 제3 구간(411)으로 나뉘어 설명 될 수 있다.
제1 시점(401)은 제1 자성층(21)은 제1 방향의 자화가 형성되고, 제2 자성층(23)은 제2 방향의 자화가 형성된 구조체에 전류 인가부(31)에 의해 전류가 인가되는 시점을 의미할 수 있다.
제1 구간(403)은 전류 인가부(31)에 의해 구조체에서 전류 인가부(31)의 전극으로 전자가 이동하는 구간, 즉 제 1방향으로 전자가 인가 되는 구간일 수 있다.
제2 시점(405)은 자기장 인가부에 의해 구조체에 제2 방향의 자기장을 인가하고 있는 시점 또는 제 2방향으로 전자가 인가 되기 시작하는 시점일 수 있다.
제2 구간(407)은 전류 인가부(31)에 의해 전류 인가부(31)의 전극에서 구조체로 전자가 이동하는 구간, 즉 제 2방향으로 전자가 인가 되는 구간일 수 있다.
제3 시점(409)은 제 1방향으로 전자가 인가 되기 시작하는 시점일 수 있다.
제3 구간(411)은 전류 인가부(31)에 의해 구조체에서 전류 인가부(31)의 전극으로 전자가 이동하는 구간, 즉 제 1방향으로 전자가 인가 되는 구간일 수 있다. 제3 구간에서의 최대 전류의 크기는 제1 구간에서의 최대 전류의 크기보다 작을 수 있다.
제4 시점(413)은 펄스 전류가 종료되는 시점 또는 주기가 끝나는 시점을 의미할 수 있다.
도 5a 내지 5f는 본 발명의 실시예에 따라 인가되는 펄스 전류에 따라 스커미온이 생성되는 과정을 나타내는 도면이고, 도 6a 내지 6f는 본 발명의 실시예에 따라 인가되는 펄스 전류에 따라 제1 자성층에서 스커미온이 생성되는 과정을 나타내는 도면이다.
도 4에서의 제1 시점(401)은 도 5a 및 도 6a와 대응되고, 제1 구간(403)은 도 5b 및 도 6b와 대응되고, 제2 시점(405)은 도 5c 및 도 6c와 대응되고, 제2 구간(407)은 도 5d 및 도 6d와 대응되고, 제3 시점(409)은 도 5e 및 도 6e와 대응되고, 제3 구간(411)은 도 5f 및 도 6f와 대응될 수 있다.
도 5a 및 도 6a를 살피면 도 5a의 경우 제1 자성층(21)은 제1 방향의 자화가 형성되고, 제2 자성층(23)은 제2 방향의 자화가 형성된 구조체에 전류 인가부(31)에서의 전극(35)에 의해 전류가 인가되는 경우의 자화 방향과 전자의 이동 방향을 표시한 도면이다. 도 6a의 경우 제1 자성층(21)과 전극(35)이 접촉하는 지점에 관하여 개략적으로 도식화한 도면이다.
도 5b 및 도 6b를 살피면 도 5b의 경우, 전류 인가부(31)에 의해 구조체에서 전류 인가부(31)의 전극으로 전자가 이동할 때 전류 인가부(31)에서의 전극(35)에 의해 전류가 인가되는 경우의 자화 방향과 전자의 이동 방향을 표시한 도면이다. 이때 전류의 크기가 임계값 이상인 경우, 제1 자성층(21)에서 자기 구조 변형이 일어날 수 있다. 자기 구조 변형이 일어난 도 6b의 경우, 제1 자성층(21)과 전극(35)이 접촉하는 지점 및 자기 구조 변형에 의해 제1 스커미온(41)이 생성되는 것을 개략적으로 도식화한 도면이다.
이후 도 5c 및 도 6c를 살피면 도 5c의 경우, 자기장 인가부에 의해 구조체에 제2 방향의 자기장(33)을 인가하고 있는 도면이다. 구조체에 제2 방향의 자기장(33)을 인가 하면 자기 구조 변형이 발생된 제1 자성층(21)의 자화 변형 영역이 확장될 수 있다. 제2 방향으로 자기장(33)이 인가되는 도 6c의 경우, 제1 자성층(21)과 전극(35)이 접촉하는 지점 및 자기장(33)에 의해 제1 스커미온(41)이 확장되는 것을 개략적으로 도식화한 도면이다.
이후 도 5d 및 도 6d를 살피면 도 5d의 경우, 전류 인가부(31)에 의해 전류 인가부(31)의 전극에서 구조체로 전자가 이동하고, 제 2방향으로 전자가 인가 될 수 있다. 제1 자성층(21)은 제2 자성층(23)과 자화 방향이 반대 방향으로 스핀 전달 토크를 받아 제2 자성층의 반대 자화 방향을 가지는 자기 구조 변형이 발생할 수 있다. 도 6d의 경우, 제1 자성층(21)과 전극(35)이 접촉하는 지점 및 자기장(33)에 의해 제1 스커미온(41)의 내부에 제2 스커미온(43)이 생성되는 것을 개략적으로 도식화한 도면이다.
제1 스커미온(41)과 제2 스커미온(43)에 의해 스커미온 백이 생성될 수 있다. 다만 제1 스커미온(41) 내부에 추가적인 스커미온을 생성하는 방식으로 다른 종류의 스커미온 백을 생성할 수도 있다. 이를 위해 제1 스커미온(41) 내부의 제2 스커미온(43)을 이동시키고 다시 전극을 통해 제3 스커미온을 생성하는 방안을 후술한다.
도 5e 및 도 6e를 살피면 제 1방향으로 전자가 인가 되기 시작하는 시점을 도식화 한 것이다.
제1 방향으로 전자가 이동하도록 전류가 인가되는 도 5f 및 도 6f를 살피면, 최대 전류의 크기는 5b 및 5b에서 인가되는 최대 전류의 크기보다 작을 수 있다. 즉 제1 자성층(21)의 자기 구조의 변형이 발생되지 않고, 자화에 따른 반발력에 의해 제1 스커미온(41) 내부의 제2 스커미온(43)이 전극(35)으로부터 이동할 수 있다.
이후 제2 스커미온을 생성한 방식과 유사한 방식으로 전류를 인가하여 제3 스커미온 및 다중 스커미온을 가지는 스커미온 백을 생성할 수 있다.
도 7은 본 발명의 실시예에 따른 스커미온 백 생성 장치가 스커미온을 생성하는 과정을 나타내는 순서도이다.
도 7를 참고하면, 스커미온 백 생성 장치는 S701 단계에서, 자기장 인가부 또는 전류 인가부에 의해 제1 자성층에 제1 방향의 자화를 형성할 수 있다.
스커미온 백 생성 장치는 S703 단계에서, 자기장 인가부 또는 전류 인가부에 의해 제2 자성층에 제2 방향의 자화를 형성할 수 있다.
스커미온 백 생성 장치는 S705 단계에서, 제1 방향으로 전자가 이동하도록 전류를 인가하여, 제1 스커미온(Skyrmion)을 생성할 수 있다. 예컨대 전류 인가부(31)는 제2 방향으로 전류를 인가하게되는 경우, 제1 방향으로 전자가 이동한다. 즉 제1 자성층(21) 및 제2 자성층(23)에서 전류 인가부(31)의 전극으로 전자가 이동하도록 전류를 인가할 수 있다.
S705 단계에서, 제1 방향으로 전자가 이동하면 제1 자성층(21)의 계면에 제2 자성층의 자화 방향과 같은 방향으로 스핀 전달 토크를 받고, 제1 자성층(21)은 자기 구조 변형이 발생하여 제2 자화 방향을 가지는 제1 스커미온이 생성될 수 있다.
ㄹ S707 단계에서, 제1 자성층(21)에, 제2 방향으로 자기장을 인가할 수 있다. 구체적으로 제2 자화 방향을 가지는 제1 스커미온의 크기를 확장하기 위해 제2 방향으로 자기장을 인가할 수 있다. 제1 스커미온은 자기장에 의해 제2 방향의 자화 영역이 확장될 수 있다.
스커미온 백 생성 장치는 S709 단계에서, 제1 스커미온의 크기를 확인할 수 있다. 예를 들면 제1 스커미온의 크기가 임계값 이상인 경우 자기장 인가부에 의해 인가되는 자기장을 차단할 수 있다. 이와 같이 제1 스커미온을 생성하고 이하에서는 제1 스커미온 내부에 다중 스커미온을 생성하는 방법에 관하여 후술한다.
도 8은 본 발명의 실시예에 따른 스커미온 백 생성 장치가 스커미온 백을 생성하는 과정을 나타내는 순서도이다.
스커미온 백 생성 장치는 일련의 과정을 통해 생성된 제1 스커미온 내부에 적어도 한 개 이상의 스커미온을 생성할 수 있다.
도 8을 참고하면, 스커미온 백 생성 장치는 S801 단계에서, 제1 자성층에, 제2 방향으로 전자가 이동하도록 전류를 인가하여, 제1 스커미온 내부에 제2 스커미온을 생성할 수 있다. 구체적으로 전류 인가부(31)에 의해 전류 인가부(31)의 전극에서 구조체로 전자가 이동하고 제1 자성층(21)은 제2 자성층(23)과 자화 방향이 반대 방향으로 스핀 전달 토크를 받아 제2 자성층의 반대 자화 방향을 가지는 자기 구조 변형이 발생할 수 있다.
즉 제1 자성층(21)에 제2 방향과 반대 방향인 제1 방향의 자기 구조 변형이 발생하므로, 계면에 위치한 제1 스커미온 내부에 제2 스커미온을 생성할 수 있다.
스커미온 백 생성 장치는 S803 단계에서 제1 스커미온 내부에 생성된 제2 스커미온을 이동시킬 수 있다. 이는 전류 인가부의 전극의 위치로부터 제2 스커미온을 이동시키고 다시 제3 스커미온을 생성하기 위함이다. 예컨대 제2 스커미온에 제1 방향으로 전자가 이동하도록 전류를 인가하는 방식으로 제2 스커미온을 이동시킬 수 있다. 이때 S803 단계에서의 최대 전류의 크기는 S705 단계에서의 최대 전류의 크기보다 작을 수 있다.
스커미온 백 생성 장치는 S805 단계에서 제1 자성층에 제2 방향으로 전자가 이동하도록 전류를 인가하여, 제1 스커미온 내부에 제3 스커미온을 생성할 수 있다. 이는 제2 스커미온을 생성하는 과정과 동일하다.
도 7 및 도 8에서의 스커미온 백 생성 장치에 의해 구조체에 제1 스커미온 내부에 별도의 스커미온이 있는 스커미온 백을 생성할 수 있다.
도 7 및 도 8에서의 자화 방향 및 전류 방향을 변경할 경우, 스커미온 백의 자화 방향 또한 변경될 수 있으며, 이는 통상의 기술자에게 자명한 사항이다.
S803 단계에서 먼저 전극을 이용하야 제2 스커미온에 제1 방향으로 전자가 이동하도록 전류를 인가하는 방식에 관하여 전술하였다. 이하에서는 제1 스커미온 내부에 생성된 제2 스커미온을 이동시키는 다양한 방법에 관하여 후술하도록 한다.
도 9a 내지 도 9e는 제2 스커미온을 이동시키는 방법에 관한 실시예를 나타내는 도면이다.
도 9a를 참고하면, 구조체에 수평방향의 자기장(901)을 인가하여 스커미온 백 전체를 이동시키는 방법이 있을 수 있다. 이와 같은 방식을 통해 스커미온 백을 이동시키고, 제2 스커미온과 전극이 떨어져있고, 제1 스커미온의 내부에 위치한 경우 제3 스커미온을 생성하는 방식을 통해 다른 종류의 스커미온 백을 생성할 수 있다.
도 9b를 참고하면, 구조체에 수평방향의 전류(903)를 인가하여 스커미온 백 전체를 이동시키는 방법이 있을 수 있다. 이와 같은 방식을 통해 스커미온 백을 이동시키고, 제2 스커미온과 전극이 떨어져있고, 제1 스커미온의 내부에 위치한 경우 제3 스커미온을 생성하는 방식을 통해 다른 종류의 스커미온 백을 생성할 수 있다.
도 9c를 참고하면, 구조체에 교류 자기장(905)을 인가하고 스핀파(907)를 발생시키는 방식을 통해 제2 스커미온을 이동시키는 방법이 있을 수 있다. 제2 스커미온을 전극으로부터 이격시킨뒤, 제1 스커미온의 내부에 위치한 경우 제3 스커미온을 생성하는 방식을 통해 다른 종류의 스커미온 백을 생성할 수 있다.
도 9d 및 도 9e를 참고하면 최초 전극의 위치를 비대칭 하게 배치한 뒤 제1 스커미온, 제2 스커미온을 생성하게 되면, 비대칭 포텐셜로 인하여 스커미온이 포텐셜 에너지가 최소화 되는 방향으로 이동할 수 있다. 예를 들면 전극의 위치가 제1 자성층의 일 측면에 치우쳐 있는 경우, 스커미온이 생성되면 도파로 경계등에 의한 반발력으로 인해 제1 자성층의 중앙으로 이동하게 될 수 있다. 이와 같은 방식으로 제2 스커미온을 전극으로부터 이격시킨뒤, 제1 스커미온의 내부에 위치한 경우 제3 스커미온을 생성하는 방식을 통해 다른 종류의 스커미온 백을 생성할 수 있다.
도 10은 본 발명의 실시예에 따른 스커미온 백 생성 장치의 블록 구성을 나타내는 도면이다.
스커미온 백 생성 장치(1000)는 제어부(1010), 전류 인가부(1020), 자기장 인가부(1030) 및 구조체(1040)을 포함하는 것으로 도시하였으나 반드시 이에 한정되는 것이 아니다. 예를 들면 제어부(1010), 전류 인가부(1020), 자기장 인가부(1030) 및 구조체(1040)는 물리적으로 독립한 구성일 수 있다.
제어부(1010)는 스커미온 백 생성 장치(1000)를 전반적으로 제어하기 위한 구성일 수 있다. 구체적으로 제어부(1010)는 CPU, 램(RAM), 롬(ROM), 시스템 버스 등을 포함할 수 있다. 제어부(1010)는 단일 CPU 또는 복수의 CPU(또는 DSP, SoC)로 구현될 수 있다. 일 실시예로, 제어부(1010)는 디지털 신호를 처리하는 디지털 시그널 프로세서(digital signal processor(DSP), 마이크로프로세서(microprocessor), TCON(Time controller)으로 구현될 수 있다.
예컨대 제어부(1010)는 제1 자성층에 제1 방향의 자화를 형성하고, 제2 자성층에 제2 방향의 자화를 형성하며, 제1 자성층에, 제1 방향으로 전자가 이동하도록 전류를 인가하여, 제1 스커미온을 생성하고, 제1 자성층에, 제2 방향으로 전자가 이동하도록 전류를 인가하여, 제1 스커미온 내부에 제2 스커미온을 생성하도록 제어할 수 있다.
전류 인가부(1020)는 구조체(1040)에 전류를 인가하여 스커미온 백을 생성하거나 이동을 제어할 수 있다.
자기장 인가부(1030)는 구조체(1040)에 자기장을 인가하여 스커미온의 크기를 변경하거나, 스커미온의 이동을 제어할 수 있다.
구조체(1040)는 제1 자성층, 제2 자성층 및 헤비메탈층을 포함할 수 있으며 제어부(1010), 전류 인가부(1020), 자기장 인가부(1030)에 기반하여 제1 자성층의 계면에 스커미온 백을 생성할 수 있다.
한편, 본 명세서와 도면에는 본 발명의 바람직한 실시 예에 대하여 게시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
1000: 스커미온 백 생성 장치
1010: 제어부
1040: 구조체
21: 제1 자성층
23: 제2 자성층
25: 제1 비자성층
27: 제2 비자성층
31: 전류 인가부
33: 자기장
401: 제1 시점
403: 제1 구간
405: 제2 시점
407: 제2 구간
409: 제3 시점
411: 제3 구간
413: 제 4시점
43: 제2 스커미온
901: 수평방향의 자기장
903: 수평방향의 전류
905: 교류 자기장
907: 스핀파

Claims (11)

  1. 스커미온 백을 생성하는 방법에 있어서,
    제1 자성층에 제1 방향의 자화를 형성하는 단계;
    제2 자성층에 제2 방향의 자화를 형성하는 단계;
    상기 제1 자성층에, 상기 제1 방향으로 전자가 이동하도록 전류를 인가하여, 제1 스커미온(Skyrmion)을 생성하는 단계;
    상기 제1 자성층에, 상기 제2 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온 내부에 제2 스커미온을 생성하는 단계를 포함하는 스커미온 백을 생성하는 방법.
  2. 제1 항에 있어서,
    상기 제1 자성층에, 상기 제2 방향으로 자기장을 인가하는 단계;
    상기 제1 스커미온의 크기를 확인하는 단계;
    상기 제1 스커미온의 크기가 임계값 이상인 경우, 상기 자기장을 차단하는 단계를 더 포함하는 스커미온 백을 생성하는 방법.
  3. 제1 항에 있어서,
    상기 제1 자성층에 상기 제2 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온 내부에 제3 스커미온을 생성하는 단계를 더 포함하는 스커미온 백을 생성하는 방법.
  4. 제1 항에 있어서,
    상기 제1 스커미온 내부에 생성된 상기 제2 스커미온을 이동시키는 단계를 더 포함하는 스커미온 백을 생성하는 방법.
  5. 제4 항에 있어서,
    상기 제1 스커미온 내부에 생성된 상기 제2 스커미온을 이동시키는 단계는,
    상기 제2 스커미온에 제1 방향으로 전자가 이동하도록 전류를 인가하는 단계를 포함하는 스커미온 백을 생성하는 방법.
  6. 제4 항에 있어서,
    상기 제1 스커미온 내부에 생성된 상기 제2 스커미온을 이동시키는 단계는,
    상기 제1 자성층에 수평방향의 자기장을 인가하는 단계를 포함하는 스커미온 백을 생성하는 방법.
  7. 전류를 인가하는 전류 인가부;
    자기장을 인가하는 자기장 인가부;
    헤비메탈층;
    제1 방향의 자화가 형성되고, 전류 및 자기장에 기반하여 제1 스커미온(Skyrmion)이 생성되고, 전류에 기반하여 상기 제1 스커미온 내부에 제2 스커미온이 생성되는 제1 자성층; 및
    제2 방향의 자화가 형성되는 제2 자성층;
    을 포함하는 스커미온 백 생성 장치.
  8. 제7 항에 있어서,
    상기 제1 자성층에 상기 제1 방향의 자화를 형성하고, 상기 제2 자성층에 상기 제2 방향의 자화를 형성하며, 상기 제1 자성층에, 상기 제1 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온을 생성하고, 상기 제1 자성층에, 상기 제2 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온 내부에 제2 스커미온을 생성하도록 제어하는 제어부를 더 포함하는 스커미온 백 생성 장치.
  9. 제8 항에 있어서,
    상기 제어부는,
    상기 제1 자성층에, 상기 제2 방향으로 자기장을 인가하고, 상기 제1 스커미온의 크기를 확인하며, 상기 제1 스커미온의 크기가 임계값 이상인 경우, 상기 자기장을 차단하는 스커미온 백 생성 장치.
  10. 제8 항에 있어서,
    상기 제어부는,
    상기 제1 자성층에 상기 제2 방향으로 전자가 이동하도록 전류를 인가하여, 상기 제1 스커미온 내부에 제3 스커미온을 생성하는 스커미온 백 생성 장치.
  11. 제8 항에 있어서,
    상기 제어부는,
    상기 제1 스커미온 내부에 생성된 상기 제2 스커미온을 이동시키는 스커미온 백 생성 장치.


KR1020220079264A 2022-06-28 2022-06-28 전류를 이용한 스커미온 백 형성 방법 및 장치 KR102656264B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220079264A KR102656264B1 (ko) 2022-06-28 2022-06-28 전류를 이용한 스커미온 백 형성 방법 및 장치
PCT/KR2022/016718 WO2024005273A1 (ko) 2022-06-28 2022-10-28 전류를 이용한 스커미온 백 형성 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220079264A KR102656264B1 (ko) 2022-06-28 2022-06-28 전류를 이용한 스커미온 백 형성 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20240002075A KR20240002075A (ko) 2024-01-04
KR102656264B1 true KR102656264B1 (ko) 2024-04-09

Family

ID=89380822

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220079264A KR102656264B1 (ko) 2022-06-28 2022-06-28 전류를 이용한 스커미온 백 형성 방법 및 장치

Country Status (2)

Country Link
KR (1) KR102656264B1 (ko)
WO (1) WO2024005273A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875931B1 (ko) 2017-07-07 2018-07-06 울산과학기술원 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법
KR101924723B1 (ko) 2017-06-07 2018-12-03 재단법인대구경북과학기술원 스커미온 메모리 소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6677944B2 (ja) * 2014-07-04 2020-04-08 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、固体電子デバイス、データ記録装置、データ処理装置および通信装置
KR102099068B1 (ko) * 2014-10-28 2020-04-08 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 자기 소자, 스커미온 메모리, 스커미온 메모리 장치, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
JP6721902B2 (ja) * 2014-11-27 2020-07-15 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置及び通信装置
US20220199310A1 (en) * 2019-08-19 2022-06-23 Georgetown University Large Dzyaloshinskii-Moriya Interaction and Perpendicular Magnetic Anisotrophy Induced by Chemisorbed Species on Ferromagnets
KR102421973B1 (ko) * 2020-04-03 2022-07-18 한국과학기술원 스커미온 가이딩 소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101924723B1 (ko) 2017-06-07 2018-12-03 재단법인대구경북과학기술원 스커미온 메모리 소자
KR101875931B1 (ko) 2017-07-07 2018-07-06 울산과학기술원 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법

Also Published As

Publication number Publication date
KR20240002075A (ko) 2024-01-04
WO2024005273A1 (ko) 2024-01-04

Similar Documents

Publication Publication Date Title
US7439770B2 (en) Magnetic tunneling junction based logic circuits and methods of operating the same
CN1729537A (zh) 具有减小的翻转磁场的磁致电阻随机存取存储器
Liu et al. Magnetic–electrical interface for nanomagnet logic
JP2011086932A (ja) 磁気抵抗素子、それを含む情報保存装置及び該情報保存装置の動作方法
Breitkreutz et al. 1-bit full adder in perpendicular nanomagnetic logic using a novel 5-input majority gate
JP2010161362A (ja) 磁性構造体、磁性構造体の形成方法、磁性構造体を含む情報記録装置、及びその製造及び動作方法
KR100933888B1 (ko) 자성 금속을 이용한 자기 기억 소자
CN105393306B (zh) 用于存储器和逻辑单元的磁性元件
CN109449285A (zh) 一种自旋轨道转矩磁阻式随机存储器及其制造方法
Sani et al. Current induced vortices in multi-nanocontact spin-torque devices
KR102656264B1 (ko) 전류를 이용한 스커미온 백 형성 방법 및 장치
KR101964904B1 (ko) 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법
US20140028351A1 (en) Nanomagnetic Logic Gate and an Electronic Device
KR101875931B1 (ko) 스커미온 형성을 위한 메탈 구조물, 메탈 구조물 내 스커미온 형성 방법
US8406045B1 (en) Three terminal magnetic element
KR20090015593A (ko) 자속밀도인가 자벽이동 기억 장치, 그 동작 방법 및 그형성 방법
KR102671872B1 (ko) 자구벽이 형성된 메탈구조물 및 스커미온 생성 방법
JP2018072962A (ja) 論理演算デバイスおよび論理演算方法
Kiermaier et al. Programmable input for nanomagnetic logic devices
KR20240002077A (ko) 자구벽이 형성된 메탈구조물 및 스커미온 생성 방법
KR20240078649A (ko) 자구벽이 형성된 메탈구조물 및 스커미온 생성 방법
US11309006B2 (en) Magnetic memory devices including magnetic structure with magnetic domains
KR102303888B1 (ko) 자기 로직 소자
CN112349830A (zh) 磁存储器件
Kaizawa et al. Single-electron device with Si nanodot array and multiple input gates

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant