KR102006671B1 - 자기 소자, 스커미온 메모리, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치 - Google Patents

자기 소자, 스커미온 메모리, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치 Download PDF

Info

Publication number
KR102006671B1
KR102006671B1 KR1020177005912A KR20177005912A KR102006671B1 KR 102006671 B1 KR102006671 B1 KR 102006671B1 KR 1020177005912 A KR1020177005912 A KR 1020177005912A KR 20177005912 A KR20177005912 A KR 20177005912A KR 102006671 B1 KR102006671 B1 KR 102006671B1
Authority
KR
South Korea
Prior art keywords
magnetic
film
skimion
nonmagnetic
memory
Prior art date
Application number
KR1020177005912A
Other languages
English (en)
Other versions
KR20170042308A (ko
Inventor
마사오 나카무라
조부 마츠노
마사시 가와사키
요시노리 토쿠라
요시오 가네코
Original Assignee
고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소 filed Critical 고쿠리쓰 겐큐 가이하쓰 호징 리가가쿠 겐큐소
Publication of KR20170042308A publication Critical patent/KR20170042308A/ko
Application granted granted Critical
Publication of KR102006671B1 publication Critical patent/KR102006671B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H01L43/02—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1933—Perovskites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/22—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H01L43/08—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Abstract

자성층과 비자성층으로 이루어지는 적층 막으로 스커미온을 생성할 수 있는 자기 소자 및 이 자기 소자를 응용한 스커미온 메모리 등을 제공한다. 이차원 적층 막을 구비한 스커미온을 생성하기 위한 자기 소자로서, 이차원 적층막은 자성막과 자성막에 적층한 비자성막으로 구성된 다층막을 적어도 하나 이상 적층한 이차원 적층막을 갖는 자기 소자를 제공한다. 또한, 당해 자기 소자를 두께 방향으로 복수 적층하고있는 스커미온 메모리를 제공한다.

Description

자기 소자, 스커미온 메모리, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치{MAGNETIC ELEMENT, SKYRMION MEMORY, SOLID-STATE ELECTRONIC DEVICE, DATA-STORAGE DEVICE, DATA PROCESSING AND COMMUNICATION DEVICE}
본 발명은 스커미온을 생성, 삭제 가능한 자기 소자, 상기 자기 소자를 이용한 스커미온 메모리, 스커미온 메모리 탑재 고체 전자 장치, 스커미온 메모리를 내장한 데이터 기록 장치, 스커미온 메모리를 내장한 데이터 처리 장치 및 스커미온 메모리를 내장한 통신 장치에 관한 것이다.
자성체의 자기 모멘트를 디지털 정보로 이용하는 자기 소자가 알려져 있다. 자기소자인 스커미온을 사용한 스커미온 메모리는 나노 스케일의 정보 유지 시 전력을 필요로 하지 않는 비휘발성 메모리 요소 구조를 가진다. 상기 자기 소자는 나노 스케일의 자기 구조에 의한 초고밀도성 등의 장점에서 대용량 정보 저장 매체로의 응용이 기대되고 전자 장치의 메모리 장치로 그 중요도가 증가하고 있다.
차세대 자기 메모리 장치의 후보로는 미국 IBM을 중심으로 마그네틱 시프트 레지스터가 제안되어있다. 마그네틱 시프트 레지스터는 자기 도메인 자벽을 구동하고 그 자기 모멘트 배치를 전류로 전송하고 기억 정보를 읽어내는 기술이다(특허 문헌 1 참조).
도 46은 전류에 의한 자기 도메인 자벽 구동의 원리를 나타내는 모식도이다. 서로 자기 모멘트의 방향이 상반되는 자기 영역의 경계가 도메인 자벽이다. 도 46은 마그네틱 시프트 레지스터(1)의 도메인 자벽을 실선으로 나타내고 있다. 마그네틱 시프트 레지스터(1)에 화살표 방향의 전류를 흘림으로써 자기 도메인 자벽이 구동된다. 도메인 자벽이 이동함으로써 자기 센서(2)의 위쪽에 위치하는 자기 모멘트의 방향에 따른 자기가 변화한다. 상기 자기 변화를 자기 센서(2)에서 감지하여 자기 정보를 꺼낸다.
그러나 이러한 마그네틱 시프트 레지스터(1)은 자기 도메인 자벽을 이동시에 큰 전류가 필요하며, 또한 자기 도메인 자벽의 전송 속도가 느리다는 단점을 가지고 있다. 이로 인해 메모리의 쓰기, 지우기 시간이 늦어진다.
그래서 본원 발명자는 자성체 중에 발생하는 스커미온을 기억 단위로 사용한 스커미온 자기 소자를 제안했다(특허 문헌 2 참조). 이 제안에서 본원 발명자들은 스커미온을 전류로 구동할 수 있음을 나타냈다.
[특허 문헌 1] 미국 특허 제 6834005 호 명세서 [특허 문헌 2] 특개 2014-86470 호 공보
[비 특허 문헌 1] 永長 直人, 十倉 好紀 "Topological properties and dynamics of magnetic skyrmions", Nature Nanotechnology, 영국, Nature Publishing Group, 2013 년 12 월 4 일, Vol. 8, p899-911. [비 특허 문헌 2] D. C. Worledge, T. H. Geballe "Negative Spin-Polarization of SrRuO3", PHYSICAL REVIEW LETTERS, 미국, The American Physical Society, 2000 년 12 월 11 일, Vol. 85, Number24, p5182-5185. [비 특허 문헌 3] J. -H. Park, E. Vescovo, H. -J. Kim, C. Kwon, R. Ramesh, T. Venkatesan "Direct evidence for a half-metallic ferromagnet" NATURE, 영국, Nature Publishing Group, 1998 년 4 월 23 일, Vol. 392, p794-796.
스커미온은 직경이 1nm부터 500nm인 극히 미소한 자기 구조를 가지며, 그 구조를 장시간 유지할 수 있기 때문에 메모리 소자로 응용하는 것에 대한 기대가 높아지고 있다. 지금까지 발견된 스커미온을 형성하는 재료는 나선형 자성을 나타내는 카이럴 자성체의 FeG나 MnSi 등의 단체 화합물 재료이다(비 특허 문헌 2). 실용에 있어서는 스커미온 상이 안정하고, 스커미온 크기(직경)의 자유로운 설계 및 선택이 가능하며, 박막의 적층 구조를 가지고, LSI 프로세스에서 쉽게 제조할 수 있는 것이 바람직하다. 그래서 지금까지 알려져 있지 않았던 복합 박막 적층 재료에서 스커미온 상을 발현시키는 재료가 필요하다.
본 발명의 제1 양태에서는 이차원 적층막을 구비한 스커미온을 생성하기 위한 자기 소자로서, 이차원 적층막은 자성막과 자성막에 적층한 비자성막으로 구성된 다층막을 적어도 하나 이상 적층한 이차원 적층막을 가지는 자기 소자를 제공한다.
본 발명의 제2 양태에서는 자성막을 구비한 스커미온을 생성하기 위한 자기 소자로서, 자성막은 Ru 원소를 2.5 %에서 10 %의 범위에서 첨가한 페로브스카이트형 산화물La1 - xSrxMnO3, 0≤ x ≤1로 이루어지는 자기 소자를 제공한다.
본 발명의 제3 양태에서는 제1 또는 제2 양태의 자기 소자를 두께 방향으로 복수 적층하고 있는 스커미온 메모리를 제공한다.
본 발명의 제4 양태에서는 제1 또는 제2 양태의 자기 소자와, 자기 소자에 대향하여 설치하고, 자기 소자에 자기장을 인가하는 자기장 발생부를 구비하는 스커미온 메모리를 제공한다.
본 발명의 제5 양태에서는 기판과, 기판 상에 형성한 반도체 소자 및 반도체 소자의 상부에 적층된 제1 양태에 기재된 자기 소자와, 자기 소자에 대향하여 설치하고, 자기 소자에 자기장을 인가하는 자기장 발생부를 구비하는 스커미온 메모리를 제공한다.
본 발명의 제6 양태에 있어서는 제3 내지 제5 양태 중 하나의 스커미온 메모리 또는 스커미온 메모리 장치와 고체 전자 장치를 동일한 칩 내에 구비하는 스커미온 메모리 탑재 고체 전자 장치를 제공한다.
본 발명의 제7 양태에 있어서는 제3 내지 제5 양태 중 하나의 스커미온 메모리 또는 스커미온 메모리 장치를 탑재 한 데이터 기록 장치를 제공한다.
본 발명의 제8 양태에 있어서는 제3 내지 제5 양태 중 하나의 스커미온 메모리 또는 스커미온 메모리 장치를 탑재한 데이터 처리 장치를 제공한다.
본 발명의 제9 양태에서는 제3 내지 제5 양태 중 하나의 스커미온 메모리 또는 스커미온 메모리 장치를 탑재한 통신 장치를 제공한다.
도 1은 자성체 중 자기 모멘트의 나노 스케일 자기 구조체인 스커미온의 일례를 나타내는 모식도이다. 자기 모멘트의 강도와 방향을 화살표로 모식적으로 나타낸다.
도 2는 헬리시티(helicity)가 다른 스커미온(40)을 나타내는 도면이다.
도 3은 이차원 적층막(11)에 형성한 스커미온(40)의 모식도를 나타낸다.
도 4는 스커미온 상을 형성하는 적층체(14) 구성의 일례를 나타낸다.
도 5는 스커미온 상을 형성하는 적층체(14) 구성의 일례를 나타낸다.
도 6은 실시예 1,2에 관한 이차원 적층막(11)의 일례를 나타낸다.
도 7은 홀(hall) 전압 측정용 전극 패턴의 일례를 나타낸다.
도 8은 스커미온 상에서 홀 전압 발생 메커니즘을 나타낸 모식도이다.
도 9는 5K의 적층체(14)의 홀 저항의 자기장 의존성을 나타낸다.
도 10은 20K의 적층체(14)의 홀 저항의 자기장 의존성을 나타낸다.
도 11은 40K의 적층체(14)의 홀 저항의 자기장 의존성을 나타낸다.
도 12는 60K의 적층체(14)의 홀 저항의 자기장 의존성을 나타낸다.
도 13은 80K의 적층체(14)의 홀 저항의 자기장 의존성을 나타낸다.
도 14는 SrIrO3와 SrTiO3 적층 박막의 스커미온 유래의 홀 저항을 나타낸다.
도 15는 SrIrO3 / SrRuO3 / SrTiO3 적층 박막의 스커미온 상을 나타내는 위상 다이어그램이다.
도 16은 SrIrO3 / SrRuO3 / SrTiO3 적층 박막의 스커미온 크기를 나타낸다.
도 17은 SrIrO3 / SrRuO3 / SrTiO3 적층 박막의 자기장 각도 의존성을 나타낸다.
도 18은 SrIrO3 / SrRuO3 / SrTiO3 적층 박막의 자기장 cosθ 각도 의존성을 나타낸다.
도 19는 스커미온(40)을 형성한 자성막(12)의 단면도를 나타낸다.
도 20은 Ru 원소를 5 % 첨가한 LaSrMnO3 박막의 X 선 회절 패턴이다.
도 21은 Ru 원소를 2.5 % 첨가한 LaSrMnO3 박막의 자화의 온도 의존성을 나타낸다.
도 22는 Ru 원소를 2.5 % 첨가한 LaSrMnO3 박막의 자화의 자기장 의존성을 나타낸다.
도 23은 Ru 원소를 5 % 첨가한 LaSrMnO3 박막의 자화의 자기장 의존성을 나타낸다.
도 24는 Ru 원소를 10 % 첨가한 LaSrMnO3 박막의 자화의 온도 의존성을 나타낸다.
도 25는 Ru 원소를 10 % 첨가한 LaSrMnO3 박막의 자화의 자기장 의존성을 나타낸다.
도 26은 Ru 원소를 5 % 첨가한 LaSrMnO3 박막의 자화의 자기장 의존성을 나타낸다.
도 27은 Ru 원소를 2.5 % 첨가한 LaSrMnO3 박막의 홀 저항 100K에서 홀 저항과 자화의 비교도이다.
도 28은 Ru 원소를 10 % 첨가 한 LaSrMnO3 박막의 홀 저항 100K에서 홀 저항과 자화의 비교도이다.
도 29는 Ru 원소를 5 % 첨가 한 LaSrMnO3 박막의 홀 저항 100K에서 홀 저항과 자화의 비교도이다.
도 30은 Ru 원소를 5 % 첨가 한 LaSrMnO3 박막의 150K에서 홀 저항과 자화의 비교도이다.
도 31은 Ru 원소를 5 % 첨가 한 LaSrMnO3 박막의 200K에서 홀 저항과 자화의 비교도이다.
도 32는 Ru 원소를 5 % 첨가 한 LaSrMnO3 박막의 스커미온 유래의 홀 저항을 나타낸다.
도 33은 Ru 원소를 5 % 첨가 한 LaSrMnO3 박막의 스커미온의 위상 다이어그램을 나타낸다.
도 34는 Ru 원소를 5 % 첨가 한 LaSrMnO3 박막의 스커미온 직경을 나타낸다.
도 35는 토폴로지컬 홀 효과의 자기장의 각도 의존성을 나타낸다.
도 36은 토폴로지컬 홀 효과의 자기장의 각도 의존성을 설명하는 개념도를 나타낸다.
도 37은 스커미온 메모리(100)의 구성 예를 나타낸다.
도 38은 전류 생성부가 오목부인 경우의 스커미온 메모리(100)의 구성 예를 나타낸다.
도 39는 전류 생성부가 L 부인 경우의 스커미온 메모리(100)의 구성 예를 나타낸다.
도 40은 스커미온 메모리(100)의 구성 예를 나타낸다.
도 41은 스커미온 메모리 장치(110)의 구성 예를 나타낸다.
도 42는 스커미온 메모리 탑재 고체 전자 장치(200)의 구성 예를 나타낸 모식도이다.
도 43은 데이터 처리 장치(300)의 구성 예를 나타낸 모식도이다.
도 44는 데이터 기록 장치(400)의 구성 예를 나타낸 모식도이다.
도 45는 통신 장치(500)의 구성 예를 나타낸 모식도이다.
도 46은 전류에 의한 자기 도메인 구동 원리를 나타내는 도면이다.
이하, 발명의 실시 예를 통해 본 발명을 설명하지만, 이하의 실시 예는 청구 범위에 관한 발명을 한정하는 것은 아니다. 또한, 실시 형태에서 설명되고 있는 특징의 조합 모두가 발명의 해결 수단에 필수적이라고는 할 수 없다.
스커미온을 생성할 수 있는 자성체의 일례로 카이럴 자성체가 있다. 카이럴 자성체는 외부 자기장의 인가가 없는 경우 자기 모멘트 배치가 자기 모멘트의 방향에 대해 나선형으로 회전하는 자기 질서상을 따르는 자성체이다. 외부 자기장을 인가함으로써, 카이럴 자성체는 스커미온이 존재하는 상태를 거쳐 강자성상이 된다.
도 1은 자성체(10)의 나노 스케일 자기 구조체인 스커미온(40)의 일례를 나타내는 모식도이다. 도 1에서 각 화살표는 스커미온(40)의 자기 모멘트의 방향을 나타낸다. x 축과 y 축이 서로 직교하는 축이며, z 축이 xy 평면에 직교하는 축이다.
자성체(10)는 x-y 평면에 평행한 평면을 갖는다. 자성체(10)의 상기 평면상에 있는 모든 방향을 향하는 자기 모멘트는 스커미온(40)을 구성한다. 본 예에서는 자성체(10)에 인가하는 자기장의 방향은 플러스 z 방향이다. 이 경우 본 예의 스커 미온(40)의 최외주의 자기 모멘트는 플러스 z 방향으로 향한다.
스커 미온(40)에서 자기 모멘트는 최외각에서부터 내측을 향해 나선형으로 회전한다. 또한, 자기 모멘트의 방향은 상기 나선형 모양의 회전에 따라 서서히 플러스 z 방향에서 마이너스 z 방향으로 방향을 바꾼다.
스커미온(40)은 중심에서부터 최외주 사이에서 자기 모멘트의 방향이 연속적으로 뒤틀린다. 즉, 스커미온(40)은 자기 모멘트의 소용돌이 구조를 가지는 나노 스케일 자기 구조체이다. 스커미온(40)이 존재하는 자성체(10)가 얇은 판형 고체 물질의 경우 스커미온(40)을 구성하는 자기 모멘트는 그 두께 방향과 같은 방향이다. 즉 판의 깊이 방향(z 방향)에서는 표면에서 뒷면까지 같은 방향의 자기 모멘트로 구성된다. 스커미온(40)의 직경은 스커미온(40)의 최외주의 직경을 말한다. 본 예에서 최외주은 도 1에 나타낸 외부 자기장과 같은 방향을 향한 자기 모멘트의 원주를 가리킨다.
스커미온 수 Nsk는, 소용돌이 구조를 가지는 나노 스케일 자기 구조체인 스커미온(40)을 특징짓는다. 스커미온 수는 이하의 [수학식 1] 및 [수학식 2] 로 표현할 수 있다. [수학식 2] 에서 자기 모멘트와 z 축과의 극 각도 θ(r)는 스커미온(40)의 중심으로부터의 거리 r의 연속 함수이다. 극 각도 θ(r)는 r을 0에서 ∞까지 변화시켰을 때, π에서 0까지 또는 0부터 π까지 변화한다.
Figure 112017021093951-pct00001
Figure 112017021093951-pct00002
Figure 112017021093951-pct00003
[수학식 1] 에서, n (r)은 위치 r에서 스커미온(40)의 자기 모멘트의 방향을 나타내는 단위 벡터이다. [수학식 2] 에서, m은 전압(voltage)이고, γ는 헬리시티(helicity)이다. [수학식 1] 및 [수학식 2]에서 θ(r)는 r을 에서 ∞까지 변화시키고, π에서 0까지 변화할 때 Nsk = -m이 된다.
도 2는 헬리시티(helicity) γ가 다른 스커미온(40)을 나타내는 모식도이다(비 특허 문헌 1). 특히 스커미온 수 Nsk = -1의 경우의 예를 도 2에 나타낸다. 도 2 (e)는 자기 모멘트 n의 좌표 취하는 방법(오른손 계)을 나타낸다. 또한, 오른손 계이기 때문에, nx 축 및 ny 축에 대해서 nz 축은 지면 뒤에서 앞쪽 방향을 취한다. 도 2 (a)에서 도 2 (e)에서 색조(濃淡)는 자기 모멘트의 방향을 나타낸다.
도 2 (e)의 원주상의 색조로 나타내는 자기 모멘트는 nx-ny 평면상의 방향을 가진다. 이에 대해, 도 2 (e)에서의 원형 중심의 가장 엷은 색조(흰색)로 나타내는 자기 모멘트는 지면 뒤에서 앞쪽의 방향을 가진다. 원주에서 중심까지 사이의 각 위치의 색조로 나타내는 자기 모멘트의 nz 축에 대한 각도는, 중심으로부터의 거리에 따라 π에서 0을 취한다. 도 2 (a)내지 도 2 (d)의 각 자기 모멘트의 방향은 도 2 (e)에서 동일한 색조로 나타낸다. 또한, 도 2 (a) 내지 도 2 (d)의 스커미온(40)의 중심처럼 가장 어두운 색조(검정)로 나타내는 자기 모멘트는, 지면 앞에서 지면 뒷면의 방향을 가진다. 도 2 (a) 내지 도 2 (d)에서 각 화살표는 자기 구조체의 중심으로부터 소정의 거리에서의 자기 모멘트를 나타낸다. 도 2 (a)에서 도 2 (d)에 나타내는 자기 구조체는 스커미온(40)으로 정의할 수 있는 상태에 있다.
도 2 (a) (γ = 0)에서 스커미온(40)의 중심으로부터 소정의 거리의 색조는 도 2 (e)의 원주상의 색조와 일치하고 있다. 따라서, 도 2 (a)에서 화살표로 나타낸 자기 모멘트의 방향은 중심에서 바깥쪽으로 방사상으로 향하고 있다. 도 2 (a) (γ = 0)의 각 자기 모멘트에 대해, 도 2 (b) ( γ= π)의 각 자기 모멘트의 방향은 도 2 (a)의 각 자기 모멘트를 180 °회전한 방향이다. 도 2 (a) (γ = 0)의 각 자기 모멘트에 대해, 도 2 (c) (γ = -π / 2)의 각 자기 모멘트의 방향은 도 2 (a)의 각 자기 모멘트를 - 90도(시계 방향으로 90도) 회전한 방향이다.
도 2 (a) (λ = 0)의 각 자기 모멘트에 대해, 도 2 (d) (γ = π / 2)의 각 자기 모멘트의 방향은 도 2 (a)의 각 자기 모멘트를 90도(시계 반대 방향으로 90도) 회전한 방향이다. 또한, 도 2 (d)에 나타내는 헬리시티(helicity) γ = π / 2의 스커미온이 도 1의 스커미온(40)에 상당한다.
도 2 (a) 내지 (d)에 도시한 네 가지 예의 자기 구조는 다른 것처럼 보이지만 토폴로지적으로 동일한 자기 구조이다. 도 2 (a) 내지 (d)의 구조를 가지는 스커미온은 한 번 생성되면 안정되어 있으며, 외부 자기장을 인가한 자성체(10) 중에서 정보 전달을 담당하는 캐리어로 일한다.
도 3은 이차원 적층막(11)에 형성한 스커미온(40)의 모식도를 나타낸다. 이차원 적층막(11)은 xy 평면에서 이차원면을 가지는 적층막이다. 본 예의 이차원 적층막(11)은 자성막(12) 및 자성막(12)의 상하에 적층한 비자성막(13)을 구비한다. 자성막(12)의 아래에 비자성막(13-1a)을 적층하고, 자성막(12) 위에 비자성막(13-1b)을 적층 한다. 또한, 이차원 적층막(11)은 자성막(12) 및 비자성막(13)을 복수 적층할 수도 있다.
자성막(12)은, 자기 교환 상호 작용 J를 가진다. 자기 교환 상호 작용 J는 자기 모멘트 사이의 강한 상호 작용의 요인이 되는 강자성상을 생성한다. 자성막(12)은 결정 자기 이방성에 의해 자기 모멘트가 z 축(수직)으로 자화하는 재료이다. 예를 들어, 수직으로 향하는 자성막(12)은 Fe, Co 및 Ni 등의 자성 금속 원소, 또는 SrRuO3 등의 페로브스카이트형 산화물이다. 자성막(12)의 두께는 스커미온(40)을 형성할 수 있는 범위 내에서 재료에 따라 결정된다. 예를 들어, 자성막(12)의 두께는 100nm 이하이다.
비자성막(13)은 강한 스핀 궤도 상호 작용을 가진다. 예를 들어, 비자성막(13)은 Pd, Ag, Ir, Pt, Au, W, Re 등의 비자성 금속 원소이다. 또한, 비자성막(13)은 이들 원소를 주성분으로하는 페로브스카이트형 산화물일 수도 있다. 스핀 궤도 상호 작용에 의해 자성막(12)에 공간적으로 비대칭 계면을 가지는 경우, 계면 부근에서 초교환(Dzyaloshinskii-Moriya) 상호 작용 D가 생긴다. 초교환(Dzyaloshinskii-Moriya) 상호 작용 D는 자성막(12)과 비자성막(13)의 계면에서 자기 교환 상호 작용 J를 변조시킨다. 자성막(12)이 수 원자층으로 형성된 박막의 경우, 계면에서부터 자성층의 표면까지 초교환(Dzyaloshinskii-Moriya) 상호 작용 D에 의한 자기 교환 상호 작용 J의 변조 매커니즘(機構)이 미친다. 자기 교환 상호 작용 J의 변조 매커니즘에 의해 평행하게 갖추어져 있던 자성체(12)의 자기 모멘트는 뒤틀린 상태가 안정된다. 즉, 스커미온(40)이 생성된다.
이상과 같이, 자기 교환 상호 작용 J를 가지는 자성막(12)의 자기 모멘트는 강한 스핀 궤도 상호 작용을 가지는 비자성막(13)을 적층함으로써, 카이럴 자성체의 자기 모멘트처럼 행동한다. 자성막(12)은 카이럴 자성체 같은 자기 모멘트를 가지기 때문에, 스커미온 상을 형성할 수 있다. 즉, 자성막(12)의 재료를 카이럴 자성체가 되는 재료에서 선택할 필요가 없다.
또한, 제2의 예에서, 자성막(12)은 다이폴 자성체 박막으로 구성된다. 다이폴 자성체는 유연한 자성체이다. 유연한 자성체는 보자력이 작고, 자화 방향이 인가 자장에 쉽게 응답하는 자성체이다. 보자력은 자화를 반전시키기 위해 필요한 자기장의 크기이다. 다이폴 자성체는 유연한 자성체이므로 선형적인 자화의 자기장 의존성을 가진다. 따라서 다이폴 자성체는 인가 자기장에 응답하여 스커미온 상을 형성할 수 있다.
상술 한 구성으로 이루어진 이차원 적층막(11)을 이용하면 스커미온(40)을 생성할 수 있는 자기 소자를 구체화할 수 있다. 이하에서는 이차원 적층막(11)을 이용한 스커미온(40)의 생성 방법을 실시예를 통하여 보다 구체적으로 설명한다.
도 4는 스커미온 상을 형성하는 적층체(14)의 구성의 일례를 나타낸다. 본 예의 적층체(14)는 기판(80), 및 기판(80) 상에 형성된 이차원 적층막(11)을 구비한다.
이차원 적층막(11)은 N 개의 다층막(25)으로 이루어진다. N 개의 다층막(25)의 각각은, 적층된 자성막(12) 및 비자성막(13)을 구비한다. 예를 들어, 다층막(25-1), 비자성막(13-1a), 자성막(12) 및 비자성막(13-1b)를 적층한 구조를 가진다. 다층막(25-2)은, 비자성막(13-2a), 자성막(12) 및 비자성막(13-2b)를 적층한 구조를 가진다. 또한, 다층막(25-N)은 비자성막(13-Na), 자성막(12) 및 비자성막(13-Nb)를 적층한 구조를 가진다. N 개의 다층막(25)은 서로 다른 재료로 형성된 비자성막(13)을 가질 수 있다. 또한, N 개의 다층막(25)은 서로 다른 두께로 형성될 수 있다. 일 예로는, 이차원 적층막(11)은 적층 방향으로 반전 대칭성을 가지지 않도록 다층막(25)의 적층 수나 자성막(12) 및 비자성 막(13)의 재료를 선택한다.
이차원 적층막(11)은 N 개의 다층막(25)을 적층함으로써 자성막(12)과 비자성막(13)과의 상호 작용을 조정할 수 있다. 예를 들어, 이차원 적층막(11)은 자성막(12)과 비자성막(13)과의 상호 작용이 커지도록 N 개의 다층막(25)을 적층 한다. 이에 따라 이차원 적층막(11)은 스커미온(40)의 생성 온도를 실온 이상으로 할 수 있다. 또한, 생성하는 스커미온(40)의 크기를 줄일 수 있다.
도 5는 스커미온 상을 형성하는 적층체(14) 구성의 일례를 나타낸다. 본 예의 N 개의 다층막(25)은 각각 동일한 재료로 형성된 다층막 25-1 내지 25-N을 구비한다. 또한, N 개의 다층막(25)은 각각 동일한 두께를 가질 수 있다. 본 예의 다층막(25)은 각각 비자성막(13-1a), 자성막 (12) 및 비자성막(13-1b)를 구비한다. 이에 따라 이차원 적층막(11)은 적층 방향에 대해 비(非)반전 대칭성이 확보된다.
(실시예 1)
도 6은 스커미온 상을 형성하는 적층체(14)의 실시 예를 나타낸다. 본 예의 적층체(14)는 이차원 적층막(11)을 구비한다. 이차원 적층막(11)은 비자성체(13-1a) 및 비자성체(13-1a) 상에 형성된 자성막(12) 및 자성막(12) 상에 형성된 비자성막(13-1b)을 구비한다. 도 4에 나타낸 N 층의 이차원 적층막(11)은 N = 1인 경우이다.
자성막(12)은 자기 교환 상호 작용 J 의 강한 강자성 금속 박막이다. 자성막 (12)의 자기 모멘트는 자기 이방성에 의해 자성막(12)의 표면에 실질적으로 수직인 방향을 향한다. 예를 들어, 자성막(12)은 페로브스카이트형 결정 구조를 가지는 산화물 자성체일 수 있다.
비자성막(13-1a) 또는 비자성막(13-1b) 중 적어도 하나는 스핀 궤도 상호 작용이 강한 박막이다. 스핀 교환 상호 작용이 강한 박막은 주기율표에서 무거운 원소를 포함한다. 예를 들면, 무거운 원소는 Pd, Ag, Ir, Pt, Au, W, Re 등 이다. 예를 들어, 비자성막(13)은 Pd, Ag, Ir, Pt, Au, W, Re 또는 이러한 복수의 원소를 주성분으로하는 산화물이다. 또한, 비자성막(13)은 Pd, Ag, Ir, Pt, Au, W, Re 또는 이러한 복수의 원소로 이루어진 비자성막일 수 있다. 본 예의 비자성막(13-1a)은 SrTiO3이며 비자성막(13-1b)는 SrIrO3이다. 이 경우 비자성막(13-1b)의 SrIrO3 는 스핀 궤도 상호 작용이 강한 막이 된다.
적층체(14)의 비자성체는 강한 스핀 궤도 상호 작용에 의해 적층 계면에 초교환(Dzyaloshinskii-Moriya) 상호 작용 D를 생성한다. 초교환(Dzyaloshinskii-Moriya) 상호 작용 D는 자성막(12)의 표면에 수직하게 배향된 자기 모멘트를 비틀림 힘을 발생시키도록 기울인다.
자기 교환 상호 작용 J 의 강한 자성막(12)은 스핀 궤도 상호 작용이 강한 비자성막(13)과 적층함으로써 스커미온 상을 형성한다. 생성된 스커미온(40)의 직경 λ는,
Figure 112017021093951-pct00004
자기 교환 상호 작용 J와 초교환(Dzyaloshinskii-Moriya)상호 작용 D와 관련되어 있다. D가 클수록 스커미온 (40)의 직경 λ는 작아지고, 자기 교환 상호 작용 J가 클수록 스커미온(40)의 크기는 커진다. 이차원 적층막(11)은 자기 교환 상호 작용 J가 커지면, 결과적으로 스커미온(40)을 형성하지 않고 균일한 자기 모멘트를 갖는 강자성상이 된다.
이차원 적층막(11)은 자성막(12) 및 비자성막(13)의 재료를 조정함으로써 자기 교환 상호 작용 J와 스핀 궤도 상호 작용을 각각 독립적으로 제어할 수 있다. 또한, 스핀 궤도 상호 작용은 적층 계면에 초교환(Dzyaloshinskii-Moriya) 상호 작용 D를 생성한다. 즉, 자성막(12) 및 비자성막(13)을 선택함으로써 스커미온(40)의 직경 λ를 임의의 크기로 조정할 수 있다.
또한, 이차원 적층막(11)에 형성된 스커미온 상을 확인하는 것은 쉽지 않다. 예를 들어, 스커미온 상 형성을 확인하는 방법 중 하나는 로렌츠 투과 전자 현미경을 이용하는 방법이 있다. 로렌츠 투과 전자 현미경은 전자선을 자성체에 투과시킴으로써 자성체의 자기 모멘트를 직접 관찰할 수 있다. 또한, 로렌츠 투과 전자 현미경을 이용하여 관찰하기 위해 시료를 100nm 이하의 얇은 층으로 할 필요가 있다. 그러나 이차원 적층막(11)과 같은 적층 구조를 100nm 이하의 얇은 층 구조로하는 것은 곤란하다.
도 7은 홀 전압 측정용 전극 패턴의 일례를 나타낸다. 본 예의 방법을 이용하면, 자성체의 홀 전압을 측정함으로써 스커미온 상 형성을 확인할 수 있다. 측정용 자성체는 스커미온 상을 형성할 수 있고, 예를 들면 이차원 적층막(11)이다.
홀 전압 측정용 전극 패턴은 채널에 연결된 4 개의 홀 전압 측정용 전극 A ~ D를 가진다. 전극 A ~ D는 비자성 금속으로 형성된다. 본 예의 채널 폭은 60μm이다. 홀 전압 측정용 전극 패턴을 이용하여 이차원 적층막(11)의 홀 저항을 측정함으로써 스커미온(40)의 유무를 검출한다. 또한, 홀 저항은 홀 전압에 비례한다.
전극 B와 전극 D는 채널의 양단에 연결한다. 본 예에서는 전극 B 및 전극 D가 채널의 길이 방향으로 배열하도록 채널에 연결한다. 그리고 전극 B에서 전극 D로 홀 전압 측정용 전류를 흘린다.
전극 A 및 전극 C는 채널에 흐르는 전류에 의해 발생하는 홀 전압을 측정하기 위해 사용한다. 전극 A 및 전극 C는 채널에 흐르는 전류의 방향에 대해 수직 방향의 채널의 단부에 연결한다. 또한, 전극 B 및 전극 D를 전극 A 및 전극 C와 같은 공정으로 형성함으로써 생산 비용을 줄일 수 있다.
전극 A는 전극 B와 전극 D가 이루는 배열에 대해 수직의 배치로, 이차원 적층막(11)의 단부에 접한다. 전극 A는 이차원 적층막(11)의 일단의 적어도 일부에 접해 있으면 된다. 예를 들어, 전극 B 및 전극 D를 이차원 적층막(11)의 상하에 배치한 경우, 이차원 적층막(11)의 왼쪽에 전극 A를 배치한다.
전극 C는 전극 A와 이격되어 대향하는 이차원 적층막(11)의 단부에 접한다. 전극 C는 이차원 적층막(11)의 일단의 적어도 일부에 접해 있으면 된다. 예를 들어, 전극 B 및 전극 D를 이차원 적층막(11)의 상하에 배치한 경우, 이차원 적층막 (11)의 오른쪽에 전극 C를 배치한다.
스커미온(40)이 존재하는 경우, 전극 B와 전극 D 사이에 전류를 흘리면 (전자의 흐름은 전류의 방향과 반대) 전류의 흐름과 수직 방향으로 홀 전압이 발생한다. 한편 스커미온(40)이 존재하지 않는 경우, 홀 전압은 최소치를 나타낸다. 본 실시 예에 따른 스커미온(40)의 검출 방법은, 비교하는 한 쪽 홀 전압이 작기 때문에 감도가 높다.
홀 저항은, 정상(正常) 홀 효과율, 이상(異常) 홀 저항율 및 토폴로지컬 홀 저항율의 합이다. 전도 전자는 1 개의 자기 모멘트(스핀의 방향과 반대 방향)를 가지는 것으로 생각된다. 따라서 전도 전자의 자기 모멘트는 자성체 중의 자기 모멘트와 상호 작용한다. 정상 홀 저항율은 자성체의 외부에서 외부 자기장의 로렌츠 힘에 의해 입사된 전도 전자 흐름의 방향과 수직인 방향으로 산란하는 전도 전자 흐름으로부터 발생하는 전압(즉, 홀 전압)을 입사 전자 전류에 의해 표준화한 값이다. 이상 홀 저항율은 강자성체의 자기 모멘트에서 자기장의 로렌츠 힘에 의해 입사된 전도 전자 흐름의 방향과 수직인 방향으로 산란하는 전도 전자 흐름에서 발생하는 전압(즉, 비정상 홀 전압)을 입사 전자 전류에 의해 표준화환 값이다. 토폴로지컬 홀 저항율ρＨ Ｔ은 스커미온(40)의 자기 모멘트에서의 자기장의 로렌츠 힘에 의해 입사된 전도 전자 흐름의 방향과 수직인 방향으로 산란하는 전도 전자 흐름에서 발생하는 전압(즉, 토폴로지컬 홀 전압)을 입사 전자 흐름에 의해 표준화한 값이다.
도 8은 전도 전자 흐름이 스커미온(40)을 구성하는 자기 모멘트에서의 자기장의 로렌츠 힘에 의한 홀 전압 발생 메커니즘을 나타낸 모식도이다. 강자성체 중 z 축 방향으로 배열된 자기 모멘트와 달리 스커미온 구조는 소용돌이 같은 구조이기 때문에, 스커미온을 통과하는 스핀 편극(spin-polarized) 전자 전은 역시 뒤틀린 자기장 안에서 로렌츠 힘을 받게 된다. 이상, 홀 저항율은 다음 식으로 표현할 수있다(비 특허 문헌 1).
Figure 112017021093951-pct00005
여기서, 제1 항은 인가 자기장 B에 따른 로렌츠 힘의 홀 계수 R0에 비례하는 정상 홀 저항율이다. 제2 항은 강자성을 나타내는 z 방향의 자기 모멘트 M에 의해 유도된 이상 홀 저항율이다. 제3 항은 스커미온(40)을 구성하는 나선형의 자기 모멘트에 의해 산란을 받은 전도 전자 전류에 의한 토폴로지컬 홀 저항율ρＨ Ｔ이다. 토폴로지컬 홀 저항율ρＨ Ｔ은 [수학식 5]로 표현한다.
Figure 112017021093951-pct00006
P는 스핀 분극률이다. 스핀 분극률 P는 자성막(12)의 자기 모멘트 M에 의해 분열 된 전자 밴드에 의한 재료 고유의 물리량이다. Beff은 스커미온(40)의 자기 모멘트의 기하학적 배치에 의한 유효 자기장이다.
Figure 112017021093951-pct00007
스커미온(40)에서 발생하는 단위 자기 플럭스는 φo = h / e이다. 또한, h는 플랑크 상수이다.
이상과 같이, 홀 저항율ρＨ을 측정하면 토폴로지컬 홀 저항율ρＨ Ｔ의 기여가 있는지 여부를 감지할 수 있다. 토폴로지컬 홀 저항율ρＨ Ｔ의 기여가 있으면 스커미온(40)이 존재함을 보여준다. 또한, [수학식 6] 에서 스커미온의 직경 λ를 구할 수 있다.
도 9는 5K의 적층체(14)의 홀 저항의 자기장 의존성을 나타낸다. 본 예의 적층체(14)는 SrIrO3 (2UC) / SrRuO3 (4UC) / SrTiO3 (001) 적층막이다. 세로축은 홀 저항 Ryx (Ω), 가로축은 인가 자장 μ0H (T)를 나타낸다. UC는 단위 셀의 의미이고, 1UC은 단분자층 두께를 나타낸다. 예를 들어, SrIrO3, SrRuO3의 단분자층 두께는 4Å이다.
본 예의 홀 저항은 히스테리시스(hysteresis) 특성을 나타낸다. 히스테리시스 특성은 비정상 홀 저항에 기인한다. 즉, 강자성체의 자기 모멘트가 히스테리시스 특성을 나타낸다. 또한, 본 예의 홀 저항은 인가 자기장이 ± 2 테슬라 근처에 작은 피크가 있다. 이 피크는 토폴로지컬 홀 저항에 기인하고, 스커미온(40)이 존재하는 경우에 발생한다.
도 10은 20K의 적층체(14)의 홀 저항의 자기장 의존성을 나타낸다. 본 예의 적층체(14)는 SrIrO3 (2UC) / SrRuO3 (4UC) / SrTiO3 (001) 적층막이다. 본 예에서는, 인가 자기장이 ± 1 테슬라 부근의 어깨에 현저하게 발생하는 피크가 있다. 이 피크는 스커미온(40)이 형성하는 토폴로지컬 홀 저항에 기인한다.
도 11은 40K의 적층체(14)의 홀 저항의 자기장 의존성을 나타낸다. 본 예의 적층체(14)는 SrIrO3 (2UC) / SrRuO3 (4UC) / SrTiO3 (001) 적층막이다. 본 예에서는, 인가 자기장이 ± 0.2 테슬라 부근의 어깨에 발생하는 피크가 있다. 이 피크는 스커미온(40)이 형성하는 토폴로지컬 홀 저항에 기인한다. 40K의 피크는 20K의 경우와 비교하여 커지고 있다. 이것은 [수학식 6] 보다 스커미온(40)의 직경이 작아 유효 자장이 강해진 것에 기인한다.
도 12는 60K의 적층체(14)의 홀 저항의 자기장 의존성을 나타낸다. 본 예의 적층체(14)는 SrIrO3 (2UC) / SrRuO3 (4UC) / SrTiO3 (001) 적층막이다. 본 예에서는, 인가 자기장이 ± 0.1 테슬라 부근의 어깨에 발생하는 피크가 있다. 이 피크는 스커미온(40)이 형성하는 토폴로지컬 홀 저항에 기인한다. 60K의 피크는 40K의 경우와 비교하여 더욱 커지고 있다. 즉, 스커미온(40)의 직경은 더 작아지고 있는 것을 알 수 있다.
도 13은 80K의 적층체(14)의 홀 저항의 자기장 의존성을 나타낸다. 본 예의 적층체(14)는 SrIrO3 (2UC) / SrRuO3 (4UC) / SrTiO3 (001) 적층막이다. 본 예에서는 강자성 성분의 기여가 작아 이상 홀 저항의 히스테리시스 특성이 작아지고 있다. 또한, 토폴로지컬 홀 저항의 기여가 없어 스커미온(40)은 소멸하고 있음을 알 수 있다.
도 14는 적층체(14)의 토폴로지컬 홀 저항 Ryx (Ω)를 나타낸다. 또한, 도 14는 도 9에서 도 13까지의 토폴로지컬 홀 저항 성분의 기여만 그림에 나타낸 것이다. 적층체(14)가 저온의 10K의 경우에서 온도가 상승함에 따라 인가 자기장 강도는 작지만 스커미온(40)을 형성하고 있는 것을 알 수 있다. 그 강도는 40K 부근이 크고, 40K 부근에서 스커미온(40)의 반경이 최소인 것을 알 수 있다.
도 15는 적층체(14)의 자기 위상 다이어그램을 나타낸다. 적층체(14)의 자기 위상 다이어그램은 토폴로지컬 홀 저항에서 산출한 스커미온(40)의 존재 영역을 명시한다. 본 예의 적층체(14)는 SrIrO3 (2UC) / SrRuO3 (4UC) / SrTiO3 (001) 적층막이다. 세로축은 인가 자장 μ0H (T), 가로축은 적층체(14)의 온도 T (K)를 나타낸다. 본 예에서는 토폴로지컬 홀 저항의 크기에 따라 색조 영역을 나타낸다. 각 영역은 0 nΩcm에서 200 nΩcm까지의 범위에 대응하여 토폴로지컬 홀 저항이 클수록 밝은 색상을 부여하고 있다. 절대치가 10 nΩcm 이상의 토폴로지컬 홀 저항의 영역은 스커미온(40)이 형성되어 있는 것을 나타낸다. 절대치가 10 nΩcm 이상의 토폴로지컬 홀 저항의 영역은 0K에서 80K 부근의 온도 영역에서 0 Oe (에르스텟)에서 5000 Oe 자기장 범위로 존재한다. 특히 30K에서 60K에 걸쳐, 토폴로지컬 저항이 커지는 영역이 존재한다. 인가 자기장이 커지면 스커미온(40)을 생성하지 못하고 강자성 상으로 된다. 스커미온(40)이 존재하는 온도 영역은 강자성 전이 온도 부근까지 확산되어 있다. 자성막(12)이 FeGe 등의 단결정인 경우 전이 온도 바로 아래의 몇몇의 좁은 영역에만 스커미온(40)은 존재하지 않는다. 그러나 자성막(12)이 박막인 경우 넓은 온도 범위에서 스커미온(40)이 안정되어 있음을 보여주고 있다. 또한, 본 예의 자기 위상 다이어그램은 적층체(14)로 SrIrO3 (2UC) / SrRuO3 (4UC) / SrTiO3 (001) 적층 막을 이용한 경우의 일례이며, 재료가 바뀌면 자기 위상 다이어그램도 변화한다.
도 16은 스커미온(40)의 직경 λ(nm)와 온도 T(K)와의 관계를 나타낸다. 본 예의 적층체(14)는 SrIrO3 (2UC) / SrRuO3 (4UC) / SrTiO3 (001) 적층막이다. [수학식 5]에서 스커미온(40)의 직경 λ를 산출한다. 본 예의 적층막에서 스핀 분극률은 P ~ -0.1 (비 특허 참고 문헌 2)이다. 스커미온(40)의 직경 λ는 0K 부근에서는 35nm, 20K 부근에서 20nm, 40K에서 15nm, 60K에서 13nm 정도의 크기가 된다. 스커미온(40)의 직경이 작을수록 단위 면적당의 정보를 담당하는 스커미온의 밀도가 커진다. 저장 용량 밀도는 스커미온(40) 직경의 제곱에 반비례하기 때문에 스커미온(40)의 직경은 메모리의 저장 용량의 중요한 제어 인자이다.
도 17은 인가 자기장에 대한 홀 저항의 각도 의존성을 나타낸다. 본 예의 적층체(14)는 40K의 SrIrO3 (2UC) / SrRuO3 (4UC) / SrTiO3 (001) 적층막이다. 본 예에서는, 인가 자기장이 적층체(14)에 입사하는 각도를 0 °에서 90 °까지 변화시켰다. 토폴로지컬 홀 저항은 각도 0 °에서 80 °까지 거의 같은 크기의 값을 나타낸다.
도 18은 인가 자장의 코사인 성분에 대한 홀 저항의 각도 의존성을 나타낸다. 본 예의 적층체(14)는 도 17의 경우와 동일한 구성이다. 인가 자기장의 코사인 성분은 적층체(14)의 표면에 수직 방향의 인가 자기장을 나타낸다. 본 예에서는, 인가 자기장이 적층체(14)에 입사하는 각도를 각도 0 °에서 80 °까지 변화시켰다. 각도 0 °부터 80 °에서 가로축을 인가 자기장의 코사인 성분으로 표시하면 토폴로지컬 홀 저항이 거의 겹친다. 즉, 적층체(14)에 대한 수직 방향의 인가 자장의 성분에 토폴로지컬 저항이 의존하는 것을 나타낸다. 이것은 스커미온(40)의 두께 방향의 구조가 항상 적층체(14)의 표면에 수직으로 형성하고 있는 것을 나타낸다. 즉, 자기 교환 상호 작용 J와 초교환(Dzyaloshinskii-Moriya) 상호 작용 D에 기인한 스커미온(40)은 인가 자기장의 방향에 의존하지 않는 것으로 이해할 수 있다.
도 19는 스커미온(40)이 형성된 자성막(12)의 단면을 보여준다. 본 예에서는 자성막(12)의 표면에 대해 어떤 방향으로 스커미온(40)을 형성하는지 설명하기 위해 스커미온(40)을 모식적으로 나타낸다. 스커미온(40)의 방향은 스커미온(40)을 이상적으로 형성한 경우 스커미온(40)의 중심 혹은 최외주의 자기 모멘트의 방향을 가리킨다.
도 19의 (a)는 자성막(12)의 이차원면에 수직으로 인가 자기장을 입력하는 경우를 나타낸다. 한편, 도 19의 (b)는 자성막(12)의 이차원면에 경사진 인가 자기장을 입력하는 경우를 나타낸다. 도 19의 (a) 및 (b) 어느 경우에도 스커미온(40)의 방향은 자성막(12)의 표면에 대해 수직하게 된다.
본 실시 예에서 나타난 바와 같이, 자기 교환 상호 작용 J 이 강한 자성막(12)과, 스핀 궤도 상호 작용이 강한 비자성막(13)을 적층함으로써 스커미온상을 형성할 수있다. 본 실시 예에서는 자성막(12)을 카이럴 자성체로 형성하지 않아도 스커미온상을 형성할 수 있다. 본 예의 이차원 적층막(11)은 자기장 각도에 관계없이 이차원 적층막(11)의 표면에 대해 수직인 방향으로 스커미온(40)을 생성한다.
(실시예 2)
다음으로, 실시예 2에 따른 이차원 적층막(11)에 대해 설명한다. 기본적인 구성은 도 6에 기재된 이차원 적층막(11)과 동일하다. 이차원 적층막(11)은 자성막(12), 비자성막(13)을 갖춘 스커미온 상을 형성한다. 비자성막(13)은 비자성막(13-1a) 및 비자성막(13-1b)로 구성된다. 본 예의 이차원 적층막(11)은 마그네트론 스퍼터 장치(magnetron sputtering apparatus)에 의해 형성된다.
자성막(12)은 자화 방향이 인가 자기장에 쉽게 반응하는 유연한 자화 특성을 나타낸다. 자성막(12)은 다이폴계 자성 박막이다. 다이폴계 자성 박막은 쌍극자 상호 작용에 의해 스커미온 상을 형성한다. 다이폴계 자성 박막은 V, Cr, V, Mn, Fe, Co, Ni, Cu 또는 이러한 복수의 금속 원소로 이루어진 자성체로 형성할 수 있다. 또한, 자성막(12)은 페로브스카이트형 결정 구조를 갖는 산화물 자성체 일 수 있다. 예를 들어, 자성막(12)은 Ru 원소를 첨가 한 La1 - xSrxMnO3,0 ≤ x ≤ 1의 박막이다. 본 예의 자성막(12)은 La0 . 7Sr0 . 3MnO3이며, 두께는 40nm이다. La0 . 7Sr0 . 3MnO3 박막은 강자성체 금속이되는 페로브스카이트형 산화물이다. La0 . 7Sr0 . 3MnO3 박막의 강자성 전이 온도는 350K이며, 상온 이상까지 강자성 상이다.
비자성막(13)은 자성 박막인 LSAT ((LaAlO3) 0.7 (SrAl0 . 5Ta0 . 5O3) 0.3) 박막으로 구성된다. LSAT는 페로브스카이트형 산화물이다. LSAT (001)면에 Ru로 도핑된 La0.7Sr0.3MnO3 박막을 적층한다. 여기서, LSAT 박막은 Ru로 도핑된 La0 . 7Sr0 . 3MnO3 박막이 원자층 수준에서 결정 격자를 만드는 역할을 한다. 즉, 비자성막(13)은 자성막(12)의 격자 상수에 가까운 격자 상수를 가지는 막을 선택한다. 본 예의 비자성막(13)의 두께는 0.5mm이다.
이차원 적층막(11)이 스커미온상을 형성하기 위해서는, Ru로 도핑 된 LaSrMnO3 박막으로 이루어진 자성막(12)의 자기적 성질이 중요하다. 이차원 적층막(11)은, 자기 모멘트의 방향이 유연한 다이폴 자성체로 형성된 자성막(12)과, 자성막(12)의 상하에 적층한 비자성막(13-1a) 및 비자성막(13-1b)에 의해 스커미온상을 형성한다.
도 20은 이차원 적층막(11)의 X 선 회절 패턴을 나타낸다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru로 도핑된 La0 . 7Sr0 . 3MnO3 박막을 갖춘다. 세로축은 산란 강도 (cps)를 가로축은 회절 각도 2θ (deg.)를 나타낸다. 본 예의 자성막(12)은 날카로운 회절 각도를 가진 (001) 회절선을 나타낸다. (001) 회절 선은 LSAT (001) 표면에 단일 원자 오더로 결정 격자를 가진 Ru로 도핑된 LaSrMnO3 박막이 존재하는 것을 나타낸다. 또한, 본 예의 자성막(12)의 두께는 40nm이다.
도 21은 이차원 적층막(11)의 자화의 온도 의존성을 나타낸다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량 2.5 %의 LaSrMnO3 박막이다. 세로축은 자화 (μB / f.u.)을 나타내고, 이차원 적층막(11)의 가로축은 온도 T (K)를 나타낸다. 본 예의 그래프는 자화의 면내(面) 성분 및 면직(面直) 성분을 나타낸다. 본 명세서에서 자화의 면내 성분은 이차원 적층막(11)의 표면에 평행한 방향의 자화를 가리킨다. 또한, 자화의 면직 성분은 이차원 적층막(11)의 표면에 수직한 방향의 자화를 가리킨다.
Ru 도핑 량이 2.5 %인 경우, 어느 온도 영역에서도 자화의 면내 성분이 면직 성분보다 크다. 또한, 본 실시 예에 따른 자화의 온도 의존성 의해 이차원 적층막(11)의 강자성 전이 온도는 350K임을 알 수 있다.
도 22는 도 21에 나타낸 이차원 적층막(11)의 자화의 인가 자기장 의존성을 나타낸다. 본 예의 이차원 적층막(11)의 온도는 100K이다. H // a는 자화의 면내 성분을 나타내고, H // c는 자화의 면직성분을 나타낸다. 인가 자기장이 5000Oe 이상에서는 면내 성분과 면직성분이 포화되어 동일하게 된다. 한편, 인가 자기장이 5000Oe 이하에서는 자화의 면내 성분이 커지고 자성막(12)의 자기 모멘트가 표면에 평행하게 배향된다.
도 23은 이차원 적층막(11)의 자화의 온도 의존성을 나타낸다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량 5 %의 LaSrMnO3 박막이다. 이차원 적층막(11)의 강자성 전이 온도는 270K이다. 150K 이하의 저온에서는 자화의 면직성분이 크다. 또한, 150K에서 270K의 온도 영역에서는 자화의 면내 성분과 면직성분이 거의 동일하다. 즉, 150K 이상의 온도 영역에서 Ru 도핑 량 5 %의 LaSrMnO3 박막은 유연한 자기적 성질을 가지고 있다는 것을 보여준다.
도 24는 도 23의 이차원 적층막(11)의 자화의 인가 자장 의존성을 나타낸다. 본 예의 이차원 적층막(11)의 온도는 100K이다. 자화의 자기장 의존성은 H // c와 H // a가 거의 동일하다. 인가 자기장에 의한 자화의 응답은 기울기를 가진 완만한 곡선을 나타낸다. 또한, 인가 자장 H = 0에서 자화는 0을 나타내고, 히스테리시스 특성을 나타내지 않는다.
도 25는 이차원 적층막(11)의 자화의 온도 의존성을 나타낸다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량 10 %의 LaSrMnO3 박막이다. 본 실시 예에 따른 자화의 온도 의존성에 의해, 이차원 적층막(11)의 강자성 전이 온도는 310K임을 알 수 있다. 자화의 면직 성분은 전체 온도 영역에서 자화의 면내 성분보다 크다.
도 26은 도 25에 나타낸 이차원 적층막(11)의 자화의 인가 자장 의존성을 나타낸다. 본 예의 이차원 적층막(11)의 온도는 100K이다. H // a와 H // c 의 어느 경우도 2000Oe (에르) 이상에서 자화가 포화 경향을 나타내지만, H // c의 면직성분이 크다. 인가 자장을 크게 한 경우에도 H // c의 면직 성분이 지속된다. 또한, 자화의 면직 성분은 인가 자기장 H = 0 부근에서 강한 히스테리시스 특성을 나타낸다. 즉, Ru 도핑 량 10 %의 LaSrMnO3 박막은 자기 모멘트가 표면에 수직인 방향으로 강한 유지력을 가지고 있음을 알 수 있다.
이상에서 Ru 도핑 량이 5 %인 LaSrMnO3 박막의 경우 자화는 인가 자장의 방향을 따른다. 한편, Ru 도핑 량이 2.5 %인 LaSrMnO3 박막에서 자화의 면내 성분이 우위가되고, Ru 도핑 량이 10 %인 LaSrMnO3 박막에서 자화의 면직성분이 우세하다. 즉, 자성막(12)은 LaSrMnO3 박막에 도핑된 Ru의 양을 조절하여 인가 자기장의 방향에 따라 자기 모멘트의 방향이 변화하는 유연한 자성체가 된다. 자성막(12)은 유연한 자성 특성을 갖는 경우 스커미온 상을 형성할 수 있다. Ru 도핑 량은 반드시 5 %일 필요는 없고, 스커미온 상을 형성할 수 있는 양으로 적절히 조정할 수 있다.
도 27은 이차원 적층막(11)의 홀 저항율 및 자화의 자기장 의존성을 나타낸다. 가로축은 인가 자장을 나타내고 왼쪽 축과 오른쪽 축은 각각 홀 저항율과 자화를 나타낸다. 자화 곡선은 홀 저항과 비교하기 위해 자화의 부호를 마이너스로 한 비교 곡선이다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량이 2.5 %인 LaSrMnO3 박막이다. 또한, 이차원 적층막(11)의 온도는 100K이다.
여기에서 정상 홀 저항율은 정상 홀 효과에 의해 발생하는 홀 저항율이다. 정상 홀 저항율은 [수학식 4] 의 제1 항에 나타낸 바와 같이 인가 자기장에 비례한다. 제1 항의 정상 홀 효과의 기여는 작기 때문에 무시할 수 있다.
히스테리시스 특성을 가지는 홀 저항율은 이상 홀 저항과 토폴로지컬 홀 저항의 합의 홀 저항율을 나타낸다. 이차원 적층막(11)이 스커미온(40)을 형성하지 않은 강자성체의 경우, [수학식 4]의 제2 항에 나타낸 바와 같이 홀 저항은 이상 홀 저항 만으로 이루어진다. 즉, 스커미온(40)이 존재하지 않는 경우, 이상 홀 저항율 곡선은 자화 비교 곡선과 같은 곡선이 된다. 실제로 Ru 도핑 량이 2.5 %의 LaSrMnO3 박막의 경우 홀 저항율 곡선은 자화 곡선과 거의 일치하고 있다. 따라서, Ru 도핑 량이 2.5 %의 경우 스커미온(40)이 생성된데 따른 토폴로지컬 저항의 기여는 없다. 즉, Ru 도핑 량이 2.5 %의 LaSrMnO3 박막에서는 스커미온(40)의 생성은 없다. 여기에서는 100K를 도시하였으나, 전체 온도 영역에서 동일한 홀 저항율의 동작이며, 전체 온도 영역에서 스커미온(40)은 존재하지 않는다.
도 28은 이차원 적층막(11)의 홀 저항율 및 자화의 자기장 의존성을 나타낸다. 가로축과 세로축은 도 27과 동일하다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량이 10 %인 LaSrMnO3 박막이다. 또한, 이차원 적층막(11)의 온도는 100K이다. 실제로 Ru 도핑 량이 10 %의 경우 LaSrMnO3 박막의 홀 저항율 곡선은 자화 곡선과 거의 일치하고 있다. 여기에서는 100K를 도시하였으나, 전체 온도 영역에서 동일한 홀 저항율의 동작이며, 전체 온도 영역에서 스커미온(40)은 존재하지 않는다.
도 29는 이차원 적층막(11)의 홀 저항율 및 자화의 자기장 의존성을 나타낸다. 가로축과 세로축은 도 27과 동일하다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량이 5 %인 LaSrMnO3 박막이다. 또한, 이차원 적층막(11)의 온도는 100K이다. Ru 도핑 량이 5 %인 경우 Ru 도핑 량 2.5 % 및 10 %의 경우와 크게 다르다. 자화 곡선과 크게 다른 홀 저항율은 스커미온(40)을 생성 한 데 따른 토폴로지컬 홀 저항율이다. 자세히 보면, 인가 자기장을 -0.5T에서 0.5T로 증가시킨 경우 자기장 강도 -0.01T에서 0.13T의 영역에서 홀 저항율의 히스테리시스 곡선과 자화 비교 곡선이 분리하고 있다. 즉, 자기장 강도 -0.01T에서 0.13T의 영역에서 스커미온상을 형성하고 있는 것을 알 수 있다.
도 30은 홀 저항율 및 자화의 자기장 의존성을 나타낸다. 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량이 5 %인 LaSrMnO3 박막이다. 또한, 이차원 적층막(11)의 온도는 150K이다. 도 29와 비교하면 이차원 적층막(11)은 100K보다 약간 좁은 인가 자기장의 범위에서 스커미온 상을 형성한다.
도 31은 홀 저항율 및 자화의 자기장 의존성을 나타낸다. 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량이 5 %인 LaSrMnO3 박막이다. 또한, 이차원 적층막(11)의 온도는 200K이다. 도 29 및 도 30과 비교하면 이차원 적층막(11)은 100K와 150K보다 더 좁은 인가 자장의 범위에서 스커미온 상을 형성한다.
도 32는 이차원 적층막(11)의 토폴로지컬 홀 저항율의 자기장 의존성을 나타낸다. 본 예의 홀 저항율은 정상 홀 저항 및 이상 홀 저항 분을 공제한 토폴로지컬 홀 저항율을 나타낸다. 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량이 5 %인 LaSrMnO3 박막이다. 이차원 적층막(11)의 온도를 5K에서 200K의 범위에서 변화시킨다.
도 27 및 도 28에 나타낸 바와 같이, Ru 도핑 량 2.5 % 및 10 %의 LaSrMnO3 박막의 홀 저항율은 이상 홀 저항율의 기여밖에 없다. 즉, Ru 도핑 량 2.5 % 및 10 %에서 토폴로지컬 홀 저항 성분은 제로이고, 스커미온(40)은 존재하지 않는다. 한편, Ru 도핑 량 5 %인 LaSrMnO3 박막의 홀 저항율은 이상 홀 저항 이외에 토폴로지컬 홀 저항의 기여가 있다. 이것은 Ru 도핑 량 5 %인 LaSrMnO3 박막의 자기 모멘트가 인가 자기장에 대해 유연한 자기적 성질을 가지고 있는 것에 기인한다. 다이폴 상호 작용을 이용한 이차원 적층막(11)에서는 스커미온 상을 형성하기 위해 인가 자기장에 대해 유연한 자기적 성질을 갖는 것이 중요하다.
도 33은 이차원 적층막(11)의 자기 위상 다이어그램을 나타낸다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량이 5 %인 LaSrMnO3 박막이다. 세로축은 인가 자기장 μ0H (T), 가로축은 이차원 적층막(11)의 온도 T (K)를 나타낸다. 인가 자장이 -0.05T에서 0.15T 부근이며, 0K에서 250K까지의 넓은 온도 영역에서 스커미온 상이 발생한다.
도 34는 스커미온(40)의 직경 λ (nm)과 온도 T (K)의 관계를 나타낸다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량이 5 %인 LaSrMnO3 박막이다. 스커미온(40)의 직경 λ는 [수학식 3]을 사용하여 토폴로지컬 홀 저항으로부터 구했다. 그러나 LaSrMnO3 박막의 스핀 분극은 1 이다(비 특허 문헌 3). 온도 0K 부근에서 스커미온(40)의 직경 λ가 25nm이며, 온도 150K에서 스커미온(40)의 직경 λ가 13nm로 작아지고, 온도 200K에서 스커미온(40)의 직경 λ가 17nm 정도 된다. 이와 같이 미리 정해진 재료에 대한 온도를 알면 스커미온(40)의 직경을 추정할 수 있다.
도 35는 토폴로지컬 홀 효과의 자기장 각도 의존성을 나타낸다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량이 5 %인 LaSrMnO3 박막이다. 이차원 적층막(11)의 온도는 150K이다. 각 곡선은 이차원 적층막(11)에 인가하는 자기장이 각도 0 °에서 30 °까지 기울어진 경우의 토폴로지컬 홀 저항을 나타낸다. 각도 0 °에서 30 °까지 기울임에 따라 이차원 적층막(11)에 인가하는 면직성분의 자기장은 작아진다. 이차원 적층막(11)에 수직인 방향과 인가 자기장이 이루는 각도를 0 °에서 기울기를 가하면, 서서히 토폴로지컬 홀 저항은 작아진다. 각도 30 ° 부근에서 토폴로지컬 홀 저항이 거의 0이 된다. 즉, 자기장 각도를 기울이면 스커미온(40)은 소멸해 버린다.
도 36은 스커미온(40)의 상태를 나타내는 모식도이다. 스커미온(40)의 상태는 토폴로지컬 홀 저항의 자기장 각도 의존성으로부터 산출한다. 본 예의 이차원 적층막(11)은 LSAT (001)면에 형성된 Ru 도핑 량이 5 %인 LaSrMnO3 박막이다.
자기장 각도가 0 °인 경우, 자성막(12)은 자성막(12)의 표면에 대해 수직인 방향의 스커미온(40)을 형성한다. 자기장 각도가 0 °인 경우 본 예의 스커미온(40)의 방향은 실시예 1의 경우와 동일하다.
자기장 각도가 0 °보다 크고 약 30 °보다 작은 경우, 자성막(12)은 자성막(12)의 표면에 대해 경사진 방향의 스커미온(40)을 형성한다. 자성막(12)이 인가 자기장에 대해 유연한 성질을 가지는 것은 자화 자기장 의존성에서도 알 수 있다. 따라서 자기장 각도를 크게 함에 따라 스커미온(40)의 깊이 방향의 길이는 커진다. 본 예의 스커미온(40)의 거동은 실시예 1에서 자기장 각도를 기울여도 자성막(12)의 표면에 대한 스커미온(40)의 방향이 일정했던 점과 크게 다르다.
자기장 각도가 30 °정도까지 커지면 스커미온(40)을 지지하는 토폴로지컬 기인의 포텐셜 보유력이 상실되고 스커미온(40)이 사라진다. 이러한 스커미온(40)의 자기장 각도 의존성은 유연한 다이폴 자성체에서의 유연한 스커미온(40)의 구조 특성을 나타낸다.
실시예 2에 나타낸 바와 같이, 다이폴계 자성 박막으로 형성된 자성막(12)을 사용하여 스커미온 상을 형성할 수 있다. 본 실시 예에서는 자성막(12)을 카이럴 자성체로 형성하지 않아도 스커미온 상을 형성할 수 있다. 본 예의 이차원 적층막(11)은 자기장 각도에 따라 이차원 적층막(11)의 표면에 대한 스커미온(40)의 방향이 변화한다.
도 37은 스커미온 메모리(100)의 구성 예를 나타낸다. 스커미온 메모리(100)는 스커미온(40)을 이용하여 비트 정보를 저장한다. 예를 들어, 이차원 적층막(11)의 스커미온(40)의 유무가 1 비트의 정보에 대응한다. 본 예의 스커미온 메모리(100)는 자기 소자(30), 자기장 발생부(20), 측정부(50) 및 코일 전류 전원(60)을 구비한다.
자기 소자(30)는 스커미온(40)의 생성 및 삭제가 가능하다. 본 예의 자기 소자(30)는 두께를 500nm 이하의 얇은 층상으로 형성한 소자이다. 예를 들어, MBE (Molecular Beam Epitaxy) 또는 스퍼터링 등의 기술을 이용하여 형성한다. 자기 소자(30)는 이차원 적층막(11), 전류 경로(12) 및 스커미온 검출 소자(15)를 가진다.
이차원 적층막(11)은 인가 자기장에 따라 적어도 스커미온 결정상 및 강자성상을 발현하게 한다. 스커미온 결정상은 이차원 적층막(11)에 스커미온(40)이 발생할 수 있는 재료를 말한다. 예를 들어, 이차원 적층막(11)은 실시예 1 및 2에 나타낸 구성을 포함한다.
이차원 적층막(11)의 자성막(12)은 비자성체에 의해 둘러싸인 구조를 가진다. 비자성체로 둘러싸인 구조는 이차원 적층막(11)의 자성막 (12)의 전방위가 비자성체로 둘러싸인 구조를 가리킨다. 또한, 이차원 적층막(11)은 적어도 일부를 이차원 재료로 형성한다.
전류 경로(12)는 스커미온 제어부의 일례이며, 스커미온(40)의 생성 및 삭제를 제어한다. 전류 경로(12)는 이차원 적층막(11)의 일면에서 이차원 적층막(11)의 단부를 포함하는 영역을 둘러싼다. 전류 경로(12)는 절연성 소재 등을 이용하여 이차원 적층막(11)과 전기적으로 분리될 수도 있다. 본 예의 전류 경로(12)는 U 자 형상으로 형성한 코일 전류 회로이다. U 자형은 모서리가 둥근 모양뿐만 아니라 직각을 포함한 형상일 수도 있다. 전류 경로(12)는 xy 평면에서 닫힌 영역을 형성하지 않을 수도 있다. 전류 경로(12) 및 단부의 조합에 의해 이차원 적층막(11)의 표면에서 닫힌 영역을 형성하면 된다. 전류 경로(12)는 코일 전류용 전원(60)에 연결하여 코일 전류를 흘린다. 코일 전류를 전류 경로(12)에 흘림으로써 이차원 적층막(11)에 자기장을 발생시킨다. 전류 경로(12)를, Cu, W, Ti, Al, Pt, Au, TiN, AlSi 등의 비자성 금속 재료로 형성한다. 본 명세서에서 전류 경로(12)에 둘러싸인 영역을 코일 영역 AC라고 칭한다. 또한, 전류 경로(12)에 둘러싸인 영역이 이차원 적층막(11)의 단부를 포함하는 경우 코일 영역 AC를 특히 단부 영역 (A)이라고 부른다. 본 예의 전류 경로(12)는 xy 평면에서 이차원 적층막(11)의 단부를 비자성체측에서 이차원 적층막(11) 측에 적어도 한 번 가로지르는 동시에, 또한, 이차원 적층막(11) 측에서 비자성체 측에 적어도 한 번 가로지르는 연속된 도전로를 가진다. 따라서 전류 경로(12)는 이차원 적층막(11)의 단부를 포함하는 영역을 둘러싼다. 또한, 단부 영역 (A)의 자기장 강도를 Ha라고 한다.
스커미온 검출 소자(15)는 스커미온 감지용 자기 센서로서 기능한다. 스커미온 검출 소자(15)는 스커미온(40)의 생성 및 삭제를 감지한다. 예를 들어, 스커미온 검출 소자(15)는 스커미온(40)의 유무에 따라 저항값이 변화하는 저항 소자이다. 본 예의 스커미온 검출 소자(15)는 터널 자기 저항 소자 (TMR 소자)이다. 스커미온 검출 소자(15)는 이차원 적층막(11)의 일면에서 이차원 적층막(11)의 표면에 접하는 비자성체 박막(151) 및 자성체 금속(152)의 적층 구조를 가진다.
자성체 금속(152)은 자기장 발생부(20)의 위쪽 자기장에 의해 위쪽의 자기 모멘트를 갖는 강자성상이 된다. 이차원 적층막(11)과, 자성체 금속(152)의 이차원 적층막(11) 측과 반대 측의 단부 사이에 측정부(50)를 연결한다. 그러면 스커미온 검출 소자(15)의 저항값을 감지할 수 있다. 스커미온 검출 소자(15)는 이차원 적층막(11) 내에 스커미온(40)이 존재하지 않는 경우 저항값이 최소값을 나타내고, 스커미온(40)이 존재하면 저항값이 증가한다. 스커미온 검출 소자(15)의 저항값은 비자성체 박막(151)의 전자의 터널 전류의 확률이 이차원 적층막(11)과 강자성상이된 자성체 금속(152)의 자기 모멘트의 방향에 의존하여 정해진다. 스커미온 검출 소자(15)의 높은 저항(H)과 낮은 저항(L)은 스커미온(40)의 유무에 대응하고, 정보의 메모리 셀 안에 기억하는 정보 "1"과 "0"에 대응한다.
자기장 발생부(20)는 이차원 적층막(11)에 대향하여 설치한다. 자기장 발생부(20)는 인가 자장 H를 발생시키고, 이차원 적층막(11)의 배면에서 표면의 방향으로 이차원 적층막(11)의 이차원면에 수직으로 인가한다. 이차원 적층막(11)의 배면은 이차원 적층막(11)의 자기장 발생부(20) 측의 면을 말한다. 또한, 본 실시 형태에 있어서는 자기장 발생부(20)를 1 개만 사용한다. 그러나 자기장 발생부(20)가 이차원 적층막(11)에 대해 수직으로 자기장을 인가할 수 있는 것이면 복수의 자기장 발생부(20)를 이용할 수 있다. 자기장 발생부(20)의 수와 배치는 이에 한정되지 않는다.
측정부(50)는 측정용 전원(51) 및 전류계(52)를 구비한다. 측정용 전원(51)은 이차원 적층막(11)과 스커미온 검출 소자(15)의 사이에 설치한다. 전류계(52)는 측정용 전원(51)이 흘리는 측정용 전류를 측정한다. 예를 들어, 전류계(52)는 측정용 전원(51)과 스커미온 검출 소자(15)의 사이에 설치한다. 측정부(50)는 고감도의 스커미온 검출 소자(15)를 이용하여 저전력으로 스커미온(40)의 유무를 검출할 수 있다.
코일 전류용 전원(60)은 전류 경로(12)에 연결하고, 화살표 C로 나타낸 방향으로 전류를 흘린다. 전류 경로(12)에 흐르는 전류는 전류 경로(12)에 둘러싸인 영역에서 이차원 적층막(11)의 표면에서 배면을 향해 자기장을 발생시킨다. 전류 경로(12)에 흐르는 전류가 유도하는 자기장의 방향은 자기장 발생부(20)에서의 균일 자기장 H의 방향과 반대 방향이기 때문에, 코일 영역 AC에서 이차원 적층막(11)의 배면에서 표면의 방향으로 약한 자기장 Ha이 발생한다. 따라서 코일 영역 AC에 스커미온(40)을 생성하는 것이 가능해진다. 또한, 스커미온(40)을 삭제하는 경우, 코일 전류용 전원(60)은 스커미온(40)을 생성하는 경우와 반대 방향으로 코일 전류를 흘릴수 도 있다. 또한, 코일 전류용 전원(60)은 전류 경로(12)를 복수 설치하는 경우, 전류 경로(12)의 수에 따라 복수 설치할 수도 있다.
도 38은 스커미온 메모리(100)의 구성 예를 나타낸 모식도이다. 전류 생성부가 오목부인 경우의 스커미온 메모리(100)의 구성 예를 나타낸다. 스커미온 메모리(100)는 스커미온(40)을 전류로 생성, 삭제를 가능하게 함으로써 정보를 기억한다. 예를 들어, 이차원 적층막(11)의 소정의 위치에서 스커미온(40)의 유무가 1 비트의 정보에 대응한다. 본 예의 스커미온 메모리(100)는 자기 소자(30), 자기장 발생부(20), 제어 전원(61) 및 측정부(50)를 구비한다.
자기 소자(30)는 인가 전류에 의해 스커미온(40)의 발생, 삭제 및 검출이 가능하다. 본 예의 자기 소자(30)는 이차원 적층막(11), 상류측 비자성 금속(16), 하류측 비자성 금속(17) 및 오목부 전극(153)을 가진다. 상류측 비자성 금속(16) 및 오목부 전극(153)은 스커미온 검출 소자(15)를 구성한다.
상류측 비자성 금속(16)은 이차원 적층막(11)에 연결한다. 상류측 비자성 금속(16)은 이차원 적층막(11)의 연장 방향으로 연결한다. 본 예에서 이차원 적층막(11)의 연장 방향은 xy 평면에 평행한 방향을 가리킨다. 상류측 비자성 금속(16)은 얇은 층 형상을 가질 수 있다. 또한, 상류측 비자성 금속(16)은 이차원 적층막(11)과 동일한 두께를 가질 수 있다.
하류측 비자성 금속(17)은 상류측 비자성 금속(16)과 이격되어 이차원 적층막(11)에 연결한다. 하류측 비자성 금속(17)은 이차원 적층막(11)의 연장 방향으로 연결될 수 있다. 상류측 비자성 금속(16) 및 하류측 비자성 금속(17)은 전압을 인가한 경우에 xy 평면과 거의 평행한 방향의 전류를 이차원 적층막(11)으로 흐르게 배치한다. 상류측 비자성 금속(16) 및 하류측 비자성 금속(17)은 Cu, W, Ti, TiN, Al, Pt, Au 등의 도전성 비자성 금속으로 이루어질 수 있다.
제어 전원(61)은 상류측 비자성 금속(16) 및 하류측 비자성 금속(17)에 연결한다. 제어 전원(61)은 상류측 비자성 금속(16)으로부터 하류측 비자성 금속(17)으로 향하는 방향 또는 하류측 비자성 금속(17)으로부터 상류측 비자성 금속(16)으로 향하는 방향 중 하나를 선택하여 이차원 적층막(11)에 전류를 흘린다. 제어 전원 (61)은 이차원 적층막(11)에서 스커미온(40)이 발생하면 상류측 비자성 금속(16)으로부터 하류측 비자성 금속(17)으로 향하는 방향으로 이차원 적층막(11)에 전류를 인가한다. 또한, 제어 전원(61)은 이차원 적층막(11)에 있는 스커미온(40)을 삭제하는 경우, 하류측 비자성 금속(17)으로부터 상류측 비자성 금속(16)으로 향하는 방향으로 이차원 적층막(11)에 전류를 인가한다.
이차원 적층막(11)은 단부(18)에 오목부(19)를 가진다. 본 예에서 단부(18)는 이차원 적층막(11)의 단부 중 상류측 비자성 금속 (16) 및 하류측 비자성 금속 (17)이 낀 단부이다. 더 구체적인 예는, 단부(18)는 상류측 비자성 금속(16)을 오른쪽에, 하류측 비자성 금속(17)을 왼쪽에 배치한 경우에서 이차원 적층막(11)의 상측의 단부이다. 오목부(19)는 단부(18)에서 상류측 비자성 금속(16) 및 하류측 비자성 금속(17)의 쌍방으로부터 이격되어 마련된다. 오목부(19) 내부에는 비자성체를 마련할 수 있다.
스커미온 메모리(100)는 제어 전원(61)에 의한 전류에서 발생한 스커미온(40)을 정보 저장 매체로 사용한다. 도 38에서 전자 흐름의 방향을 화살표로 나타낸다(전류의 방향은 이와는 반대 방향). 이 전자류에 의해 이차원 적층막(11)의 오목부(19)에서 스커미온(40)을 생성할 수 있다.
본 예에서는 오목부(19)의 모서리부 (24) 근방에서 스커미온(40)이 생긴다. 본 예에서 모서리부(24)는 오목부(19) 중 가장 이차원 적층막(11)의 내부로 돌출된 영역의 상류측 비자성 금속(16)측의 모서리부이다. 오목부(19)는 가장 이차원 적층막(11)의 내부로 돌출된 영역에 적어도 2 개의 모서리부를 가진다. 오목부(19)는 상류측 비자성 금속(16)과 평행한 변과 하류측 비자성 금속(17)과 평행한 모서리를 가질 수 있다. 모서리부(24)는 상류측 비자성 금속(16)과 평행한 면의 단부일 수도 있다. 본 예의 오목부(19)는 사각형 형상을 가진다. 이차원 적층막(11)은 오목부(19)의 삼면을 둘러싼다. 오목부(19)의 나머지 일면은 오목부(19) 양측에 있어서의 단부(18) 사이를 보완하는 직선이다. 이 경우 모서리부(24)는 오목부(19)의 끝에서 2 개의 모서리 중 상류측 비자성 금속(16)에 가까운 쪽의 모서리 부분이다. 그러나 오목부(19)의 형상은 사각형에 한정되지 않는다. 오목부(19)의 형상은 다각형일 수 있다. 또한, 오목부(19)의 각 변은 직선이 아닐 수도 있다. 또한, 오목부(19) 중 적어도 하나의 모서리 부분의 끝은 둥글게 될 수 있다.
이차원 적층막(11)은 자기장 발생부(20)에 의해 강자성상이 된다. 따라서 이차원 적층막(11)의 자기 모멘트는 자기장 H와 동일한 방향을 향한다. 그러나 이차원 적층막(11)의 단부에서의 자기 모멘트는 자기장 H와 같은 방향을 향하지 않고 자기장 H에 대해 경사를 가지고 있다. 특히 오목부(19)의 모서리부 근방에서는 자기 모멘트의 기울기가 연속적으로 변화한다. 따라서 이차원 적층막(11)의 모서리부는 다른 영역에 비해 스커미온(40)이 생기기 쉽고, 소정의 전자 흐름에 의해 스커미온(40)을 생성할 수 있다.
오목부(19)는 가장 이차원 적층막(11)의 내부로 돌출된 영역에서 내각이 둔각을 이루는 적어도 두개의 모서리부를 가진다. 상기 모서리부 중 상류측 비자성 금속(16)에 인접한 모서리부(24)의 내각은 180 °이상이다. 또한, 하류측 비자성 금속(17)에 인접한 모서리부(22)의 내각도 180 °이상이다. 여기서 오목부(19)의 모서리 부분의 내각은 모서리부(24)의 이차원 적층막(11) 측의 각도를 가리킨다. 예를 들어, 도 38의 예에서, 상류측 비자성 금속(16)에 인접한 모서리부(24)의 내각은 270 °이다.
모서리부(24)의 내각이 270 °의 경우에 전류를 인가하지 않은 상태에서 모서리부(24) 근방의 자기 모멘트가 나선형에 가장 가까워진다. 따라서 스커미온(40)의 생성에서는 모서리부(24)의 내각이 270 °인 것이 바람직하다.
또한, 하류측 비자성 금속(17)으로부터 상류측 비자성 금속(16)을 향해 이차원 적층막(11)에 전류를 흘리면 전자 흐름의 방향은 도 38과는 반대 방향으로 된다. 역방향의 전자 흐름은 스커미온(40)을 오목부(19) 및 하류측 비자성 금속(17) 사이의 영역으로 밀어낸다. 상기 영역은 스커미온(40)을 유지할 수 없는 정도의 폭을 가진다. 따라서 스커미온(40)을 삭제할 수 있다. 여기서 폭은 이차원 적층막(11)에 전류가 흐르는 방향 (본 예에서는 y 축 방향)의 길이를 말한다. 한편, 오목부(19) 및 상류측 비자성 금속(16) 사이의 영역은 스커미온(40)을 유지할 수 있는 정도의 폭을 가진다. 즉, 오목부(19) 및 상류측 비자성 금속(16) 사이의 영역은 오목부(19) 및 하류측 비자성 금속(17) 사이의 공간보다 폭이 크다.
또한, 본 예의 오목부(19)는 이차원 적층막(11)의 연장 방향으로 이차원 적층막(11)과 연결된 비자성 금속으로 이루어진 오목부 전극(153)이 있다. 또한, 상류측 비자성 금속(16)은 스커미온(40)의 생성 및 삭제용 전극 역할을 할 뿐만 아니라 스커미온 검출 소자(15)의 전극으로도 기능한다. 스커미온 검출 소자(15)는 스커미온(40)의 생성 및 삭제를 검출한다. 예를 들어, 스커미온 검출 소자(15)는 스커미온(40)의 유무에 따라 저항값이 변화하는 저항 소자이다.
오목부 전극(153)은 오목부(19)에서 상류측 비자성 금속(16)과 대향하는 면에 접한다. 또한, 도 38에 나타낸 바와 같이 오목부(19)의 전체가 오목부 전극(153)일 수도 있다. 오목부 전극(153)은 안정 상태의 스커미온(40)이 존재하는 위치를 상류측 비자성 금속(16) 사이로 둔다. 본 예에서 스커미온(40)의 생성 및 삭제에 따라 상류측 비자성 금속(16), 오목부 전극(153) 사이의 이차원 적층막(11)의 저항값이 변화한다. 스커미온 검출 소자(15)는 이차원 적층막(11) 내에 스커미온(40)이 존재하지 않는 경우 저항값이 최소값을 나타내고, 스커미온(40)이 존재하면 저항값이 증가한다. 스커미온 검출 소자(15)의 높은 저항 (H)과 낮은 저항 (L)은 스커미온(40)의 유무에 대응하여 메모리 셀이 기억 한 정보 "1"과 "0"에 대응한다.
측정부(50)는 오목부 전극(153) 및 하류측 비자성 금속(17)에 연결한다. 측정부(50)는 오목부 전극(153) 및 하류측 비자성 금속(17) 사이의 이차원 적층막(11)의 저항값을 측정한다. 오부 전극(153) 및 하류측 비자성 금속(17) 사이의 저항값은 이차원 적층막(11)의 저항값에 대응하고, 스커미온(40)의 생성 및 삭제에 따라 변화한다. 예를 들어, 스커미온(40)이 존재하지 않는 경우, 이차원 적층막(11)에는 공간적으로 균일한 자기장 H가 발생하고 있다. 한편 스커미온(40)이 존재하는 경우, 이차원 적층막(11)에 걸릴 자기장은 공간적으로 균일하지 않게된다. 공간적으로 균일하지 않은 자기장이 발생하면 이차원 적층막(11)을 흐르는 전도 전자는 이차원 적층막(11)의 자기 모멘트에 의해 산란한다. 즉, 이차원 적층막(11)의 저항값은 스커미온(40)이 존재하는 경우가, 스커미온(40)이 존재하지 않는 경우보다 높아진다.
본 예의 측정부(50)는 측정 전원(51) 및 전류계(52)를 가진다. 측정용 전원(51)은 오목부 전극(153)과 하류측 비자성 금속(17)과의 사이에 설치한다. 전류계(52)는 측정용 전원(51)에서 흐르는 측정 전류를 측정한다. 측정용 전원(51)이 인가하는 알려진 전압 및 전류계 (52)가 계측한 전류의 비로부터 이차원 적층막(11)의 저항값을 검출할 수 있다. 이에 따라 스커미온 메모리(100)가 저장된 정보를 읽을 수 있다.
상술한 구성으로 이루어진 스커미온 메모리(100)는 이차원 적층막(11)에서 스커미온(40)의 전송 및 삭제할 수 자기 소자로 구체화할 수 있다. 이 경우 하류측 비자성 금속(17), 하류측 비자성 금속(17) 및 제어 전원(61)은 스커미온(40)의 생성, 삭제 및 전송을 제어하는 스커미온 제어부로 동작한다.
도 39는 전류 생성부가 L 부인 경우의 스커미온 메모리(100)의 구성 예를 나타낸다. 스커미온 메모리(100)의 다른 예를 나타내는 모식도이다. 오목부(26)의 하류측 비자성 금속(17) 측의 단부가 자성체(10)의 하류측 비자성 금속(17) 측의 단부까지 확산되고 있다. 이 경우 오목부(26)의 모서리는 모서리부(24) 뿐이다. 본 예의 자성체의 디자인은 도 38에 비해 구조상 단순하고 미세 가공상 바람직하다. 또한, 하류측 비자성 금속(17)의 x 방향의 길이는 자성체(10)의 하류측 비자성 금속(17) 측의 단부와 대체로 동일한 길이를 가질 수 있다. 그러나 하류측 비자성 금속(17)은 오목부 전극(153)과는 전기적으로 절연되어 있다. 오목부 전극(153)은 하류측 비자성 금속 (17)과 절연되도록 오목부(26)의 상류측 비자성 금속(16) 측의 일부 영역에만 설치되어 있다.
펄스 전류를 이용한 상세한 시뮬레이션 실험 결과 스커미온 생성, 삭제에 관해서 놀라운 특성을 나타내는 것을 발견했다. 펄스 전류에 의한 나노 크기의 스커미온 생성, 삭제에 필요한 시간은 극히 짧은 펄스의 수십에서 수백 피코 초 (psec) 정도일 수 있다. 즉, 스커미온(40)의 생성 또는 삭제용의 전류 펄스의 전류 인가 시간은 1nsec보다 짧다. 이것은 DRAM (Dynamic Random Access Memory)에 필요한 20nsec에 비해 2자릿수 속도가 빠르다. 또한, 고속 SRAM (Static Randum Access Memory)은 2nsec이며 스커미온 메모리(100)의 동작 속도는 고속 SRAM 이하이다. 또한, 펄스 전류를 인가하지 않으면 생성한 스커미온(40)은 제자리에 머물 것으로 밝혀졌다. 즉, 스커미온 메모리(100)는 기억 유지시 전력을 소비하지 않는 비 메모리 특성을 가진다. 스커미온(40)을 생성, 삭제할 때만 전력이 필요하다. 또한, 위에 언급했듯이 극히 짧은 펄스로 끝나므로 데이터의 쓰기, 지우기도 매우 작은 소비 전력으로 끝난다. 이것이 실현할 수 있기 때문에 궁극적인 메모리 소자로서의 특징을 가질 가능성이 높은 메모리 소자이다.
스커미온(40)을 생성할 수 있는 자기 소자(30)는 예를 들어 두께가 500nm 이하의 얇은 층상에 형성된 소자이며, MBE (Molecular Beam Epitaxy) 또는 스퍼터링 등의 기술을 이용하여 형성할 수 있다. 상류측 비자성 금속(16) 및 하류측 비자성 금속(17)은 Cu, W, Ti, TiN, Al, Pt, Au 등의 도전성 비자성체 금속으로 이루어진다.
도 40은 복수의 자기장 발생부(20)를 갖는 스커미온 메모리(100)를 나타낸다. 본 예의 스커미온 메모리(100)는 자기 소자 30-1에서 자기 소자 30-8까지 총 8층의 자기 소자(30)를 가진다. 스커미온 메모리(100)는 자기장 발생부(20-1)에 4층의 자기 소자(30)를 가진다. 스커미온 메모리(100)는 자기 소자 (30-4)과 자기 소자(30-5) 사이에 자기장 발생부(20-2)를 더 가진다. 이에 따라 자기 소자(30)는 자기장 발생부(20)로부터 받는 자기장의 강도를 일정하게 유지할 수 있다. 자기장 발생부(20)는 자기 소자(30)의 재료 등에 따라 적당한 간격으로 배치할 수 있다.
도 41은 반도체 소자를 갖는 스커미온 메모리 장치(110)의 구성 예를 나타낸다. 본 예의 스커미온 메모리 장치(110)는 스커미온 메모리(100) 및 CPU 기능을 구성하는 CMOS-FET(90)을 갖춘다. CMOS-FET(90) 위에 스커미온 메모리(100)를 형성한다. 본 예의 CMOS-FET(90)은 기판(80)에 형성한 PMOS-FET(91) 및 NMOS-FET(92)을 가진다. 스커미온 메모리 장치(110)는 CPU 기능을 구성하는 CMOS-FET(90)와 적층한 대용량 비휘발성 메모리인 스커미온 메모리(100)를 동일한 칩 내에 가질 수 있다. 따라서 CPU의 처리 시간의 단축, 고속화가 실현하여 CPU의 소비 전력을 크게 줄일 수 있다.
도 42는 스커미온 메모리 탑재 고체 전자 장치(200)의 구성 예를 나타낸 모식도이다. 스커미온 메모리 탑재 고체 전자 장치(200)는 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)와 고체 전자 장치(210)를 구비한다. 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)는 도 37 내지 도 41에서 설명한 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)이다. 고체 전자 장치(210)는 예를 들어 CMOS-LSI 장치이다. 고체 전자 장치(210)는 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)에 데이터를 기록 및 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)로부터의 데이터의 판독의 적어도 하나의 기능이 있다.
도 43은 데이터 처리 장치(300)의 구성 예를 나타낸 모식도이다. 데이터 처리 장치(300)는 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)와 프로세서(310)를 구비한다. 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)는 도 37 내지 도 41에서 설명한 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)이다. 프로세서 (310)는 예를 들어 디지털 신호를 처리하는 디지털 회로를 가진다. 프로세서(310)는 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)에 데이터를 기록 및 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)로부터의 데이터의 판독의 적어도 하나의 기능이 있다.
도 44는 데이터 기록 장치(400)의 구성 예를 나타낸 모식도이다. 데이터 기록 장치(400)는 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)와 입출력 장치(410)를 구비한다. 데이터 기록 장치(400)는 예를 들어 하드 디스크 또는 USB 메모리 등 메모리 장치이다. 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)는 도 37 내지 도 41에서 설명한 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)이다. 입출력 장치(410)는 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)에 외부로부터의 데이터의 기록 및 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)로부터 데이터를 판독하여 외부로 출력하는 기능의 적어도 하나를 가진다.
도 45는 통신 장치(500)의 구성 예를 나타낸 모식도이다. 통신 장치(500)는 예를 들어 휴대 전화, 스마트 폰, 태블릿 형 단말기 등 외부와의 통신 기능을 갖는 장치 전반을 가리킨다. 통신 장치(500)는 휴대용 일 수 있고, 비 휴대용일 수도 있다. 통신 장치(500)는 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)와 통신부(510)를 구비한다. 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)는 도 37 내지 도 41에서 설명한 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)이다. 통신부(510)는 통신 장치(500)의 외부와의 통신 기능을 가진다. 통신부(510)는 무선 통신 기능을 가질 수 있고, 유선 통신 기능을 가질 수도 있고, 무선 통신 및 유선 통신의 쌍방의 기능을 가질 수도 있다. 통신부 (510)는 외부로부터 수신한 데이터를 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)에 기록하는 기능, 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)로부터 읽어 낸 데이터를 외부로 전송하는 기능 및 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)가 기억하는 제어 정보에 따라 동작하는 기능 중 적어도 하나를 가진다.
또한, 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)를 적용한 전자 기기의 전력 절약화를 실현할 수 있기 때문에, 탑재 배터리의 장기 수명화가 실현될 수 있다. 이것은 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)를 적용하는 모바일 전자 기기에 더욱 획기적인 사양을 사용자 측에 제공 할 수 있게된다. 덧붙여서 전자 기기로는 개인용 컴퓨터, 화상 기록 장치 등을 비롯한 어떠한 것이라도 좋다.
또한, CPU를 탑재한 통신 장비 (휴대폰, 스마트 폰, 태블릿 단말 등)에 대해 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)를 적용함으로써 화상 정보의 수집과 다채로운 대규모 응용 프로그램 동작을 보다 빠르게 수행할 수 있으며, 빠른 응답성을 실현할 수 있기 때문에 사용자에게 쾌적한 환경을 확보하는 것이 가능해진다. 또한, 화면에 표시하는 화상 표시의 고속화 등을 실현할 수 있기 때문에 그 사용 환경을 더욱 향상시킬 수 있다.
또한, 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)를 디지털 카메라 등의 전자 기기에 적용하여 동영상을 대용량에 걸쳐 기록하는 것이 가능해진다. 또한 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)를 4K 텔레비전 수상기 등의 전자 기기에 적용하여 그 이미지 기록의 대용량화를 실현하는 것이 가능해진다. 그 결과, 텔레비전 수상기에서 외장 하드 연결의 필요성을 없앨 수 있게된다. 또한, 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)는 하드 디스크를 비롯한 데이터 기록 장치에 적용할 경우 추가 데이터 기록 매체로 구체화될 수 있다.
또한, 자동차용 내비게이션 시스템 등의 전자 기기에 대해서도 이 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)를 적용하여 더욱 고기능화를 실현하는 것이 가능하며, 대량의 지도 정보도 쉽게 기억 가능해진다.
또한, 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)는 자체 추진 장치, 비행 장치를 실용화하는 데 큰 영향을 가져올 것으로 기대된다. 즉, 비행 장치의 복잡한 제어 처리, 날씨 정보 처리, 고해상도의 화질로 이루어진 영상의 제공에 의한 승객에 대한 서비스의 충실, 심지어 우주 비행 장치의 제어와 관찰한 화상 정보의 방대한 기록 정보를 기록하여 인류에 많은 지식을 가져온다.
또한, 스커미온 메모리(100) 또는 스커미온 메모리 장치(110)는 자기 메모리이다. 그러므로 우주 공간에 떠도는 고 에너지 입자에 대한 높은 내성을 가지고 있다. 전자에 따른 전하를 기억 유지 매체로 사용하는 플래시 메모리와 크게 다른 장점이 있다. 이 때문에 우주 비행 장치 등의 저장 매체로 중요하다.
1 ... 마그네틱 시프트 레지스터 2 ... 자기 센서, 10 ... 자성체 11 ... 이차원 적층막 12 ... 자성막 13 ... 비자성막 14 .. 적층체 15 ... 스커미온 검출 소자, 16 ... 상류측 비자성 금속 17 ... 하류측 비자성 금속 18 ... 단부 19 ... 오목부20 ... 자기장 발생부, 22 ... 모서리부, 24 ... 모서리부, 25 ... 다층막 26 ... 오목부30 ... 자기 소자, 40 ... 스커미온 50 ... 측정부, 51 ... 측정용 전원, 52 ... 전류계 60 ... 코일 전류 전원, 61 ... 제어 전원 80 ... 기판, 90 ... CMOS-FET, 91 ... PMOS-FET, 92 ... NMOS-FET, 100 ... 스커미온 메모리, 110 ... 스커미온 메모리 장치, 151 ... 비자성체 박막 152 ... 자성체 금속, 153 ... 오목부 전극, 200 ... 스커미온 메모리 탑재 고체 전자 장치 210 ...고체 전자 장치, 300 ... 데이터 처리 장치, 310 ... 프로세서, 400 ... 데이터 기록 장치, 410 ... 입출력 장치, 500 ... 통신 장비, 510 ... 통신부

Claims (28)

  1. 이차원 적층막을 구비한 스커미온을 생성하기 위한 자기 소자에 있어서,
    상기 이차원 적층막은 서로 적층되어 있는 복수의 다층막들로 구성되고,
    각각의 상기 복수의 다층막들은 제1 비자성막, 상기 제1 비자성막에 적층한 자성막, 및 상기 자성막에 적층한 제2 비자성막으로 구성되며,
    상기 자성막의 두께는 100nm 이하인 것을 특징으로 하고,
    상기 자성막은 인가 자기장에 따라 상기 스커미온이 발생하는 스커미온 결정상과 강자성 상 중 적어도 하나가 발현되고,
    상기 이차원 적층막은 얇은 층상의 이차원 평면에 수직인 자기장을 인가함으로써 상기 스커미온이 발현되는 자기 소자.
  2. 제1 항에 있어서, 상기 자성막은 강자성 재료로 이루어지는 자기 소자.
  3. 제1 항에 있어서, 상기 자성막은 강자성 금속막으로 이루어지는 자기 소자.
  4. 제1 항에 있어서,
    상기 자성막은 이차원 평면에 실질적으로 수직인 자기 모멘트를 가지는 강자성 재료로 이루어지는 자기 소자.
  5. 제1 항에 있어서,
    상기 자성막은 자기 교환 상호 작용에 의해 강자성체가 되는 자기 소자.
  6. 제1 항에 있어서,
    상기 자성막은 다이폴 상호 작용에 의해 강자성체가 되는 자기 소자.
  7. 제1 항에 있어서,
    상기 자성막은 페로브스카이트형 결정 구조를 가지는 자성 재료로 이루어지는 자기 소자.
  8. 제5 항에 있어서,
    상기 자성막은 페로브스카이트형 결정 구조를 가지는 Ru 산화물 자성 재료로 이루어지는 자기 소자.
  9. 제8 항에 있어서,
    상기 자성막은 페로브스카이트형 결정 구조를 가지는 SrRuO3을 두께 방향으로 5 분자층 이하 가지는 자기 소자.
  10. 제7 항에 있어서,
    상기 자성막은 페로브스카이트형 결정 구조를 가지는 Mn 산화물 자성 재료로 이루어지는 자기 소자.
  11. 제10 항에 있어서,
    상기 자성막은 Ru 원소를 2.5 %에서 10 %의 범위에서 첨가한 페로브스카이트형 산화물 La1-xSrxMnO3,0 ≤ x ≤ 1로 이루어지는 자기 소자.
  12. 제1 항에 있어서,
    상기 자성막은 V, Cr, Mn, Fe, Co, Ni, Cu 또는 이러한 복수의 금속 원소를 포함하는 자성 재료로 이루어지는 자기 소자.
  13. 제1 항에 있어서,
    상기 제1 비자성막 및 상기 제2 비자성막 중 적어도 어느 하나는 큰 스핀 궤도 상호작용 상수를 가지는 자성 재료로 이루어지는 자기 소자.
  14. 제1 항에 있어서,
    상기 제1 비자성막 및 상기 제2 비자성막 중 적어도 어느 하나는 페로브스카이트형 산화물로 이루어지는 자기 소자.
  15. 제1 항에 있어서,
    상기 제1 비자성막 및 상기 제2 비자성막 중 적어도 어느 하나는 Ir 산화물로 이루어지는 자기 소자.
  16. 제1 항에 있어서,
    상기 제1 비자성막 및 상기 제2 비자성막 중 적어도 어느 하나는 SrIrO3을 두께 방향으로 2 분자층 이하 가지는 자기 소자.
  17. 제1 항에 있어서,
    상기 제1 비자성막 및 상기 제2 비자성막 중 적어도 어느 하나는 Pd, Ag, Ir, Pt, Au, W, Re 또는 이러한 복수의 금속을 포함하는 비자성 금속막인 자기 소자.
  18. 제1 항에 있어서,
    복수의 상기 자성막과 복수의 상기 제1 비자성막 및 상기 제2 비자성막으로 이루어지는 자기 소자.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 제1항 내지 제18항 중 어느 한 항에 기재된 자기 소자를 두께 방향으로 복수 적층하고있는 스커미온 메모리.
  23. 제1항 내지 제18항 중 어느 한 항에 기재된 자기 소자,
    상기 이차원 적층막의 상기 이차원 평면에 대향하여 설치하고, 상기 이차원 적층막의 상기 이차원 평면에 자기장을 인가하는 자기장 발생부를 구비하는 스커미온 메모리.
  24. 기판,
    상기 기판 상에 형성한 반도체 소자,
    상기 반도체 소자의 상부에 적층한 제1항 내지 제18항 중 어느 한 항에 기재된 자기 소자,
    상기 이차원 적층막의 상기 이차원 평면에 대향하여 설치하고, 상기 이차원 적층막의 상기 이차원 평면에 자기장을 인가하는 자기장 발생부를 구비하는 스커미온 메모리.
  25. 제22항의 스커미온 메모리와 고체 전자 장치를 동일한 칩 내에 구비하는 스커미온 메모리 탑재 고체 전자 장치.
  26. 제22항의 스커미온 메모리를 탑재한 데이터 기록 장치.
  27. 제22항의 스커미온 메모리를 탑재한 데이터 처리 장치.
  28. 제22항의 스커미온 메모리를 탑재 한 통신 장치.

KR1020177005912A 2014-11-27 2015-11-18 자기 소자, 스커미온 메모리, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치 KR102006671B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014240225 2014-11-27
JPJP-P-2014-240225 2014-11-27
PCT/JP2015/082466 WO2016084683A1 (ja) 2014-11-27 2015-11-18 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置及び通信装置

Publications (2)

Publication Number Publication Date
KR20170042308A KR20170042308A (ko) 2017-04-18
KR102006671B1 true KR102006671B1 (ko) 2019-08-02

Family

ID=56074250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177005912A KR102006671B1 (ko) 2014-11-27 2015-11-18 자기 소자, 스커미온 메모리, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치

Country Status (5)

Country Link
US (1) US10217931B2 (ko)
EP (1) EP3226307B1 (ko)
JP (1) JP6721902B2 (ko)
KR (1) KR102006671B1 (ko)
WO (1) WO2016084683A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6712804B2 (ja) * 2016-11-18 2020-06-24 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
JP6948229B2 (ja) * 2017-11-09 2021-10-13 株式会社日立製作所 熱電変換装置および熱輸送システム
JP7036635B2 (ja) * 2018-03-16 2022-03-15 株式会社アルバック 磁気記憶素子、垂直磁化膜の形成方法、および、磁気記憶素子の製造方法
KR102072069B1 (ko) 2018-09-12 2020-01-30 한국과학기술연구원 스커미온 메모리
JP2020047728A (ja) * 2018-09-18 2020-03-26 キオクシア株式会社 磁気メモリ
CN109722005B (zh) * 2019-01-02 2020-06-30 广州新莱福磁电有限公司 具有高工作频段的二维磁矩软磁复合材料及其制备方法
RU2702810C1 (ru) * 2019-04-09 2019-10-11 Федеральное государственное автономное образовательное учреждение высшего образования "Дальневосточный федеральный университет" (ДВФУ) Способ создания скирмионов и их массивов в магнитной среде с помощью зонда сканирующего микроскопа
CN110436931B (zh) * 2019-07-24 2022-03-04 安徽科技学院 一种铜氮铁反钙钛矿结构室温软磁薄膜材料及其制备方法
KR102421973B1 (ko) 2020-04-03 2022-07-18 한국과학기술원 스커미온 가이딩 소자 및 그 제조방법
KR102273708B1 (ko) * 2020-07-15 2021-07-06 한국과학기술연구원 고온에서 안정적으로 스커미온 격자를 생성하는 방법 및 장치
KR102656264B1 (ko) * 2022-06-28 2024-04-09 울산과학기술원 전류를 이용한 스커미온 백 형성 방법 및 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110261602A1 (en) * 2008-05-23 2011-10-27 Ecole Polytechnique Federale De Lausanne (Epfl) Magnetic memory devices and systems

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10269842A (ja) * 1997-03-27 1998-10-09 Toshiba Corp 導電性酸化物薄膜、薄膜キャパシタおよび磁気抵抗効果素子
JP3097667B2 (ja) 1998-06-30 2000-10-10 日本電気株式会社 磁気検出素子
US6503974B1 (en) * 1999-12-14 2003-01-07 Teijin Chemicals, Ltd. Vibration-damping thermoplastic resin composition and molded article therefrom
WO2003019586A1 (en) 2001-08-30 2003-03-06 Koninklijke Philips Electronics N.V. Magnetoresistive device and electronic device
US7211199B2 (en) * 2002-03-15 2007-05-01 The Trustees Of The University Of Pennsylvania Magnetically-and electrically-induced variable resistance materials and method for preparing same
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP4599425B2 (ja) * 2008-03-27 2010-12-15 株式会社東芝 磁気抵抗素子及び磁気メモリ
WO2009133611A1 (ja) * 2008-04-30 2009-11-05 富士通株式会社 サーボパターン書き込み方法、サーボパターン書き込み装置、制御回路および磁気ディスク装置
US7754351B2 (en) * 2008-05-08 2010-07-13 Wisconsin Alumni Research Foundation (Warf) Epitaxial (001) BiFeO3 membranes with substantially reduced fatigue and leakage
FR2973163B1 (fr) * 2011-03-23 2013-10-25 Thales Sa Dispositif constitue de différentes couches minces et utilisation d'un tel dispositif
JP5492144B2 (ja) 2011-05-27 2014-05-14 株式会社日立製作所 垂直磁化磁気抵抗効果素子及び磁気メモリ
JP5892767B2 (ja) 2011-10-28 2016-03-23 株式会社東芝 磁気ヘッド、磁気センサ、および磁気記録再生装置
JP6116043B2 (ja) * 2012-10-19 2017-04-19 国立研究開発法人理化学研究所 スキルミオン駆動方法およびマイクロ素子

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110261602A1 (en) * 2008-05-23 2011-10-27 Ecole Polytechnique Federale De Lausanne (Epfl) Magnetic memory devices and systems

Also Published As

Publication number Publication date
EP3226307A1 (en) 2017-10-04
JP6721902B2 (ja) 2020-07-15
JPWO2016084683A1 (ja) 2017-09-07
US20170179376A1 (en) 2017-06-22
KR20170042308A (ko) 2017-04-18
EP3226307B1 (en) 2022-02-09
WO2016084683A1 (ja) 2016-06-02
US10217931B2 (en) 2019-02-26
EP3226307A4 (en) 2018-08-29

Similar Documents

Publication Publication Date Title
KR102006671B1 (ko) 자기 소자, 스커미온 메모리, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치
US9478729B2 (en) Spin transfer torque magnetic memory device using magnetic resonance precession and the spin filtering effect
EP3382768B1 (en) Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory
KR101683440B1 (ko) 자기 메모리 소자
JP6618194B2 (ja) 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置及び通信装置
US20150236071A1 (en) Magnetic memory device using in-plane current and electric field
US9537087B2 (en) Magnetoresistance sensor with perpendicular anisotropy
JP2004179667A (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法
US11521776B2 (en) Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and spin-orbit-torque magnetization rotational element manufacturing method
US10438641B2 (en) Data writing method and magnetic memory
TWI473088B (zh) Memory elements and memory devices
WO2013080436A1 (ja) 記憶素子、記憶装置
WO2014050380A1 (ja) 記憶素子、記憶装置、磁気ヘッド
CN109994598B (zh) 自旋轨道转矩型磁化旋转元件及磁阻效应元件
Bason et al. Planar Hall-effect magnetic random access memory
EP2528060B1 (en) Multibit cell with synthetic storage layer
US9647030B2 (en) Horizontal magnetic memory device using in-plane current and electric field
KR101375871B1 (ko) 자기 공명과 이중 스핀필터 효과를 이용한 스핀전달토크 자기 메모리 소자
US20140084399A1 (en) Spin transfer torque memory (sttm) device with topographically smooth electrode and method to form same
Liu et al. Nonvolatile voltage-controlled magnetization reversal in a spin-valve multiferroic heterostructure
JP7183704B2 (ja) スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁気抵抗効果素子の製造方法
JP7183703B2 (ja) スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁気抵抗効果素子の製造方法
RIZWAN et al. Electric-field control of giant magnetoresistance in spin-valves
US11264071B2 (en) Magnetoresistance effect element and magnetic memory
JPWO2011145146A1 (ja) トンネル磁気抵抗効果素子及びそれを用いた磁気メモリセル並びに磁気ランダムアクセスメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant