JP2016139673A - 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、データ処理装置、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置及びデータ通信装置 - Google Patents

Abstract

【課題】データの書き込み回数の無限大に近いエンデユランス（耐久性）、永久に近いデータリテンション（保持）特性をもち、超高速の書き込み及び消去が可能な磁気素子及びスキルミオンメモリ等を提供する。
【解決手段】スキルミオンの生成及び消去が可能な磁気素子であって、薄層状の磁性体と、磁性体の一面において磁性体の端部を含む端部領域を囲んで設けた電場発生電極と、スキルミオンの生成及び消去を検出するスキルミオン検出素子とを備える磁気素子を提供する。また、端部領域は、磁性体に平行な向きの幅をＷ、端部領域における磁性体の端部に垂直な向きの高さをｈとすると、λ≧Ｗ＞λ／４、２λ＞ｈ＞λ／２となる磁気素子を提供する。
【選択図】図３

Description

本発明は、スキルミオンを生成、消去及び検知可能な磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置及びデータ通信装置に関する。

磁性体の磁気モーメントをデジタル情報として利用する磁気素子が知られている。当該磁気素子は、情報保持時に電力を要さない不揮発性メモリの要素として機能するナノスケールの磁気構造を有する。当該磁気素子は、ナノスケールの磁気構造による超高密度性等の利点から大容量情報記憶媒体としての応用が期待され、エレクトロニクスデバイスのメモリデバイスとしての重要度が増している。

次世代型のメモリ磁気デバイスの他の候補としては、米国ＩＢＭを中心にマグネチックシフトレジスタが提案されている。マグネチックシフトレジスタは、磁気ドメイン磁壁を駆動してその磁気モーメント配置を電流で転送し、記憶情報を読み出す（特許文献１参照）。

図３７は、電流による磁気ドメイン磁壁駆動の原理を示す模式図である。互いに磁気モーメントの向きが相反する磁気領域の境界がドメイン磁壁である。図３７では、マグネチックシフトレジスタ１におけるドメイン磁壁を実線で示している。マグネチックシフトレジスタ１に、矢印の向きの電流を流すことにより磁気ドメイン磁壁が駆動する。ドメイン磁壁が移動することにより、磁気センサ２の上方に位置する磁気モーメントの向きによる磁気が変化する。当該磁気変化を磁気センサ２で検知して磁気情報を引き出す。

しかし、こうしたマグネチックシフトレジスタ１は、磁気ドメイン磁壁を動かす際に大きな電流を必要とし、また磁気ドメイン磁壁の転送速度が遅いという欠点を持っている。

そこで、本願発明者は、磁性体中に発生するスキルミオンを記憶単位として使ったスキルミオン磁気素子を提案した（特許文献２参照）。この提案において本願発明者らは、スキルミオンを電流により駆動できることを示した。
［先行技術文献］
［特許文献］
［特許文献１］米国特許第６８３４００５号明細書
［特許文献２］特開２０１４−８６４７０号公報
[非特許文献１]永長 直人、十倉 好紀、"Ｔｏｐｏｌｏｇｉｃａｌ ｐｒｏｐｅｒｔｉｅｓ ａｎｄ ｄｙｎａｍｉｃｓ ｏｆ ｍａｇｎｅｔｉｃ ｓｋｙｒｍｉｏｎｓ"、Ｎａｔｕｒｅ Ｎａｎｏｔｅｃｈｎｏｌｏｇｙ、英国、Ｎａｔｕｒｅ Ｐｕｂｌｉｓｈｉｎｇ Ｇｒｏｕｐ、２０１３年１２月４日、Ｖｏｌ．８、ｐ８９９−９１１．

スキルミオンは、直径が１ｎｍから５００ｎｍと極微小な磁気構造を有し、その構造を長時間保持できることからメモリ素子に応用することへの期待が高まっている。しかし、スキルミオンの生成、消去及び検知の機構の詳細が明らかではなかった。

そこで、本願発明者はスキルミオンの生成、消去状態の関係の詳細を明らかにした上で、スキルミオンを電場で生成、消去でき、スキルミオンを検知できる磁気素子及びスキルミオンメモリを発明し、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置及びデータ通信装置を提供することを目的とする。

本発明の第１の態様においては、スキルミオンの生成及び消去が可能な磁気素子であって、薄層状の磁性体と、磁性体の一面において磁性体の端部を含む端部領域を囲んで設けた電場発生電極と、スキルミオンの生成及び消去を検出するスキルミオン検出素子とを備える磁気素子を提供する。

本発明の第２の態様においては、第１の態様に係る磁気素子であって、磁気素子が厚さ方向に積層した多層構造を有する磁気素子を提供する。

本発明の第３の態様においては、第１の態様に係る磁気素子と、磁性体の一面に対向して設け、磁性体に第１方向から磁場を印加する磁場発生部と、磁気素子の電場発生電極に電圧を印加することで、端部領域に電場を発生させることが可能な第1電源と、スキルミオン検出素子に接続し、スキルミオン検出素子の検出結果に基づいて、スキルミオンの生成及び消去を測定する測定部とを備えるスキルミオンメモリを提供する。

本発明の第４の態様においては、第３の態様に係るスキルミオンメモリを一つの記憶単位メモリとして構成した複数のスキルミオンメモリと、複数のスキルミオンメモリのスキルミオンを生成するために、複数のスキルミオンメモリに接続したスキルミオン生成線と、複数のスキルミオンメモリのスキルミオンを消去するために、複数のスキルミオンメモリに接続したスキルミオン消去線と、スキルミオンの有無を検知するリード線と、スキルミオン生成線、スキルミオン消去線、リード線にはスキルミオンメモリを選択する電界効果トランジスタと、リード線に流れる電流もしくは電圧を増幅し、スキルミオンの有無を検出する検出回路とを備えるスキルミオンメモリデバイスを提供する。

本発明の第５の態様においては、基板と、基板上に形成した電界効果トランジスタと、電界効果トランジスタの上方に積層したスキルミオンメモリデバイスとを有し、スキルミオンメモリデバイスは、第３の態様に係るスキルミオンメモリを少なくとも一つ有するスキルミオンメモリ搭載のデータ処理装置を提供する。

本発明の第６の態様においては、第３の態様に係るスキルミオンメモリを少なくとも一つ備えるスキルミオンメモリデバイスと固体電子デバイスを同一チップ内に形成しているスキルミオンメモリ搭載固体電子デバイスを提供する。

本発明の第７の態様においては、第３の態様に係るスキルミオンメモリを少なくとも一つ備えるスキルミオンメモリデバイスを搭載するデータ記録装置、データ処理装置、及びデータ通信装置を提供する。

磁性体中の磁気モーメントのナノスケール磁気構造体であるスキルミオンの一例を示す模式図である。 ヘリシテイγが異なるスキルミオンを示す図である。 スキルミオンの生成、消去及び検知を可能とするスキルミオンメモリ１００の模式図である。 カイラル磁性体における磁性相の磁場依存性を模式的に示す。 端部領域ＡにおけるＤ_ａの時間依存性を示す。 シミュレーション実験での磁性体サイズ、電極サイズを示す。 時間ｔ＝６６０（１／Ｊ）でのスキルミオン４０が生成状態のシミュレーション結果を示す。 時間ｔ＝１１００（１／Ｊ）でのスキルミオン４０が生成状態のシミュレーション結果を示す。 時間ｔ＝１３８０（１／Ｊ）でのスキルミオン４０が生成状態のシミュレーション結果を示す。 時間ｔ＝３３８０（１／Ｊ）でのスキルミオン４０が生成状態のシミュレーション結果を示す。 時間ｔ＝４７４０（１／Ｊ）でのスキルミオン４０の状態のシミュレーション結果を示す。 時間ｔ＝５６８０（１／Ｊ）でのスキルミオン４０の消去状態のシミュレーション結果を示す。 時間ｔ＝５８２０（１／Ｊ）でのスキルミオン４０の消去状態のシミュレーション結果を示す。 時間ｔ＝６０８０１／Ｊ）でのスキルミオン４０の消去状態のシミュレーション結果を示す。 電場発生電極１２の形状例を示す図である。 電場発生電極１２の形状例を示す図である。 電場発生電極１２の形状例を示す図である。 電場発生電極１２の形状例を示す図である。 電場発生電極１２の形状例を示す図である。 電場発生電極１２の形状例を示す図である。 スキルミオンメモリ１００の実施形態の一例を示す。 スキルミオンメモリ１００の実施形態の一例を示す。 スキルミオンメモリ１００の実施形態の一例を示す。 スキルミオンメモリ１００の実施形態の一例を示す。 スキルミオンメモリデバイス１１０の断面図を示す。 スキルミオンメモリとＦＥＴを搭載したデバイス１１０の断面図を示す。 磁気素子１０をｎ層積層したスキルミオンメモリデバイス１１０を示す。 複数の磁場発生部２０を有するスキルミオンメモリデバイス１１０を示す。 スキルミオンメモリ１００をＣＭＯＳ−ＦＥＴ９０の上層に搭載したスキルミオンメモリデバイス１１０の断面図を示す。 スキルミオンメモリデバイス１１０の書き込み回路の一例を示す。 スキルミオンメモリデバイス１１０の消去回路の一例を示す。 スキルミオンメモリデバイス１１０の読み出し回路の一例を示す。 スキルミオンメモリ搭載固体電子デバイス２００の構成例を示す。 データ記録装置３００の構成例を示す。 データ処理装置４００の構成例を示す。 データ通信装置５００の構成例を示す。 電流による磁気ドメイン駆動の原理を示す模式図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

スキルミオンを形成できる磁性体の一例としてカイラル磁性体がある。カイラル磁性体は、外部磁場の印加がない場合の磁気モーメント配置が、磁気モーメントの進行方向に対して螺旋上に回転する磁気秩序相（らせん磁性相）となる磁性体である。外部磁場を印加することにより、らせん磁性相は最密結晶格子に並んだスキルミオンを安定化するスキルミオン結晶相をへて強磁性相となる。

図１は、磁性体１１中のナノスケール磁気構造体であるスキルミオン４０の一例を示す模式図である。図１において、各矢印は、スキルミオン４０における磁気モーメントの向きを示す。ｘ軸及びｙ軸は互いに直交する軸であり、ｚ軸はｘｙ平面に直交する軸である。

磁性体１１は、ｘｙ平面に平行な平面を有する。磁性体１１中に配置したあらゆる向きを向く磁気モーメントは、スキルミオン４０を構成する。本例では、磁性体１１に印加する磁場の向きはプラスｚ方向である。この場合に、本例のスキルミオン４０の最外周の磁気モーメントは、プラスｚ方向に向く。

スキルミオン４０において、磁気モーメントを最外周から内側へ向けて渦巻状に回転していくように配置する。さらに磁気モーメントの向きは、当該渦巻き状の回転に伴い渦の中心に向かって徐々にプラスｚ方向からマイナスｚ方向へ向きを変える。

スキルミオン４０は中心から最外周の間において、磁気モーメントの向きが連続的にねじれる。つまり、スキルミオン４０は、磁気モーメントの渦巻き構造を有するナノスケール磁気構造体である。スキルミオン４０が存在する磁性体１１が薄い板状固体材料の場合、スキルミオン４０を構成する磁気モーメントをその厚さ方向は同じ向きの磁気モーメントで構成している。すなわち板の深さ方向（ｚ方向）には表面から裏面まで同じ向きの磁気モーメントからなる。本例において最外周とは、図１に示した外部磁場と同一の方向を向く磁気モーメントの円周を指す。

スキルミオン数Ｎｓｋは、渦巻構造を有するナノスケール磁気構造体であるスキルミオン４０を特徴づける。以下の［数１］及び［数２］は、スキルミオン数Ｎｓｋを表現する。［数２］において、磁気モーメントとｚ軸との間の極角Θ（ｒ）は、スキルミオン４０の中心からの距離ｒの連続関数である。極角Θ（ｒ）は、ｒを０から∞まで変化させたとき、πからゼロまで又はゼロからπまで変化する。

ベクトル量ｎ（ｒ）は、位置ｒにおけるスキルミオン４０の磁気モーメントの向きを表す。

［数２］において、ｍはボルテシテイ、γはヘリシテイである。［数１］及び［数２］から、Θ（ｒ）がｒをから∞まで変化させ、πからゼロまで変化するときＮｓｋ＝−ｍとなる。

図２は、ヘリシテイγが異なるスキルミオン４０を示す模式図である。特に、スキルミオン数Ｎｓｋ＝−１の場合の一例を図２に示す。

図２（Ｅ）は、磁気モーメントｎの座標のとりかた（右手系）を示す。なお、右手系であるので、ｎ_ｘ軸及びｎ_ｙ軸に対してｎ_ｚ軸は、紙面の裏から手前の向きに取る。また、濃淡と磁気モーメントの向きとの関係を、図２（Ｅ）に示す。

図２（Ａ）から図２（Ｄ）において、濃淡は磁気モーメントの向きを示す。図２（Ａ）から図２（Ｄ）における各矢印は、スキルミオン４０の中心から所定の距離だけ離れた磁気モーメントを示す。図２（Ａ）から図２（Ｄ）に示す磁気構造体は、スキルミオン４０を定義する状態にある。図２（Ａ）から図２（Ｄ）の最外周のように、濃淡が最も淡い領域は、紙面の裏面から手前方向の磁気モーメントを示している。なお、図では当該磁気モーメントを白色で表す。図２（Ａ）から図２（Ｄ）の中心のように、濃淡が最も濃い領域は、紙面の手前から裏面方向の磁気モーメントを示している。なお、図では当該磁気モーメントを黒色で表す。

図２（Ａ）（γ＝０）の各磁気モーメントに対して、図２（Ｂ）（γ＝π）の各磁気モーメントの向きは、図２（Ａ）の各磁気モーメントを１８０°回転した向きである。図２（Ａ）（γ＝０）の各磁気モーメントに対して、図２（Ｃ）（γ＝−π／２）の各磁気モーメントの向きは、図２（Ａ）の各磁気モーメントを−９０度（右回りに９０度）回転した向きである。

図２（Ａ）（γ＝０）の各磁気モーメントに対して、図２（Ｄ）（γ＝π／２）の各磁気モーメントの向きは、図２（Ａ）の各磁気モーメントを９０度（左回りに９０度）回転した向きである。なお、図２（Ｄ）に示すヘリシテイγ＝π／２のスキルミオン４０が、図１のスキルミオン４０に相当する。

図２（Ａ）〜（Ｄ）に図示した４例の磁気構造は異なるように見えるが、トポロジー的には同一の磁気構造体である。図２（Ａ）〜（Ｄ）の構造を有するスキルミオン４０は、一度生成すると安定して存在し、外部磁場を印加した磁性体１１中で情報伝達を担うキャリアとして働く。

図３は、スキルミオン４０の生成、消去及び検知を可能とする磁気素子１０の模式図である。スキルミオンメモリ１００は、磁性体１１に発生したスキルミオン４０を用いてビット情報を保存する。例えば、磁性体１１におけるスキルミオン４０の有無が、１ビットの情報に対応する。本例のスキルミオンメモリ１００は、磁気素子１０、磁場発生部２０、測定部３０及び電圧印加用電源５０を備える。スキルミオンメモリ１００は、磁性体１１上に置かれた電場発生電極１２と磁場発生部２０との間に電場を発生させる。また、磁場発生部２０ではなく磁性体１１を他方の電極としてもよい。

磁気素子１０は、スキルミオン４０の生成及び消去が可能である。本例の磁気素子１０は、厚さを５００ｎｍ以下の薄層状に形成した素子である。例えば、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）やスパッター等の技術を用いて形成する。磁気素子１０は、磁性体１１、電場発生電極１２及びスキルミオン検出素子１５を有する。

磁性体１１は、印加する磁場に応じて、少なくともスキルミオン結晶相及び強磁性相を発現させる。スキルミオン結晶相は、磁性体１１にスキルミオン４０が発生しうる材料を指す。例えば、磁性体１１は、カイラル磁性体であり、ＦｅＧｅやＭｎＳｉ及びＣｏＺｎで形成する。また、磁性体１１は磁性体と非磁性体の積層構造でもよい。

なお、磁性体１１は、半導体プロセスで一般的に使用する絶縁性材料等により囲んでよい。また、磁性体１１は、非磁性体で全方位を囲んでもよい。磁性体１１は、隣接する磁気素子１０の磁性体１１と繋がっていてもよい。また、磁性体１１と、隣接する磁気素子１０の磁性体１１との間に非磁性体層を設けてもよい。磁性体１１は薄層状で形成してよい。磁性体１１は、例えば、スキルミオン４０の直径の１０倍以下程度の厚みを有してよい。スキルミオン４０の直径とは、スキルミオンの最外周の直径を指す。

電場発生電極１２は、磁性体１１の一面において磁性体１１の端部を含む領域を覆う。例えば、電場発生電極１２が磁性体１１の端部を覆うとは、少なくとも磁性体１１の端部に電場が与えられることを指す。また、電場発生電極１２は、絶縁性素材等を用いて磁性体１１と電気的に隔離していてもよい。電場発生電極１２は、図３に示したように、直角を含んだ四角形状に形成した電極であってよい。本例では、電場発生電極１２に対応する他方の電極は、磁場発生部２０である。この場合、電圧印加用電源５０から電場発生電極１２に電圧を印加し、磁場発生部２０が基準電圧となる。これにより、スキルミオンメモリ１００は、磁性体１１に電場を発生させる。電場発生電極１２の材料は、磁性体１１に電場を発生させることができるものであれば、磁性体金属であっても非磁性体金属であってもよい。例えば、電場発生電極１２は、Ｃｕ、Ｗ、Ｔｉ、Ａｌ、Ｐｔ、Ａｕ、ＴｉＮ、ＡｌＳｉ等の非磁性金属材料により形成する。

なお、本明細書において、電場発生電極１２に覆われた、磁性体１１の端部を含む領域を端部領域Ａと称する。本例の電場発生電極１２は、ｘｙ平面において、磁性体１１の端部を、非磁性体側から磁性体１１側に少なくとも１回横切る端部領域Ａを有する。即ち、電場発生電極１２は、磁性体１１の端部を含む領域を覆う。なお、端部領域Ａにおける電界強度をＥａとする。

スキルミオン検出素子１５は、スキルミオン検知用磁気センサとして機能する。即ち、スキルミオン検出素子１５は、スキルミオン４０の生成及び消去を検出する。スキルミオン検出素子１５は、第１検出電極１５３及び第２検出電極１５４を備える。

第１検出電極１５３は、磁性体１１の一端において、磁性体１１と同一層で接する。磁性体１１の一端は、磁性体１１の端部であれば上下左右いずれの端部であってもよい。第１検出電極１５３は、磁性体１１の一端の少なくとも一部に接していればよい。

第１検出電極１５３及び第２検出電極１５４に、測定部３０を接続する。測定部３０は、第１検出電極１５３と第２検出電極１５４との間の磁性体１１の抵抗値を測定する。第１検出電極１５３と第２検出電極１５４との間の抵抗値は、磁性体１１の抵抗値に対応し、スキルミオン４０の生成及び消去に応じて変化する。例えば、スキルミオン４０が存在しない場合、磁性体１１は強磁性体であるから、その磁気モーメントは＋ｚ方向に揃っている。この場合、第１検出電極１５３及び第２検出電極間１５４に流れる電子スピンの偏極は磁性体１１と同じ＋ｚ方向である。一方、スキルミオン４０が存在する場合、磁性体１１はスキルミオンのらせん状の磁気モーメントが存在し、その磁気モーメントはｚ方向以外の多くの向きの磁気モーメントが存在することとなる。このため、第一電極１５３及び第２検出電極間１５４に流れる電子スピンに働くスピン散乱の効果はスキルミオン４０が存在しないときと比べて大きい。その結果、第一電極１５３及び第２検出電極間１５４に流れる抵抗値はスキルミオン４０の有無に応じて変化する。即ち、磁性体１１の抵抗値は、スキルミオン４０が存在する場合の方が、スキルミオン４０が存在しない場合よりも高くなる。測定部３０は、磁性体１１の抵抗値の変化を測定することにより、スキルミオン４０の生成及び消去を検出できる。この場合、磁性体１１の両端に電極を設ければよく電極面積を減らせるので集積度を向上できる。

磁場発生部２０は、磁場Ｈを発生し、磁性体１１の裏面から表面の方向に、磁性体１１と垂直に印加する。磁性体１１の裏面とは、磁性体１１の磁場発生部２０側の面を指す。なお、本実施形態においては磁場発生部２０を１つのみ用いる。しかしながら、磁場発生部２０が、磁性体１１に対して垂直に磁場を印加できるものであれば、複数の磁場発生部２０を用いてよい。磁場発生部２０の数や配置は、これに限定しない。

測定部３０は、測定用電流源３１及び電圧計３２を備える。測定用電流源３１は、磁性体１１とスキルミオン検出素子１５との間に設ける。電圧計３２は、測定用電流源３１から電流を流したときの電圧を計測する。測定部３０は、感度の高いスキルミオン検出素子１５を用いることにより、少ない電力でスキルミオン４０の有無を検出できる。

電圧印加用電源５０は、電場発生電極１２と磁場発生部２０との間に接続する。スキルミオン４０を生成する場合、電圧印加用電源５０は、端部領域Ａにおいて、磁性体１１の裏面から表面に向けて電場を発生させる。一方、スキルミオン４０を消去する場合、電圧印加用電源５０は、スキルミオン４０を生成する場合と逆向きに電圧を印加してよい。なお、電場発生電極１２を複数設ける場合、電圧印加用電源５０は、電場発生電極１２の数に応じて複数設けてよい。

以上の通り、スキルミオンメモリ１００は、磁性体１１に電場を発生させることにより、スキルミオン４０を生成及び消去する。磁性体１１に発生した電場は、磁性体１１のスピン軌道相互作用に強く働きかけて、ジャロシンスキー・守谷相互作用を強く変調させる。ジャロシンスキー・守谷相互作用が大きくなると、磁性体１１の端部における磁気モーメントを強く捩じる力が発生する。磁性体１１が非磁性体と接している場合、磁性体１１の端部における磁気モーメントは、ｚ軸方向から捩じれた方向に安定である。これにより、磁性体１１の端部における磁気モーメントを起点として、スキルミオン４０が生成する。したがって、ジャロシンスキー・守谷相互作用を大きくするように磁性体１１に電場を発生させれば、磁性体１１の端部からスキルミオン４０を生成できる。このように、磁性体１１の積層数に応じて、電場の大きさを調整してよい。次に、実施例を用いて、カイラル磁性体中でのスキルミオン４０の生成及び消去を詳細に説明する。

［実施例１］
実施例１において、スキルミオン４０を生成する場合のシミュレーション実験結果を示す。下記の［数３］及び［数４］は、スキルミオン４０の運動を記述する。

ここで、Ｂ_ｒ ^ｅｆｆ=−(１/（ｈΓ）)（∂Ｈ/∂Ｍ_ｒ）により、［数３］と［数４］とを関連付ける。Ｊは材料固有の定数で交換相互作用エネルギーである。Γ＝ｇμ_Ｂ/ｈ(＞０)は磁気回転比である。ｈはプランク定数である。Ｍ_ｒは大きさＭの磁気モーメントを示し、Ｍ_ｒ=Ｍ・ｎ（ｒ）である。ｎ（ｒ）は［数２］で示した。上記［数３］及び[数４］中、×は外積を示す。

［数４］で示したハミルトニアンＨは、磁性体１１がカイラル磁性体の場合のハミルトニアンを示す。磁性体１１がダイポール磁性体、フラストレート磁性体及び磁性材料と非磁性材料との積層構造からなる磁性体のいずれかである場合、各磁性体に対応するハミルトニアンＨに置換すればよい。ここで、ダイポール磁性体とは、磁気双極子相互作用が重要な磁性体である。また、フラストレート磁性体とは、磁気不整合状態を好む磁気的相互作用の空間構造を含む磁性体である。磁性材料と非磁性材料との積層構造を有する磁性体は、磁性材料の非磁性材料に接する磁気モーメントを非磁性材料のスピン軌道相互作用により変調した磁性体である。

図４は、カイラル磁性体における磁性相の磁場依存性を模式的に示す。カイラル磁性体は、磁場ゼロの基底状態ではらせん磁性相を有する。ここで、磁場強度Ｈｓｋより大きい磁場をカイラル磁性体に印加した場合、スキルミオン結晶相（ＳｋＸ）が安定となる。また、さらに強い磁場強度Ｈｆ以上の磁場強度をカイラル磁性体に印加した場合、強磁性相が安定となる。

次に、カイラル磁性体の磁気交換相互作用の大きさＪで規格した値を用いて各種の物理量を記述する。例えば、磁場強度Ｈｓｋは０．００７５Ｊで、磁場強度Ｈｆは０．０２５２Ｊとなる。

なお、スキルミオン４０の直径λは、ＪとＤ_０を用いて以下の［数５］のように表すことができる。
ここで、ａは磁性体１１の格子定数であり、Ｄ_０はジャロシンスキー・守谷相互作用の大きさで物質固有の物理定数である。スキルミオン直径λは先行技術文献１に見るようにたとえばＦｅＧｅでは７０ｎｍ、ＭｎＳｉでは１８ｎｍである。

本実施例で用いるカイラル磁性体はＤ_０＝０．１８Ｊ、磁気モーメントＭ＝１、ギルバート緩和係数α＝０．０４である。本例ではＤ_０＝０．１８Ｊであるから、λ＝５０ａとなる。磁性体１１の格子定数ａ＝０．５ｎｍの場合、λ＝２５ｎｍである。

図５は、シミュレーション実験での端部領域ＡにおけるＤ_aの時間変化を示す。端部領域Ａの外ではジャロシンスキー・守谷相互作用の大きさは常にＤ_０で変化しない。図５において、電場発生電極１２は、磁性体１１に生成パルス及び消去パルスを印加する。スキルミオン４０は、磁性体１１に対する生成パルスの印加により生成し、磁性体１１に対する消去パルスの印加により消滅する。ここで、端部領域Ａの電場強度Ｅａに対するジャロシンスキー・守谷相互作用の大きさＤ_aの線形応答を次式で示す。
比例定数ｃは物質に固有の値なので、シミュレーション実験では直接Ｄ_ａを変調してスキルミオン４０の生成及び消滅を実験する。Ｄ_０は、磁性体１１に固有のジャロシンスキー・守谷相互作用である。本例のＤ_０は０．１８Ｊである。磁性体１１に生じた電場により、ジャロシンスキー・守谷相互作用Ｄ_ａの値は、Ｄ_０からＤ_１又はＤ_２に変化する。Ｄ_１は、磁性体１１にスキルミオン４０が生じるジャロシンスキー・守谷相互作用の値であり、Ｄ_２は、磁性体１１のスキルミオン４０が消滅するジャロシンスキー・守谷相互作用の値である。

シミュレーション実験は、磁場Ｈ_０がＨｆより大きい磁場強度により強磁性相になっている状態から開始する。具体的には、磁場発生部２０から発生する磁場を下から上の向きに磁場強度Ｈ_０＝０．０３Ｊの大きさで印加する。この場合、カイラル磁性体はスキルミオン４０が存在しない強磁性体相を有する。このように、磁場発生部２０は、磁性体１１に対して磁場強度Ｈ_０＝０．０３Ｊを常に印加している。

次に、時間ｔ＝０（１／Ｊ）において、電圧印加用電源５０から電場発生電極１２に電圧を印加し始める。このとき、端部領域Ａの電場Ｅａにより磁性体中のＤ_ａは変調する。

時間ｔ＝１０００（１／Ｊ）において、電場発生電極１２は、端部領域ＡにおけるＤ_ａが０．１８Ｊから０．２８Ｊの大きさになるように磁性体１１に電場を印加する。その後、時間ｔ＝２０００（１／Ｊ）まで、Ｄ_１＝０．２８Ｊになるように一定の電圧強度を保持する。例えば、Ｄ_１＝０．２８Ｊは、磁性体１１にスキルミオン４０を生成できる大きさである。但し、Ｄ_１＝０．２８Ｊは、スキルミオン４０を生成できる唯一の値ではなく、Ｄ_１＝０．２８Ｊ以上であってもスキルミオン４０を生成できる。

時間ｔ＝２０００（１／Ｊ）において、電圧印加用電源５０は、電場発生電極１２に印加する電圧を徐々に低下し始める。時間ｔ＝３０００（１／Ｊ）で電圧の印加を停止すると、初期状態に戻り、Ｄ_０＝０．１８Ｊとなる。

時間ｔ＝６０８０（１／Ｊ）において、電場発生電極１２は、端部領域ＡにおけるＤ_２が０．０８Ｊの大きさになるように磁性体１１に電場を与える。例えば、Ｄ_２＝０．０８Ｊは、磁性体１１のスキルミオン４０を消去できる大きさである。但し、Ｄ_２＝０．０８Ｊは、スキルミオン４０を消去できる唯一の値ではなく、Ｄ_２＝０．０８Ｊ以下であってもスキルミオン４０を消去できる。

以上の通り、磁性体１１の材料に固有のジャロシンスキー・守谷相互作用Ｄ_０に応じて、Ｄ_１及びＤ_２を変化させることにより、スキルミオン４０を生成し、又は、消去できる。Ｄ_１及びＤ_２をどのような値にするかは磁性体１１の材料に応じて適宜変更してよい。また、磁性体１１の積層の有無に応じて変更してもよい。

図５から図１４は、スキルミオン４０を生成する場合のスキルミオン生成の電圧印加の時間依存性を示すミュレーション結果である。本例では、磁性体１１の幅Ｗｍ及び高さｈｍは、Ｗｍ＝ｈｍ＝５０ａ＝λの正方形とした。端部領域Ａの幅Ｗは、Ｗ＝２０ａ＝λ・２／５とし、高さｈは、ｈ＝３０ａ＝λ・３／５とした。図６は電場発生電極１２に電場を印加していない時間ｔ＝０（１／Ｊ）におけるシミュレーション結果を示す。

図７は、時間ｔ＝６６０（１／Ｊ）におけるシミュレーション結果を示す。時間ｔ＝６６０（１／Ｊ）では、スキルミオン４０を磁性体１１の端部から生成しようとしている。磁性体１１の端部の磁気モーメントは、磁性体１１に垂直な方向に対して傾きを有する。よって、磁性体１１の端部は、スキルミオン４０の生成の起点となる。

図８は、時間ｔ＝１１００（１／Ｊ）におけるシミュレーション結果を示す。時間ｔ＝１１００（１／Ｊ）では、磁性体１１の端部と電場発生電極１２との交差部位付近からスキルミオン４０が生成する。本例では、スキルミオン４０は電場発生電極１２の下部位から生成する。これは、スキルミオン４０は、生成方向（右側から左側）に対して下方向にマグナス力を受けることによる。この結果、電場発生電極１２の下端部側からスキルミオン４０が生成する。

図９は、時間ｔ＝１３８０（１／Ｊ）におけるシミュレーション結果を示す。時間ｔ＝１３８０（１／Ｊ）では、スキルミオン４０が磁性体１１の中心部へ流れるように動く。

図１０は、時間ｔ＝３３８０（１／Ｊ）におけるシミュレーション結果を示す。時間ｔ＝３３８０（１／Ｊ）では、スキルミオン４０が磁性体１１の中心部において、安定化しようとする。本例において、スキルミオン４０が安定化しようとする場合の形状は楕円である。楕円とは、略楕円の形状であってよく、スキルミオン４０が安定化するまでの過渡的な形状の一例である。

図１１は、時間ｔ＝４７４０（１／Ｊ）におけるシミュレーション結果を示す。時間ｔ＝４７４０（１／Ｊ）において、スキルミオン４０が磁性体１１の中心部において、安定化している。

実施例１のシミュレーション実験から以下のことが判明した。
（項目１）電場発生電極１２が磁性体１１の端部を覆う場合に単一のスキルミオン４０を生成できる。
（項目２）局所電場の印加時間幅（パルス幅）Ｔが１０００（１／Ｊ）以上あればスキルミオン４０を形成できる。それより長い時間でも単一のスキルミオン４０の生成した状態を維持でき、複数個のスキルミオン４０が生成することはない。
次に単一のスキルミオン４０を生成するために必要な端部領域Ａの最適サイズを検討する。例えば、電場を印加する代わりに磁場を印加してもスキルミオン４０を生成できる。この時、磁場発生部２０からの磁場を弱くする方向に磁場を印加すればよい。磁場を印加する場合に最適な磁場領域の範囲は、電場を印加する場合に最適な端部領域Ａと同じになる。これにより、
（項目３）端部領域Ａの左右の幅Ｗは下記の範囲が最適である。
λ≧Ｗ＞λ／４
（項目４）端部領域Ａの高さｈは下記の範囲が最適である。
２λ＞ｈ＞λ／２
を追加してよい。以上、電場による単一のスキルミオン４０を生成する場合の電極配置方法を示した。

［実施例２］
実施例２において、スキルミオン４０を消去する場合のシミュレーション結果を示す。スキルミオン４０の消去は、基本的にスキルミオン４０の生成の場合と同様の考え方で理解できる。例えば、スキルミオン４０を消去する場合の運動は、［数３］及び［数４］に示した方程式で、スキルミオン４０の生成の場合と同様に記述できる。本実施例の磁性体１１は、実施例１と同じカイラル磁性体である。本例では、磁性体１１の幅及び高さは、Ｗｍ＝ｈｍ＝５０ａ＝λの正方形とした。端部領域Ａの幅Ｗは、Ｗ＝２０ａ＝λ・２／５とし、高さｈは、ｈ＝３０ａ＝λ・３／５とした。本実施形態では、図５の時間ｔ＝５０００（１／Ｊ）以降を参照して、スキルミオン４０を消去する場合の端部領域ＡのＤａを示す。

図１２から図１４は、磁性体１１に生成したスキルミオン４０を消去するシミュレーション結果を示す。図１２は、スキルミオン４０を消去開始状態の時間ｔ＝５６８０（１／Ｊ）でのシミュレーション結果である。本例では、図１１に示したスキルミオン４０と比較して、スキルミオン４０のサイズが小さくなっている。

図１３は、時間ｔ＝５８２０（１／Ｊ）でのシミュレーション結果である。本例のスキルミオン４０は、図２３に示した状態から、さらに消滅しかかっている状態にある。

図１４は、時間ｔ＝６０８０（１／Ｊ）でのシミュレーション結果である。本例では、消去パルスが予め定められた時間与えられることにより、スキルミオン４０が完全に消滅している。

時間ｔ＝５０００（１／Ｊ）から時間ｔ＝８０００までの消去パルスにより端部領域ＡのＤａは、スキルミオン４０を消去する。磁性体１１に電場を与えることによるスキルミオン４０の消滅は、磁性体１１に磁場を印加することによるスキルミオン４０の消滅と振る舞いが大きく異なる。

例えば、磁場によってスキルミオン４０を消去する場合、スキルミオン４０は、消去パルスによって磁性体１１の端部に引き寄せられる。そして、磁性体１１の端部に引き寄せられたスキルミオン４０は消滅する。つまり、磁場によってスキルミオン４０を消去する場合、磁性体１１の端部を設けるために、磁性体１１の全方位を非磁性体で囲む必要がある。

一方、電場によってスキルミオン４０を消去する場合、スキルミオン４０は、消去パルスによって移動しない。消去時のスキルミオン４０は、端部領域Ａ内に留まり、消滅する。つまり、電場によってスキルミオン４０を消去する場合、磁性体１１の端部を意図的に設ける必要がないので、磁性体１１の全方位を非磁性体で囲む必要がない。よって、磁性体１１は、隣接する磁気素子１０の磁性体１１と繋がっていてもよい。この結果、電場での生成、消去法は磁性体１１のサイズの大きさの限定を必要としない。

以上の通り、スキルミオン４０を消去する場合、磁性体１１に印加する電圧の向きは、スキルミオン４０を生成する場合と逆向きになる。
（項目５）局所電場の印加時間幅（パルス幅）Ｔは１０００（１／Ｊ）以上あればスキルミオン４０を消去できる。それより長い時間でも単一のスキルミオン４０の消去状態を維持することができる。即ち、消去パルスを長時間与えることにより、スキルミオン４０が再び生成することはない。

上述した実施例１、２において、電圧印加によるスキルミオン４０の生成及び消滅のためのシミュレーション実験を示した。そして、スキルミオン４０の生成及び消滅のための設計ルールを（項目１）から（項目５）の５項目で明らかにした。

スキルミオン４０の生成及び消滅のための５項目の基準は、スキルミオンメモリ素子を設計するための基本ルールを定めたものであり、極めて重要である。この設計ルールは、磁性体１１の磁性を特徴付ける磁気交換相互作用Ｊと、生成するスキルミオン４０の直径λの二つの量で規格化した量として表現している。［数５］は、スキルミオン４０の直径λとジャロシンスキー・守谷相互作用Ｄ_０とを関係づける。したがって、この基本ルールは各種のカイラル磁性体に適用可能な設計ルールとして表現しており、適用範囲は広い。

図１５から図２０に、電場発生電極１２の形状例を示す。図１５は、図３等に示した例と同一である。図１６に示すように、電場発生電極１２は、三角形の端部領域Ａを囲んでよい。図１７に示すように、電場発生電極１２は、楕円、円又は長円の一部である端部領域Ａを囲んでよい。図１８に示すように、電場発生電極１２は、平行四辺形の端部領域Ａを囲んでよい。図１９に示すように、電場発生電極１２は、台形の端部領域Ａを囲んでよい。図２０に示すように、円、四角形、三角形その他の図形を組み合わせた形状の端部領域Ａを囲んでよい。

本実施形態における電場発生電極１２の形状は、これらの形状に限定するものではなく、類似の他の電場発生電極１２の形状を採用することができる。なお、ここに述べたカイラル磁性体での実施例での結論は定性的には磁性体積層構造でも変更をきたさない。

スキルミオン４０は、直径が１〜５００ｎｍとナノスケールのサイズを有する極微細構造であり、膨大なビット情報を極細密化できる大容量記憶磁気素子として応用することができる。スキルミオンメモリ１００は電気的に書き込みと消去を行うことができる。書き込みと消去に要する時間は、ともに３０００（１／Ｊ）である。この所要時間は磁性材料特有のＪの大きさで決まる。カイラル磁性体の場合数ミリｅＶである。この場合３０００（１／Ｊ）は１ナノ秒程度に相当する。１ナノ秒程度の極短パルスで書き込み、消去ができ、なお且、不揮発メモリであることは驚愕すべき特徴である。この交換相互作用エネルギーＪが大きくなればスキルミオンの生成、消去時間はさらに高速化できる。

スキルミオンメモリ１００は、電気による書き込み、消去を採用しているフラッシュメモリに対しても多くの優位な点を有する。フラッシュメモリの生成時間は数ｍｓｅｃであり、消去時間は２０μｓｅｃと長い。これに対してスキルミオンメモリ１００は、生成時間及び消去時間が１ｎｓｅｃで、フラッシュメモリに対して６桁から３桁以上も高速である。その速さは１０ｎｓｅｃ程度の電荷の生成時間及び消去時間が必要なＤＲＡＭメモリをも凌駕し、ＳＲＡＭ並の速さを実現する。スキルミオンメモリ１００は不揮発性メモリであることから、まさに究極のメモリとしての性能を有することとなる。

スキルミオンメモリ１００は書き込み、消去を何度でも行うことが可能である。すなわち、書き込み、消去の回数の制限はなく、エンデユランス（耐久性）は無限大である。また、スキルミオン４０を、磁性体１１の表面だけではなく裏面まで同じ渦構造をもつ磁気モーメントとして生成する。これによりスキルミオン４０は、簡単には壊れない（消去しない）構造として安定に、尚且つ位置を移動することなく静止して存在することができる。スキルミオン４０は、人間生活での弱磁場環境では簡単に移動、及び消去しない。このようにスキルミオン４０は安定して存在するため、スキルミオンメモリ１００はデータリテンション（保持）性能を大幅に向上することができる。

図２１は、スキルミオンメモリ１００の実施形態の一例を示す。本例のスキルミオンメモリ１００は、スキルミオン検出素子１５を除き、図３の実施形態に係るスキルミオンメモリ１００と同様の構成を有する。本例のスキルミオン検出素子１５は、第３検出電極１５５及び第４検出電極１５６をさらに備える。第３検出電極１５５及び第４検出電極１５６は、非磁性金属材料で形成する。

第３検出電極１５５は、第１検出電極１５３と第２検出電極１５４とがなす配列に対して垂直の配置で、磁性体１１の端部に接する第３非磁性金属からなる。第３検出電極１５５は、磁性体１１の一端において、磁性体１１と同一層で接する。第３検出電極１５５は、磁性体１１の一端の少なくとも一部に接していればよい。例えば、第１検出電極１５３及び第２検出電極１５４を磁性体１１の左右に配置した場合に、磁性体１１の下側に第３検出電極１５５を配置する。

第４検出電極１５６は、第３検出電極１５５とは離間して対向する磁性体１１の端部に接する第４非磁性金属からなる。第４検出電極１５６は、磁性体１１の一端において、磁性体１１と同一層で接する。第４検出電極１５６は、磁性体１１の一端の少なくとも一部に接していればよい。例えば、第１検出電極１５３及び第２検出電極１５４を磁性体１１の左右に配置した場合に、磁性体１１の上側に第４検出電極１５６を配置する。

以上の通り、第３検出電極１５５及び第４検出電極１５６を、第１検出電極１５３及び第２検出電極１５４により磁性体１１に流れる電流に対して垂直な方向の電圧値を計測するように配置する。第３検出電極１５５及び第４検出電極１５６を、第１検出電極１５３及び第２検出電極１５４と同様の工程で形成すれば、製造コストを低減できる。

測定部３０は、第３検出電極１５５及び第４検出電極１５６に接続した電圧計３２を備える。スキルミオン４０が存在する場合、第１検出電極１５３と第２検出電極１５４との間に電流を流すと、電流の流れと垂直方向にホール電圧が発生する。スキルミオンの生成によるホール電圧はトポロジカルホール電圧と呼ばれる（非特許文献１）。本例のスキルミオン検出素子１５は、スキルミオン４０の存在によるトポロジカルホール電圧素子（ＴＨＶ素子）である。測定部３０は、「１」、「０」信号の読み取りをスキルミオン４０の有無をホール電圧の差分として検出する。比較電圧はゼロであるので、読み取る電圧を増幅しスキルミオン４０を検知することは容易である。感度が高い検知器として動作する。

図２２は、スキルミオンメモリ１００の実施形態の一例を示す。本例のスキルミオンメモリ１００は、基本的に、図３の実施形態に係るスキルミオンメモリ１００と同様の構成を有する。但し、本例の電場発生電極１２は、磁性体１１と電気的に接続される点で図３に係る実施形態と異なる。このように、電場発生電極１２の接続先は、磁性体１１の端部領域Ａに電場が印加される構成であれば本実施形態に限られない。

図２３は、スキルミオンメモリ１００の実施形態の一例を示す。本例の電場発生電極１２は磁性金属である。この場合、スキルミオン検出素子１５は、トンネル磁気抵抗素子（ＴＭＲ素子）である。

スキルミオン検出素子１５は、スキルミオン４０の有無に応じて、抵抗値が変化する。スキルミオン検出素子１５は、磁性体１１の一面において磁性体１１の表面に接する非磁性体薄膜１６と電場発生電極１２とで形成したＴＭＲ積層構造を有する。本例のスキルミオン検出素子１５は、感度が高いので、少ない電力でスキルミオン４０の有無を検出できる。

電場発生電極１２は磁性体であるから、磁性体１１からの上向きの磁場により上向きの磁気モーメントをもつ強磁性相となる。磁性体１１と、電場発生電極１２の磁性体１１側と逆側の端部との間に、測定部３０を接続する。これにより、スキルミオン検出素子１５の抵抗値を検知できる。スキルミオン検出素子１５は、磁性体１１内にスキルミオン４０が存在しない場合の抵抗値が最小値を示し、スキルミオン４０が存在すると抵抗値が増大する。スキルミオン検出素子１５の抵抗値は、非磁性体薄膜１６の電子のトンネル電流の確率が磁性体１１と強磁性相となった電場発生電極１２との磁気モーメントの向きに依存することにより決まる。スキルミオン検出素子１５の高抵抗（Ｈ）と低抵抗（Ｌ）は、スキルミオン４０の有り無しに対応し、情報のメモリセル中に記憶する情報の「１」と「０」に対応する。

切替スイッチ３３は、電場発生電極１２を電圧印加用電源５０に接続するか、測定部３０に接続するかを切り替える。切替スイッチ３３は、スキルミオン検出素子１５と磁性体１１との間に接続される。切替スイッチ３３が電圧印加用電源５０に接続された場合、電場発生電極１２は、磁性体１１におけるスキルミオン４０の生成及び消去を行う。一方、切替スイッチ３３が測定部３０に接続された場合、電場発生電極１２は非磁性体薄膜１６との積層構造によりスキルミオン検出素子１５として機能して、磁性体１１中のスキルミオン４０の有無を検出する。

図２４は、スキルミオンメモリ１００の実施形態の一例を示す。本例の電場発生電極１２は磁性金属である。この場合、スキルミオン検出素子１５は、トンネル磁気抵抗素子（ＴＭＲ素子）である。本例のスキルミオンメモリ１００は、基本的に、図２３の実施形態に係るスキルミオンメモリ１００と同様の構成を有する。電場によりスキルミオン４０を生成及び消去する場合、磁性体１１の左右のサイズは限定されない。本例のスキルミオンメモリ１００は、一体の磁性体１１の左右に複数の電場発生電極１２及び複数のスキルミオン検出素子１５を配置できる。また、複数の磁場発生部２０を磁性体１１に対応して設けてもよい。これにより、電極間の間隙を小さくして、集積度を上げることができる。なお、測定部３０及び電圧印加用電源５０は、複数の電場発生電極１２及び複数のスキルミオン検出素子１５に対して共通であってもよいし、それぞれに対応して複数個設けてもよい。

以上の通り、本例のスキルミオンメモリ１００は、電場発生電極１２をスキルミオン４０の検出に利用するので、新たにスキルミオン検出素子１５を設ける必要がない。また、本例のスキルミオン検出素子１５は、ＴＭＲ素子を構成するのでスキルミオン４０の検出感度が高い。したがって、本実施形態に係るスキルミオンメモリ１００は、感度が高く、且つ、構造が簡潔である。

図２５は、スキルミオンメモリデバイス１１０の断面構造を示す。スキルミオンメモリデバイス１１０は、スキルミオンメモリ１００を少なくとも一つ備えるデバイスである。スキルミオンメモリデバイス１１０は、強磁性体層である磁場発生部２０及び磁場発生部２０の上方に形成した磁気素子１０を備える。また、スキルミオンメモリデバイス１１０は、磁気素子１０と磁場発生部２０との間に非磁性体層２５を備える。

本例の磁気素子１０は、図２２に示した磁気素子１０に対応し、第１検出電極１５３、第２検出電極１５４を有する。又は図２１に示した磁気素子１０に対応し、第１検出電極１５３、第２検出電極１５４、第３検出電極１５５及び第４検出電極１５６を有する。測定部３０の断面図は図示していない。磁気素子１０は、磁性体層６０、磁性体保護層６５、第１配線層７０及び第２配線層７５の順に積層した積層構造を有する。

磁性体層６０は、磁性体１１、絶縁体６１、第１検出電極１５３及び第２検出電極１５４を有する。磁性体１１において、スキルミオン４０を生成及び消去する。絶縁体６１は、磁性体１１、第１検出電極１５３及び第２検出電極１５４を囲む。第１検出電極１５３及び第２検出電極１５４を、非磁性体金属で形成してもよい。磁性体１１、第１検出電極１５３及び第２検出電極１５４は、スキルミオン磁気媒体の基本構造である非磁性体金属（Ｎｏｎｍａｇｎｅｔｉｃ Ｍｅｔａｌ）、磁性体（Ｍａｇｎｅｔｉｃ Ｍａｔｅｒｉａｌ）及び非磁性体金属（Ｎｏｎｍａｇｎｅｔｉｃ Ｍｅｔａｌ）を連結した構造を有する。当該構造を、略してＮＭＮ構造と称する。磁性体層６０は、同一層内に複数のＮＭＮ構造を備えてよい。

磁性体保護層６５は、磁性体保護膜６６及び第１ビア６７を有する。磁性体保護膜６６は、磁性体層６０を保護する。第１ビア６７は、第１検出電極１５３及び第２検出電極１５４に、スキルミオン検出用の電流を供給する。

第１配線層７０は、第１配線７１、第１配線保護膜７２及び第２ビア７３を有する。第１配線７１は、磁場発生用及びスキルミオン検出用の電極を形成する。第１配線保護膜７２は、第１配線７１及び第２ビア７３を形成するための層間絶縁膜として機能する。磁場生成用とスキルミオン検出用の２種類の電極を同一層内で、互いが交差せずに引き回すのは困難である。そのため、第１配線層７０上に第２配線層７５を形成してもよい。

第２配線層７５は、第２配線７６及び第２配線保護膜７７を有する。第２配線７６を第２ビア７３と接続する。第２配線保護膜７７は、第２配線７６を絶縁するための層間絶縁膜として機能する。例えば、第２ビア７３は、磁場生成用とスキルミオン検出用の２種類の電極のうち少なくとも一方に接続する。

磁性体１１中に、黒丸でスキルミオン４０を図示した。第１配線７１に接続した電場発生電極１２により発生した電場により磁性体１１中にスキルミオン４０を生成できる。

図２６は、スキルミオンメモリデバイス１１０の断面図を示す。スキルミオンメモリデバイス１１０は、スキルミオンメモリ１００及びＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、電界効果トランジスタ）９９を備える。ＦＥＴ９９が存在しないシリコン基板上にスキルミオンメモリ１００を形成する。

ＦＥＴ９９は、一般的なシリコンプロセスにより形成する一般的なＦＥＴである。本例のＦＥＴ９９は、２層のＣｕ配線層を有する。また、ＦＥＴ９９は、Ｐ型基板上に形成されたＰＭＯＳ−ＦＥＴ９１及びＮＭＯＳ−ＦＥＴ９２を有してよい。

図２７は、磁気素子１０をｎ層積層したスキルミオンメモリデバイス１１０を示す。本例のスキルミオンメモリデバイス１１０は、ｎ＝１２の場合である。磁場発生部２０は、３０００Åの膜厚を有する。磁気素子１０は、磁気素子１０−１から磁気素子１０−ｎまで積層した構造を有する。本例の磁気素子１０は、合計３５０００Åの膜厚を有する。

図２８は、複数の磁場発生部２０を有するスキルミオンメモリデバイス１１０を示す。本例のスキルミオンメモリデバイス１１０は、磁気素子１０−１から磁気素子１０−８までの合計８層の磁気素子１０を有する。スキルミオンメモリデバイス１１０は、磁場発生部２０−１上に、４層の磁気素子１０を有する。スキルミオンメモリデバイス１１０は、磁気素子１０−４と磁気素子１０−５との間に磁場発生部２０−２をさらに有する。これにより、磁気素子１０は、磁場発生部２０から受ける磁場の強度を一定に保つことができる。磁場発生部２０は、磁気素子１０の材料等に応じて適当な間隔で配置してよい。

図２９は、スキルミオンメモリ１００をＣＭＯＳ−ＦＥＴ９０の上層に搭載したスキルミオンメモリデバイス１１０の断面図を示す。スキルミオンメモリデバイス１１０は、スキルミオンメモリ１００及びＣＰＵ機能を構成するＣＭＯＳ‐ＦＥＴ９０を備える。ＣＭＯＳ‐ＦＥＴ９０上にスキルミオンメモリ１００を形成する。本例のＣＭＯＳ‐ＦＥＴ９０は、Ｐ型基板上に形成されたＰＭＯＳ−ＦＥＴ９１及びＮＭＯＳ−ＦＥＴ９２を有する。

スキルミオンメモリデバイス１１０は、ＣＰＵ機能を構成するＣＭＯＳ‐ＦＥＴ９０と、積層した大規模不揮発性メモリであるスキルミオンメモリ１００を同一のチップ内に有することができる。この結果、ＣＰＵの処理時間の短縮化、高速化が実現し、ＣＰＵの消費電力を大幅に低減できる。すなわち、ＰＣ起動時の基本ＯＳなどのＨＤからの呼び出し、外付けＳＲＡＭやＤＲＡＭなどへの書き込み、読み出しなどの処理時間を大幅に短縮可能となり、ＣＰＵタイムの削減（大幅高速化）に貢献する。この結果、大幅に消費電力が低いＣＰＵを実現できる。さらに大規模不揮発性メモリであるスキルミオンメモリ１００はメモリ保持のための電力消費がゼロである。スキルミオンの磁気モーメントの向きはトポロジカル安定性を有するために外部からの一切の電力供給を必要としない。ＤＲＡＭメモリはデータリフレッシュが必要であり、ＳＲＡＭも揮発性であるので常時電力投入が必要である。フラッシュメモリはデータアクセスタイムが長いのでＣＰＵと直接データのやり取りはできない。

図３０は、スキルミオンメモリデバイス１１０の書き込み回路の一例を示す。スキルミオンメモリ１００にデータを書き込む場合とは、スキルミオンメモリ１００にスキルミオン４０を生成する場合を指す。本例のスキルミオン検出素子１５は、第１検出電極１５３及び第２検出電極１５４の２つの電極を有する。なお、スキルミオン検出素子１５は、第３検出電極１５５及び第４検出電極１５６をさらに備えてもよい。

複数のスキルミオンメモリ１００を、スキルミオン選択線９５及びビット線９６に接続する。例えば、スキルミオン選択線９５（ｎ）を、ｎ行のスキルミオンメモリ１００にそれぞれ接続し、ビット線９６（ｎ）を、ｎ列のスキルミオンメモリ１００にそれぞれ接続する。スキルミオンメモリ１００に接続した各線にはＦＥＴ９９を接続する。ＦＥＴ９９は、ゲートに電圧を印加することにより、個々のスキルミオンメモリ１００を選択する電気的スイッチとして働く。本例の電圧印加用電源５０は、電場発生電極１２に正の電場を印加する。

例えば、スキルミオンメモリ１００（ｎ、ｎ）においてスキルミオン４０を生成する場合、スキルミオン選択線９５（ｎ）及びビット線９６（ｎ）に接続したＦＥＴ９９をオンする。スキルミオンメモリ１００（ｎ、ｎ）は、磁性体１１に電場を印加することにより、スキルミオン４０を生成する。

図３１は、スキルミオンメモリデバイス１１０の消去回路の一例を示す。スキルミオンメモリ１００にデータを消去する場合とは、スキルミオンメモリ１００のスキルミオン４０を消去する場合を指す。本例では、図３０の例と同様の配線で、スキルミオンメモリ１００に、スキルミオン選択線９５及びビット線９６を接続する。スキルミオン４０を生成する場合と同様に、ＦＥＴ９９のスイッチングにより、スキルミオンメモリ１００を選択する。但し、本例の電圧印加用電源５０は、電場発生電極１２に負の電場を印加する。

例えば、スキルミオンメモリ１００（ｎ、ｎ）においてスキルミオン４０を消去する場合、スキルミオン選択線９５（ｎ）及びビット線９６（ｎ）に接続したＦＥＴ９９をオンする。スキルミオンメモリ１００（ｎ、ｎ）は、磁性体１１に生成の場合と逆向きの電場を印加することにより、スキルミオン４０を消去する。

図３２は、スキルミオンメモリデバイス１１０の読み出し回路の一例を示す。スキルミオンメモリ１００のデータを読み出す場合とは、スキルミオンメモリ１００のスキルミオン４０を検出する場合を指す。スキルミオン４０を検出する場合、スキルミオン選択線９５及びビット線９６に加えて、リード線９７を用いる。

ビット線９６は、スキルミオン検出素子１５に接続する。ビット線９６は、スキルミオン検出素子１５にスキルミオン検出用の電流を流す。

リード線９７は、第１検出電極１５３に接続する。リード線９７は、第２検出電極１５４及び磁性体１１を介して、ビット線９６に接続する。スキルミオン４０は、ビット線９６からリード線９７に電流を流すことにより検出する。複数のスキルミオンメモリ１００にリード線９７を接続してよい。例えば、リード線９７（ｎ）は、ｎ行のスキルミオンメモリ１００にそれぞれ接続する。さらに、リード線９７は検出回路９８に接続する。ビット線９６及びリード線９７に接続したＦＥＴ９９をスイッチングすることにより、スキルミオンメモリ１００を選択する。スキルミオン４０を検出する場合、スキルミオン選択線９５に接続したＦＥＴ９９をオフする。

検出回路９８は、リード線９７に流れる電流もしくは電圧を増幅して、スキルミオン４０の有無を検出する。検出回路９８は、入力抵抗Ｒｉｎ、帰還抵抗Ｒｆ、増幅回路Ｃ１及び電圧比較回路Ｃ２を備える。リード線９７から検出回路９８に入力した電流を、入力抵抗Ｒｉｎを介して、増幅回路Ｃ１に入力する。帰還抵抗Ｒｆを、増幅回路Ｃ１と並列に設ける。増幅回路Ｃ１は、リード線９７からの電流を電圧変換して増幅する。電圧比較回路Ｃ２には、増幅回路Ｃ１の出力電圧及び参照電圧Ｖｒｅｆを入力する。電圧比較回路Ｃ２は、増幅回路Ｃ１の出力電圧が参照電圧Ｖｒｅｆよりも大きい場合は「１」を出力する。一方、電圧比較回路Ｃ２は、増幅回路Ｃ１の出力電圧が参照電圧Ｖｒｅｆよりも小さい場合は「０」を出力する。

例えば、スキルミオンメモリ１００（ｎ、ｎ）におけるスキルミオン４０の有無を検出する場合、ビット線９６（ｎ）及びリード線９７（ｎ）に接続したＦＥＴ９９をオンする。その後、ビット線９６（ｎ）に電流を流すと、スキルミオン４０の有無に応じた抵抗により電圧値が変化する。また、スキルミオンメモリ１００（ｎ−１、ｎ＋１）においてスキルミオン４０の有無を検出する場合、ビット線９６（ｎ＋１）及びリード線９７（ｎ−１）に接続したＦＥＴ９９をオンする。その後、ビット線９６（ｎ＋１）に電流を流すと、スキルミオンメモリ１００（ｎ−１、ｎ＋１）において検出用の電流が流れる。リード線９７（ｎ−１）に接続した検出回路９８において、当該電流を検出する。これにより、スキルミオン４０の存在に応じて、「１」又は「０」のデータを得ることができる。即ち、スキルミオンメモリ１００は、スキルミオン４０の存在の有無に応じて、データの読み出しができる。

以上、図３０から図３２の通り、スキルミオンメモリデバイス１１０は、任意のスキルミオンメモリ１００を選択し、スキルミオン４０の生成、消去及び読み出しができる。スキルミオンメモリ１００の周辺に配置したＦＥＴ９９、検出回路９８の増幅回路Ｃ１及び電圧比較回路Ｃ２は、ＣＭＯＳデバイスで構成する。複数のスキルミオンメモリ１００を平面状に配列する。また、平面状に配列したスキルミオンメモリ１００を積層してよい。

図３３は、スキルミオンメモリ搭載固体電子デバイス２００の構成例を示す模式図である。スキルミオンメモリ搭載固体電子デバイス２００は、スキルミオンメモリデバイス１１０と、固体電子デバイス２１０とを備える。スキルミオンメモリデバイス１１０は、図２１から図２９において説明したスキルミオンメモリデバイス１１０である。固体電子デバイス２１０は、例えばＣＭＯＳ−ＬＳＩデバイスである。固体電子デバイス２１０は、スキルミオンメモリデバイス１１０へのデータの書き込み、及び、スキルミオンメモリデバイス１１０からのデータの読み出しの少なくとも一方の機能を有する。

図３４は、データ記録装置３００の構成例を示す模式図である。データ記録装置３００は、スキルミオンメモリデバイス１１０と、入出力装置３１０とを備える。データ記録装置３００は、例えばハードディスク、又は、ＵＳＢメモリ等のメモリデバイスである。スキルミオンメモリデバイス１１０は、図２１から図２９において説明したスキルミオンメモリデバイス１１０である。入出力装置３１０は、外部からスキルミオンメモリデバイス１１０へのデータの書き込み機能、及び、スキルミオンメモリデバイス１１０からデータを読み出して外部に出力する機能の少なくとも一方を有する。

図３５は、データ処理装置４００の構成例を示す模式図である。データ処理装置４００は、スキルミオンメモリデバイス１１０と、プロセッサ４１０とを備える。スキルミオンメモリデバイス１１０は、図２１から図２９において説明したスキルミオンメモリデバイス１１０である。プロセッサ４１０は、例えばデジタル信号を処理するデジタル回路を有する。プロセッサ４１０は、スキルミオンメモリデバイス１１０へのデータの書き込み、及び、スキルミオンメモリデバイス１１０からのデータの読み出しの少なくとも一方の機能を有する。

図３６は、通信装置５００の構成例を示す模式図である。通信装置５００は、例えば携帯電話機、スマートフォン、タブレット型端末等の、外部との通信機能を有する装置全般を指す。通信装置５００は携帯型であってよく、非携帯型であってもよい。通信装置５００は、スキルミオンメモリデバイス１１０と、通信部５１０とを備える。スキルミオンメモリデバイス１１０は、図２１から図２９において説明したスキルミオンメモリデバイス１１０である。通信部５１０は、通信装置５００の外部との通信機能を有する。通信部５１０は、無線通信機能を有してよく、有線通信機能を有してよく、無線通信及び有線通信の双方の機能を有していてもよい。通信部５１０は、外部から受信したデータをスキルミオンメモリデバイス１１０に書き込む機能、スキルミオンメモリデバイス１１０から読み出したデータを外部に送信する機能、及び、スキルミオンメモリデバイス１１０が記憶した制御情報に基づいて動作する機能の少なくとも一つを有する。

以上の通り、高速、且つ、低消費電力でスキルミオン４０を生成、消去、検知できる磁気素子及びこの磁気素子を応用した不揮発性スキルミオンメモリ１００、スキルミオンメモリ搭載固体電子デバイス２００、データ記録装置３００、データ処理装置４００及び通信装置を提供することができる。

１・・・マグネチックシフトレジスタ、２・・・磁気センサ、１０・・・磁気素子、１１・・・磁性体、１２・・・電場発生電極、１５・・・スキルミオン検出素子、１６・・・非磁性体薄膜、２０・・・磁場発生部、３０・・・測定部、３１・・・測定用電流源、３２・・・電圧計、３３・・・切替スイッチ、４０・・・スキルミオン、５０・・・電圧印加用電源、６０・・・磁性体層、６１・・・絶縁体、６５・・・磁性体保護層、６６・・・磁性体保護膜、６７・・・第１ビア、７０・・・第１配線層、７１・・・第１配線、７２・・・第１配線保護膜、７３・・・第２ビア、７５・・・第２配線層、７６・・・第２配線、７７・・・第２配線保護膜、９０・・・ＣＭＯＳ‐ＦＥＴ、９１・・・ＰＭＯＳ‐ＦＥＴ、９２・・・ＮＭＯＳ‐ＦＥＴ、９５・・・スキルミオン選択線、９６・・・ビット線、９７・・・リード線、９８・・・検出回路、９９・・・ＦＥＴ、１００・・・スキルミオンメモリ、１５３・・・第１検出電極、１５４・・・第２検出電極、１５５・・・第３検出電極、１５６・・・第４検出電極、２００・・・スキルミオンメモリ搭載固体電子デバイス、２１０・・・固体電子デバイス、３００・・・データ記録装置、３１０・・・入出力装置、４００・・・データ処理装置、４１０・・・プロセッサ、５００・・・通信装置、５１０・・・通信部

Claims (22)

1. スキルミオンの生成及び消去が可能な磁気素子であって、
   薄層状の磁性体と、
   前記磁性体の一面において前記磁性体の端部を含む端部領域を覆って設けた電場発生電極と、
   前記スキルミオンの生成及び消去を検出するスキルミオン検出素子と
   を備える磁気素子。
2. 前記端部領域は、前記磁性体に平行な向きの幅をＷ、前記端部領域における前記磁性体の端部に垂直な向きの高さをｈとすると、
   λ≧Ｗ＞λ／４
   ２λ＞ｈ＞λ／２
   となる請求項１に記載の磁気素子。
3. 請求項１又は２に記載の磁気素子であって、
   前記磁気素子が厚さ方向に積層した多層構造を有する磁気素子。
4. 前記磁性体は、印加する磁場に応じて、前記スキルミオンが発生するスキルミオン結晶相と強磁性相とが少なくとも発現する
   請求項１から３のいずれか一項に記載の磁気素子。
5. 前記磁性体は、カイラル磁性体、又は磁性材料と非磁性材料との積層構造のいずれかからなる、
   請求項４に記載の磁気素子。
6. 前記スキルミオン検出素子は、
   前記磁性体の端部において、前記磁性体と同一層で接する第１非磁性金属からなる第１検出電極と、
   前記第１検出電極とは離間して、前記第１検出電極と対向する前記磁性体の端部において、前記磁性体と同一層で接する第２非磁性金属からなる第２検出電極と
   を備え、
   前記スキルミオンの生成及び消去に応じて、前記第１検出電極と前記第２検出電極との間における前記磁性体の抵抗値が変化する請求項１から５のいずれか一項に記載の磁気素子。
7. 前記スキルミオン検出素子は、
   前記磁性体の端部において、前記磁性体と同一層で接する第１非磁性金属からなる第１検出電極と、
   前記第１検出電極とは離間して、前記第１検出電極と対向する前記磁性体の端部において、前記磁性体と同一層で接する第２非磁性金属からなる第２検出電極と、
   第１検出電極と第２検出電極とがなす配列に対して垂直の配置で、前記磁性体の端部において、前記磁性体と同一層で接する第３非磁性金属からなる第３検出電極と、
   第３検出電極とは離間して、前記第３検出電極と対向する前記磁性体の端部に接して第４非磁性金属からなる第４検出電極と
   を備え、
   前記スキルミオンの生成及び消去に応じて、前記第３検出電極と前記第４検出電極との間における前記磁性体の電圧値が変化する請求項１から５のいずれか一項に記載の磁気素子。
8. 前記スキルミオン検出素子は、
   前記磁性体の一面において前記磁性体の表面に接する非磁性絶縁体薄膜と、前記非磁性絶縁体薄膜上に設け、且つ、磁性体金属により形成した前記電場発生電極とのＴＭＲ積層構造を有し、
   前記ＴＭＲ積層構造は、前記スキルミオンの生成及び消去に応じて、抵抗値が変化する請求項１から５のいずれか一項に記載の磁気素子。
9. 請求項１から８のいずれか一項に記載の磁気素子と、
   前記磁性体の一面に対向して設け、前記磁性体に第１方向から磁場を印加する磁場発生部と、
   前記磁気素子の前記電場発生電極に電圧を印加することで、前記端部領域に電場を発生させることが可能な第1電源と、
   前記スキルミオン検出素子に接続し、前記スキルミオン検出素子の検出結果に基づいて、前記スキルミオンの生成及び消去を測定する測定部と
   を備えるスキルミオンメモリ。
10. 前記第1電源は、前記端部領域に対し、前記スキルミオンを生成する生成パルスと、前記スキルミオンを消去する消去パルスを発生させることが可能である請求項９に記載のスキルミオンメモリ。
11. 前記生成パルスの方向と前記消去パルスの方向とが異なる請求項１０に記載のスキルミオンメモリ。
12. 請求項１から８のいずれか一項に記載の磁気素子と、
    前記磁気素子の一面に対向して設け、前記磁気素子に第１方向から第１磁場を印加する磁場発生部と、
    前記磁気素子の前記電場発生電極に電圧を印加することで、前記磁性体に電場を発生させることが可能な第１電源と、
    を備えるスキルミオンメモリ。
13. 前記第１電源は、前記端部領域に対し、スキルミオンを生成する生成パルスと、スキルミオンを消去する消去パルスを発生させることが可能である請求項１２に記載のスキルミオンメモリ。
14. 前記電場発生電極は、前記磁性体と電気的に接続することにより、前記磁性体に電場を発生させる請求項９から１３のいずれか一項に記載のスキルミオンメモリ。
15. 前記電場発生電極と前記磁場発生部とを電気的に接続することにより、前記磁性体に電場を発生させる請求項９から１３のいずれか一項に記載のスキルミオンメモリ。
16. 請求項９から１５のいずれか一項に記載のスキルミオンメモリを一つの記憶単位メモリとして構成した複数のスキルミオンメモリと、
    前記複数のスキルミオンメモリのスキルミオンを生成するために、前記複数のスキルミオンメモリに接続したスキルミオン生成線と、
    前記複数のスキルミオンメモリのスキルミオンを消去するために、前記複数のスキルミオンメモリに接続したスキルミオン消去線と、
    スキルミオンの有無を検知するリード線と、
    前記スキルミオン生成線、前記スキルミオン消去線、前記リード線には前記スキルミオンメモリを選択する電界効果トランジスタと、
    前記リード線に流れる電流もしくは電圧を増幅し、前記スキルミオンの有無を検出する検出回路と
    を備えるスキルミオンメモリデバイス。
17. 基板と、
    前記基板上に形成した電界効果トランジスタと、
    前記基板の上方に形成したスキルミオンメモリデバイスと
    を有し、
    前記スキルミオンメモリデバイスは、請求項９から１５のいずれか一項に記載のスキルミオンメモリを少なくとも一つ有するスキルミオンメモリ搭載のデータ処理装置。
18. 請求項１６に記載のスキルミオンメモリデバイスを、前記電界効果トランジスタの上方に積層するデータ処理装置。
19. 請求項９から１５のいずれか一項に記載のスキルミオンメモリを少なくとも一つ備えるスキルミオンメモリデバイスと固体電子デバイスを同一チップ内に形成しているスキルミオンメモリ搭載固体電子デバイス。
20. 請求項９から１５のいずれか一項に記載のスキルミオンメモリを少なくとも一つ備えるスキルミオンメモリデバイスを搭載するデータ記録装置。
21. 請求項９から１５のいずれか一項に記載のスキルミオンメモリを少なくとも一つ備えるスキルミオンメモリデバイスを搭載するデータ処理装置。
22. 請求項９から１５のいずれか一項に記載のスキルミオンメモリを少なくとも一つ備えるスキルミオンメモリデバイスを搭載したデータ通信装置。