JP2020120001A - 磁気メモリ素子 - Google Patents

磁気メモリ素子 Download PDF

Info

Publication number
JP2020120001A
JP2020120001A JP2019010092A JP2019010092A JP2020120001A JP 2020120001 A JP2020120001 A JP 2020120001A JP 2019010092 A JP2019010092 A JP 2019010092A JP 2019010092 A JP2019010092 A JP 2019010092A JP 2020120001 A JP2020120001 A JP 2020120001A
Authority
JP
Japan
Prior art keywords
magnetic
electrode
wire
layer
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019010092A
Other languages
English (en)
Other versions
JP7300666B2 (ja
Inventor
小晰 劉
Xiaoxi Liu
小晰 劉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinshu University NUC
Original Assignee
Shinshu University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinshu University NUC filed Critical Shinshu University NUC
Priority to JP2019010092A priority Critical patent/JP7300666B2/ja
Publication of JP2020120001A publication Critical patent/JP2020120001A/ja
Application granted granted Critical
Publication of JP7300666B2 publication Critical patent/JP7300666B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】消費電力が低く、磁性細線において安定して磁壁を移動でき長時間の動作が可能な、高速スピントランジスタ、高速磁気メモリ素子を提供する。【解決手段】一方向に延在するように設けられ内部に磁性細線と、磁性細線に接し磁性細線の延在する方向に沿って離間して設けられた第1電極および第2電極と、第1電極および第2電極との間の磁性細線の一面に対向して設けられた第3電極と、磁性細線と第3電極との間に設けられ磁性細線に接しかつ第3電極に接する絶縁層と、磁性細線に近接して配置された少なくとも1つの磁界センサとを備え、磁性細線が、磁性層と遷移金属層が交互に積層された積層構造を有する。【選択図】図1

Description

本発明は、本発明は、磁壁または磁気スキルミオンの状態に対応してデータを記憶する磁気メモリ素子に関する。
磁性体の磁化方向(スピンの方向)をデジタル情報として利用する磁気メモリは、高速性、不揮発性などの特徴をもつ次世代デバイスとして期待されている。中でも、磁性細線内の磁区と磁区の境界の磁壁を移動させ、磁性細線の磁化状態を制御するスピントランジスタや磁気メモリ素子が注目されている。
従来、磁性細線内の磁壁の移動は、スピントランスファー効果を利用した電流駆動によって行われている(例えば、特許文献1)。磁性細線に注入された電子のスピンは磁区内部の磁気モーメントの方向に揃って流れ、磁壁部分で磁気モーメントの回転方向に沿って電子のスピンも曲げられる。このとき、電子の角運動量を変化させる力の反作用が磁壁部分の磁気モーメントに働き、磁気モーメントはそれまでの回転方向と逆方向に回転させる力を受ける。この効果をスピントランスファー効果(スピン偏極した伝導電子のトルクが磁壁に渡されること)といい、この効果によって磁壁を移動させる。
電流駆動により磁壁を移動させるためには、磁性細線にある一定値以上の電流を流す必要がある。このため、電流駆動方式では、大きな電流が必要で消費電力が大きいという問題があった。
これに対して、電流を通電することに加え、さらに磁性細線に電界を印加して磁壁の移動を容易にする方法が提案されている(例えば、特許文献2)。しかし、この方法では、磁性細線に強い電界を印加するため絶縁層の膜厚を数nmと薄くする必要がある。このため、ピンホール等によって絶縁層内にリーク電流が生じて磁性細線に印加される電界が不均一となり、磁壁移動を安定に制御できないという問題があった。
特開2008−66479号公報 特開2014−63936号公報
本発明は、上記事情に鑑みてなされたものであり、消費電力が低く、磁性細線において安定して磁壁を移動でき長時間の動作が可能な、高速スピントランジスタ、高速磁気メモリ素子を提供することを目的とする。
発明者は、鋭意研究の結果、磁性層と遷移金属層を交互に積層した積層膜を磁性細線に用いることによって、小さい電界強度で磁壁移動を高精度に制御でき絶縁層の膜厚も厚くできることを見出した。さらに、この積層構造を持つ磁性細線について、磁壁だけでなく磁気スキルミオン(電子スピンが渦状に並んだナノスケールの磁気構造体)を発生でき電界を印加することにより駆動制御できることを見出した。
本発明は、これらの知見に基づき検討を重ね完成されたものであり、上記課題を解決するため、以下の手段を採用している。
<1>第1の発明の磁気メモリ素子は、一方向に延在するように設けられ磁性細線と、磁性細線に接し磁性細線の延在する方向に沿って離間して設けられた第1電極および第2電極と、第1電極および第2電極との間の磁性細線の一面に対向して設けられた第3電極と、磁性細線と第3電極との間に設けられ磁性細線に接しかつ第3電極に接する絶縁層と、磁性細線に近接して配置された少なくとも1つの磁界センサとを備え、磁性細線が、磁性層と遷移金属層が交互に積層された積層構造を有することを特徴とする。磁性細線は、内部に磁壁または磁気スキルミオンを有する。
<2>第2の発明の磁気メモリ素子は、第1の発明に係る磁気メモリ素子において、遷移金属層の一層が絶縁層に接していることを特徴とする。
<3>第3の発明の磁気メモリ素子は、第1または第2の発明に係る磁気メモリ素子において、絶縁層に接する遷移金属層の膜厚が0.2〜2nmであることを特徴とする。
<4>第4の発明の磁気メモリは、第1〜第3のいずれか一つの発明に係る磁気メモリ素子において、磁性層がCo、FeおよびNiから選ばれる1種以上の元素を含んだものであり、遷移金属層が、Pt、Pd、Ta、WおよびTbから選ばれる1種以上の元素であることを特徴とする。
<5>第5の発明の磁気メモリは、第1〜第4のいずれか一つの発明に係る磁気メモリ素子において、磁界センサが、磁性細線を挟んで、磁性細線の延在する方向の第3電極の端部に対向する位置に配置されていることを特徴とする。
第1の発明によれば、第1電極と第2電極を通じて磁性層と遷移金属層の積層構造を有する磁性細線に駆動電流を流し、さらに第3電極に電圧を印加し磁性細線に電界を印加することによって、少ない電界強度で磁性細線内の磁壁や磁気スキルミオンの移動を制御することができる。これにより、第3電極と磁性細線の間の絶縁層の膜厚を厚くすることができ、絶縁層のピンホール等によるリーク電流の発生を抑制できる。
第2の発明によれば、磁性層と遷移金属層の積層膜において、絶縁層との界面に遷移金属層を配置することで、当該遷移金属層により強い電界を印加できる。これにより磁壁や磁気スキルミオンの移動がさらに容易となる。
第3の発明によれば、磁性層と遷移金属層の積層膜における遷移金属層の膜厚を0.2〜2nmとすることによって、磁性層の磁気異方性をより効率的に制御できる。
第4の発明によれば、遷移金属層として、Pt、Pd、Ta、WおよびTbから選ばれる1種以上の元素を用いることによって、室温で磁性層と遷移金属層の積層膜の膜厚方向に磁気異方性を発生させ、電界によって磁気異方性の制御が容易となる。
第5の発明によれば、磁性細線内の磁壁または磁気スキルミオンは電界が印加されている範囲を移動するので、磁壁または磁気スキルミオンは第3電極の端部まで移動し端部で停止する。よって、漏洩磁界を検出する磁界センサの直下に磁壁または磁気スキルミオンを精度よく移動させることができ、磁壁または磁気スキルミオンの駆動制御が容易となる。
本発明の第1の実施形態に係る磁気メモリ素子の構成を示す斜視図である。 本発明の第1の実施形態に係る磁気メモリ素子の構成を示す断面図である。 本発明の第2の実施形態に係る磁気メモリ素子の構成を示す断面図である。 本発明の第3の実施形態に係る磁気メモリ素子の構成を示す断面図である。 電界印加による磁壁または磁気スキルミオンの駆動実験を説明する概略図である。 磁性細線に電圧を印加したときの磁性細線の磁気特性の電圧依存を測定した結果である 磁性細線に電流のみ通電したときの、磁性細線の磁気特性の場所依存性である。 磁性細線に電流を通電しさらに電圧を印加したときの、磁性細線の磁気特性の場所依存性である。 電流駆動によって磁気スキルミオンを移動させた場合のカー観察した結果である。 磁気スキルミオンの移動速度を測定した結果である。
以下、図面を参照して、本発明の各実施形態に係る磁気メモリ素子について説明する。なお、以下の説明で用いる図面は、便宜上特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。さらに、図面によって一部の構成要素を省略している場合もある。
<第1の実施形態>
図1は、本発明の第1の実施形態に係る磁気メモリ素子1の構成を磁性細線側からみた斜視図である。磁気メモリ素子1は、基板2と、基板2の一面上に順次形成された第3電極33および第1絶縁層41と、第1電極31、第2電極32および第2絶縁層42と、磁性細線5と、磁界センサ6とを備えている。
磁性細線5は、x方向に延在している。第1電極31および第2電極32は、磁性細線5の下面において離間して設けられて磁性細線5と電気的に接合されている。第3電極33は、磁性細線5の下面に対向して設けられているが、第2絶縁層42を間に挟んで磁性細線5とは絶縁されている。第1電極31には電流駆動回路100が接続され、第3電極33には電圧印加回路101が接続されている。第2電極32はアースに落ちている。なお、ここでは、第1電極31と第2電極32は、磁性細線5の下側に接して形成されているが、磁性細線5の上面または側面に電気的に接合し形成されていてもよい。
また、磁界センサ6は、磁性細線5の上面の中央付近において磁性細線5に近接して配置されている。
基板2は、例えばガラス基板、セラミックス基板、サファイア基板、シリコン基板またはプラスチック基板等を用いることができる。第1〜第3電極31〜33は、金または銅などの導電性を有する非磁性金属材料や酸化インジウムスズ(ITO)などをスパッタや蒸着により成膜しリソグラフィ技術によりパターニングして形成することができる。
第1絶縁層41および第2絶縁層42は、Al(アルミナ)、SiO(二酸化ケイ素)、MgO(酸化マグネシウム)などの絶縁材料をスパッタ等により成膜しリソグラフィ技術によりパターニングして形成することができる。第2絶縁層42の膜厚は、10nm〜1000nmにすることができ、さらに10nm〜200nmにすることができる。第2絶縁層42の膜厚が10nm以上であればピンホール等によるリーク電流の発生を抑制でき、200nm以下であれば、電界強度を増加させ容易に磁壁や磁気スキルミオンを移動できる。
磁性細線5は、次のように形成する。すなわち、まず、第1電極31、第2電極32および第2絶縁層42上に、磁性層と遷移金属層を交互に積層したサンドイッチ構造の積層膜を形成する。磁性層と遷移金属層の成膜はスパッタ法や蒸着法により行う。次に、フォトレジストによる露光・現像やイオンミリング等のリソグラフィ技術により積層膜をパターニングして磁性細線5を形成する。yz平面で切った磁性細線5の断面はほぼ矩形形状である。
第2絶縁層42と接する積層膜の最下層(ボトム(Bottom)層)は、後の磁気メモリの原理・動作で述べるように遷移金属層であることが好ましい。また、最下層(ボトム層)は、その上の磁性層と交互に積層される遷移金属層と同じ元素の材料であることが好ましい。成膜プロセスが容易であるからである。また、積層膜の最上層(トップ(Top)層)も遷移金属層であることが好ましい。遷移金属層はキャッピング層として耐食性に優れるからである。さらに、積層膜は、下から遷移金属層/磁性層/遷移金属層が順次積層された磁性層が1層である積層構造でもよく、また遷移金属層/磁性層/遷移金属層/磁性層/・・・/磁性層/遷移金属層のように磁性層が2層以上の複数層ある積層構造であってもよい。
磁性層は、軟磁気特性が得られるよう、Co(コバルト)、Fe(鉄)およびNi(ニッケル)から選ばれる1種以上の元素を含んで形成することができる。また磁性層に、B(ホウ素)やCr(クロム)、Nb(ニオブ)などの元素を添加することもできる。遷移金属層は、Pt(白金)、Pd(パラジウム)、Ta(タンタル)、W(タングステン)およびTb(テルビウム)から選ばれる1種以上の元素から形成することができる。
したがって、積層膜は、例えば遷移金属層にPtを用いる場合、Ptボトム層上に、CoとPtを交互に積層したCo/Pt積層膜、CoNiとPtを交互に積層したCoNi/Pt積層膜、またCoFeとPtを交互に積層したCoFe/Pt積層膜などの構造であることが好ましい。また、例えばPdを用いる場合は、Pdボトム層上に積層した、Co/Pd積層膜、CoNi/Pd積層膜、またCoFe/Pd積層膜などの構造であることが好ましい。
磁性層の膜厚は0.2〜2nm、遷移金属層の膜厚は0.2〜2nmであることができる。さらに、磁性層の膜厚は0.3〜1nm、ボトム層の遷移金属層の膜厚は0.5〜1.5nm、そして磁性層に挟まれ積層される遷移金属層の膜厚は0.2〜1nmであることが好ましい。磁性細線5に好適な垂直磁気異方性を生じさせ電界印加によって磁壁や磁気スキルミオンを容易に移動できるからである。
さらに磁界センサ6は、ホール効果を利用したホール素子、または異方性磁気抵抗効果、巨大磁気抵抗効果もしくはトンネル磁気抵抗効果などを利用した磁気抵抗効果素子を用いることができる。磁界センサ6は、ホール素子または磁気抵抗効果素子に通電し、これら素子に印加される磁性細線5からの漏れ磁界を電圧に変換する。
ホール素子の材料としては、例えばInSb(インジウム・アンチモン)、InAs(インジウム・ヒ素)、GaAs(ガリウム・ヒ素)などを用いることができる。異方性磁気抵抗効果素子の材料としては、例えばNiとFeの合金のNiFe(パーマロイ)、巨大磁気抵抗効果素子の材料としては、例えばCo/Cu(銅)多層膜やNiFe/Cu多層膜、Fe/Cr(クロム)多層膜、トンネル磁気抵抗効果素子の材料としては、例えばCo層/MgO(酸化マグネシウム)層/Co層/反強磁性層を順次積層した膜やCoFe層/MgO層/CoFe層/反強磁性層を順次積層した膜を用いることができる。反強磁性層は、例えばPtMn(白金マンガン合金)やIrMn(イリジウムマンガン合金)などの材料を用いることができる。
次に、磁気メモリの原理・動作を説明する。
図2は、図1に示す磁気メモリ素子1について、磁性細線5の幅方向(y方向)の中央部分においてxz平面で切った(磁性細線5のx方向の中心線を含むxz平面で切った)断面図である。磁性細線5の内部に磁区および磁壁を有する。
磁性細線5は膜厚方向(z方向)に垂直磁気異方性を有する。磁性細線5の膜厚方向(z方向)に適当な磁界を印加することによって、磁性細線5内に磁化方向が互いに異なる磁区71と磁区72、およびその境界に磁壁73を生成することができる。図2の例では、磁界センサ6に対して右側に磁壁73が生成されている。磁界センサ6直下の磁区72の磁化方向は下向き(マイナスz方向)である。
さらに、上記の膜厚方向の磁界印加に加え、磁性細線5と第3電極33の間に適当な電圧を印加すると、第3電極33の端部に対向する磁性細線5の位置(磁性細線5において第3電極33に対向している部分と第1絶縁層41に対向している部分の境界付近)に磁壁73を生成することができる。したがって、磁性細線5に磁界と電圧を印加することより磁壁73の発生位置を制御することが可能である。
次に、電流駆動回路100によって第1電極31から第2電極32の方向へ(プラスx方向へ)磁性細線5に電流を流す。ただし、通電する電流は電流駆動による磁壁73の移動に必要な値より小さく設定する。そして、電圧印加回路101を通じて第3電極33と磁性細線5の間に電圧を印加する。印加する電圧の極性は、磁性細線5に対して第3電極33側が正または負の何れであってもよい。
第3電極33と磁性細線5の間に電圧を印加すると、第2絶縁層42の内部だけでなく、第2絶縁層42に接する磁性細線5の第2絶縁層42との界面の近傍にも電界が生じる。そして、界面近傍に遷移金属がある場合、遷移金属は電子数が多いため電界によりその電子状態が変化し、さらに、この電子状態の変化は近接する磁性層の電子軌道にも影響を与え、磁性層の磁気異方性も変化すると考えられる。
これにより、磁気異方性エネルギーが小さくなり磁壁移動に必要なエネルギーが低減される。したがって、遷移金属層を有しない磁性膜のみの場合に比べて、遷移金属層と磁性層が交互に積層された積層膜では、少ない電流で磁壁をマイナスx方向に移動させることができる。
上記の効果は、特に遷移金属層が第2絶縁層42に接する場合、すなわち積層膜のボトム層が遷移金属層である場合、より大きいと考えられる。第2絶縁層42に接するボトム層には強い電界が印加されるからである。したがって、積層膜のボトム層は遷移金属層であることが好適である。ボトム層が遷移金属層でない場合に比べ、磁性層の磁気異方性エネルギーをより小さくでき、さらに少ない電流で磁壁を移動させることができるからである。
磁壁73の移動速度・移動距離は、電流の大きさや通電時間、電圧の大きさや印加時間によって調整可能である。また磁壁73の移動方向は、電流の通電方向によって定めることができる。移動方向は電流方向と逆である。
そこで、所定の電流パルスをプラスx方向に流しかつ一定の電圧パルスを加えれば、磁壁73をマイナスx方向に移動させ磁界センサ6の左側に移動させることができる。このとき、磁界センサ6直下の磁区は磁区72から磁区71へと変化し、その磁化方向は上向き(プラスz方向)となる。これにより、磁界センサ6に流入する直下の磁区からの漏れ磁界の方向は電流パルスと電圧パルスを印加する前に比べ反転し、磁界センサ6の出力電圧が変化する。
このように、磁性細線5に通電しかつ電圧を印加することによって磁壁73を駆動でき、磁界センサ6に対して右側または左側に磁壁73を移動させ情報を書き込むことができる。書き込んだ情報を磁界センサ6によって出力電圧に変換し読み取ることができる。
さらに、電流駆動回路100によって磁性細線5を流れる電流の方向をマイナスx方向に反転させ、所定の電流パルスを通電する。そして、電圧印加回路101によって一定のパルス電圧を第3電極33と磁性細線5に加える。
これにより、磁壁73をプラスx方向に移動させ、磁界センサ6の直下の磁区を磁区71から磁区72に戻すことができる。そして、磁界センサ6に流入する磁性細線5からの漏洩磁界の反転を磁界センサ6の出力電圧の変化として検出し、磁性細線5に書き込んだ情報を読み取ることができる。
上記の例では、磁界センサは1つであったが、複数個の磁界センサを一定の間隔で磁性細線5上に並んで設けてもよい。この場合は、それぞれの磁界センサの間に磁壁を移動させて1および0の情報として記憶させることによって、より多くの情報を書き込み読み出すことができる。
以上、磁性細線5に通電する電流パルスと、第3電極33を介して磁性細線5に印加する電圧パルスを制御することよって磁壁73を磁性細線内で移動させ、情報を記憶することを述べた。これは、(1)一定の電流を流した状態で所定の電圧値・時間幅の電圧パルスを印加することによって行ってもよい。また、(2)一定の電圧を印加した状態で所定の電流値・時間幅の電流パルスを通電して行ってもよい。
<第2の実施形態>
次に、本発明の第2の実施形態に係る磁気メモリ素子1として、磁性細線5の内部に磁気スキルミオンを有する場合についてメモリの動作を説明する。磁気スキルミオンは、電子スピンが渦状に並んだナノスケールの磁気構造体である。
図3は、第2の実施形態に係る磁気メモリ素子1について、図2と同様に、磁性細線5の幅方向(y方向)の中央部分においてxz平面で切った(磁性細線5のx方向の中心線を含むxz平面で切った)断面図である。磁性細線5の内部に磁気スキルミオンを有する。
本実施形態に係る磁気メモリ素子の斜視図については、特に示さないが、図1と基本的に同じである。第1電極31には電流駆動回路100が接続され、第3電極33には電圧印加回路101が接続されており、第2電極32はアースに落ちている。ただし、2つの磁界センサ(第1磁界センサ61と第2磁界センサ62)が磁性細線5上に一定の距離離れ、磁性細線5と第2絶縁層を介して第3電極33に対向して設けられており、この点が磁界センサを1つしか有していない図1の第1の実施形態とは異なる。
磁気スキルミオン82は、磁性細線5と第3電極33の間に適当な電界を印加することによって、磁性細線5の内部に生成することができる。このとき、磁性細線5が延在する方向の第3電極33の端部に対応して磁性細線5内に磁気スキルミオンが生成される。例えば、第3電極33に正の電圧を印加した場合、第3電極33の2つの端部の第2電極32側の端部に対応した位置に磁性細線5内に磁気スキルミオンを生成することができる。
図3の例は、後述する方法で(磁性細線5に電流パルスと電圧パルスを印加して)第1磁界センサ61の直下に磁気スキルミオンを移動させた場合である。第1磁界センサ61直下の磁気スキルミオン82の磁化方向は周りの磁区81の磁化方向と逆向きのプラスz方向である。
磁気スキルミオン82を移動させる方法は、磁壁を移動させる方法と同じである。すなわち、前述したように、磁性細線5に電流駆動回路100によって第1電極31から第2電極32の方向に(プラスx方向に)電流を流す。ただし、通電する電流は従来の電流駆動による磁気スキルミオン82の移動に必要な値より小さく設定する。そして、電圧印加回路を通じて第3電極33と磁性細線5に電圧を印加し第2絶縁層42に電界を印加する。印加する電圧の極性は、第3電極33側が正でも負でもよい。これにより、磁性層に発生する磁気異方性を減少させ、磁気スキルミオンをマイナスx方向に移動させることができる。
磁気スキルミオン8の移動速度・移動距離は、磁壁の場合と同様に、電流の大きさおよび通電時間、電圧の大きさおよび印加時間によって調整可能である。また磁気スキルミオン8の移動方向は、電流の通電方向によって定めることができる。移動方向は電流方向と逆である。
そこで、所定の電流パルスをプラスx方向に流しかつ一定の電圧パルスを加えて、磁気スキルミオン82をマイナスx方向に移動させ第2磁界センサ62の直下に移動させることができる。これにより、磁気スキルミオン82からの漏れ磁界が第2磁界センサ62に流入し、電流パルスと電圧パルスを印加する前に比べ第2磁界センサ62の出力電圧が変化する。
以上により、磁性細線5に対し通電・電圧印加によって磁気スキルミオン82を駆動し磁性細線5に情報を書き込み、そして第2磁界センサ62によってその情報を読み取ることができる。
さらに、前述した磁壁移動の場合と同様、電流駆動回路100によって磁性細線5を流れる電流の方向をマイナスx方向に反転させ、所定の電流パルスを通電する。そして、電圧印加回路101によって一定のパルス電圧を第3電極33と磁性細線5に加える。
これによって、磁気スキルミオン82をプラスx方向に移動させ、第2磁界センサ62の直下から第1磁界センサ61の直下に磁気スキルミオン82を移動させる。そして、第1磁界センサ61に流入する磁性細線5から漏洩磁界の変化を第1磁界センサ61の出力電圧の変化として検出し、磁性細線5に書き込んだ情報を読み取ることができる。
以上、磁性細線5に通電する電流パルスと第3電極33と磁性細線5に印加する電圧パルスを制御することよって磁気スキルミオン82を磁性細線5内で移動させ、1および0の情報として記憶できることを述べた。この方法は、前述した磁壁の場合と同様に、(1)一定の電流を流した上で所定の電圧値・時間幅の電圧パルスを印加することによって行ってもよいし、または(2)一定の電圧を印加した状態で所定の電流値・時間幅の電流パルスを通電して行ってもよい。
<第3の実施形態>
さらに、本発明の第3の実施形態に係る磁気メモリ素子1について、磁性細線内部に磁気スキルミオンを有する場合を例に説明する。
図4は、磁性細線内部に磁気スキルミオンを有する場合の第3の実施形態に係る磁気メモリ素子1の断面図である。図2と同様に、磁性細線5の幅方向(y方向)の中央部分においてxz平面で切ったものである。図3との違いは、第1磁界センサ61および第2磁界センサ62が、磁性細線5を挟んで磁性細線5が延在する方向の第3電極の両端部PとQに対向する位置に設けられている点である。なお、第1磁界センサ61と第2磁界センサ62の少なくとも1つが第3電極の端部PまたはQに対向する位置に配置されていてもよい。
本発明の実施形態に係る磁気メモリ素子1では、第2の実施形態と同様に、所定の電流パルス(電流駆動による磁気スキルミオンの移動に必要な電流値未満の電流)を通電し一定の電圧パルスを印加して磁気スキルミオン82を移動させるが、磁気スキルミオン82が第3電極33の端部PとQの位置に来るとその移動は止まる。第3電極33に対向する磁性細線5の部分を超えると磁性細線5の第2絶縁層42との界面に電界が印加されないからである。すなわち、磁気スキルミオン82は、第3電極33に対向する磁性細線5のP〜Qに対応する範囲で移動が可能である。
したがって、第3電極33の端部PとQの直上にそれぞれ第1磁界センサ61および第2磁界センサ62を配置すれば、第1磁界センサ61、第2磁界センサ62の直下で磁気スキルミオン82の移動が終わる。よって、磁気スキルミオン82からの漏れ磁界を効率よく磁界センサに流入させることができ、高精度に情報を書き込み・読み出しすることが可能となる。
以下、実施例により本発明の効果、特に電界印加による磁壁および磁気スキルミオンの駆動制御をより明らかなものとする。なお、本発明は、以下の実施例に限定されるものではなく、その要旨を変更しない範囲で適宜変更して実施することができる。
図5は、電界印加による磁壁や磁気スキルミオンの駆動実験を説明する概略図である。実験用サンプルは、SiOが被覆されたSi基板2上に、透明電極である酸化インジウムスズ(ITO)からなる電極33、SiOからなる第1絶縁層41および第2絶縁層42、磁性細線5を形成し、磁性細線5の両端上にAu(金)からなる電極31と32形成して作製した。
第2絶縁層42の膜厚は100nmである。第2絶縁層42はピンホールがほとんど無く電流リークの問題は生じない。磁性細線5は、第2絶縁層42上に下からPtボトム層(1nm)/Co50Ni50(0.5nm)/Pt(0.5nm)/Co50Ni50(0.5nm)/Pt(0.5nm)を順次積層した積層構造を持つCo50Ni50/Pt積層膜がリソグラフィ技術によってパターニングされ形成されている。CoNi合金の組成は、Co:50at%、Ni:50at%である。磁性細線5のx方向の長さは25μm、y方向の幅は5μmである。電極31には電流駆動回路100、電極33には電圧を印加するための電圧印加回路101が接続されている。電極32はアースに落ちている。
さらに、この実験システムにおいて、磁性細線5の表面に波長:532nm、ビームスポット径:400nmのレーザ光が照射される。そして、特に図示していないが受光回路によってポーラー・カー効果による直線偏光面のカー回転角に応じた信号(カー信号)を観測できるようになっている。
また、特に図示していないがヘルムホルツコイルによって磁性細線5の膜厚方向(z方向)に外部磁界を印加でき、またレーザ光の照射位置もxy平面内で可変できるようになっている。これにより、磁性細線5の表面での位置情報とカー回転角から磁性細線の磁気特性の場所による変化や局所的な磁区構造、磁壁および磁気スキルミオンの様子・状態を画像処理して観測することができる。
図6は、図5のサンプルについて、電圧印加回路によって電極33が正極となるように電極33と磁性細線5の間に電圧Vを印加したとき、磁性細線5の表面の「B」の位置における磁気特性の電圧依存性を測定した結果である。「B」の位置は、電極33に対向し電圧・電界が印加される磁性細線5のほぼ中央部分に相当する。(a)はカー信号( Kerr Signal)対磁界Hのヒステリシス曲線(M−H曲線に対応)、(b)は、保磁力Hcの電圧V依存性のグラフである。磁性細線5には、電極31から電極32の方向に電流0.1mAを通電している。電圧は0〜8.5Vの範囲で変化させている。
図6から、電圧Vの増加に伴いヒステリシス曲線における保磁力Hcは減少し、また磁界H=0Oeのときのヒステリシス曲線のy切片(残留磁化に対応)も小さくなっている。磁性細線5に電圧Vを印加すると垂直磁気異方性が変化し垂直磁気異方性のエネルギーが小さくなっていることが分かる。
図7は、磁性細線5に電圧Vを印加しないで、電流のみ0.1mA通電したときの、図5の磁性細線5の表面の「A」「B」「C」の位置にレーザ光を照射して測定したカー信号対磁界Hのヒステリシス曲線である。(a)が「A」の位置、(b)が「B」の位置、(c)が「C」の位置のヒステリシス曲線である。
「A」および「C」の位置は、電圧Vを印加したとき電界が印加される磁性細線5の領域の両端部分である。図から、磁性細線5の保磁力Hcは、「A」の位置で11.1Oe、「B」の位置で7.8Oe、「C」の位置で7Oeとなっている。
図8は、さらに電圧Vを2.5V印加したときの「A」「B」「C」の位置でのヒステリシス曲線である。(a)が「A」の位置、(b)が「B」の位置、(c)が「C」の位置に対応する。電圧V以外の測定条件は図7の場合と同じである。
図8から、「A」の位置では保磁力Hcは5.9Oeである。「B」「C」の位置ではほぼ0Oeとなっている。すなわち、電圧Vを印加すると、「A」〜「C」の何れの位置でも垂直磁気異方性エネルギーが低くなっているのが分かる。
この結果から、磁性細線5内において、垂直磁気異方性エネルギーが減少し、より小さい電流で磁壁や磁気スキルミオンを駆動できるようになると考えられる。
図9は、磁性細線5内に磁気スキルミオンを発生させ、電流駆動によって磁気スキルミオンを移動させた場合のカー観察した結果である。(a)が磁性細線5と電極33を模式的に示したものである。電極31と32の間の部分の磁性細線5を図示しているが、電極31と32は特に図示していない。磁性細線5は、中央の直線部分だけでなく、左右の三角形のウイング部分も有している。
図9の(b)は、(a)に対応するカー観察したサンプルの写真である。電流パルスを印加する前のものである。磁性細線5は、直線部分だけでなく三角形のウイング部分も含むが、その積層膜の構造は、下からPtボトム層(1nm)/Co50Ni50(0.5nm)/Pt(0.5nm)/Co50Ni50(0.5nm)/Pt(0.5nm)が順次積層されたものである。この成膜された積層膜がパターニングされている。
(b)において、磁性細線5の中央の直線部分の表面に黒い斑点が見られる。この斑点が磁気スキルミオンのカー効果による像である。磁気スキルミオンの磁化方向がまわりの灰色の磁区と逆方向であることが分かる。なお、電極33と磁性細線5の間には電圧は印加していない(電圧V=0Vである)。
直線部分において電流密度6.8×1011A/mの電流パルスを500ns通電すると、磁気スキルミオンは、図中の「電流パルス印加前の位置」から「電流パルス印加後の位置」まで移動した。この移動距離と電流パルスの時間から磁気スキルミオンの移動速度を測定することができる。またこの結果から、電流パルスの時間を変化させることで磁気スキルミオンの移動距離を制御できることも分かる。
図10は、図9のサンプルについて、磁気スキルミオンの移動速度を測定した結果である。電極33と磁性細線5の間に電圧Vを8.5V印加した場合(電極33が正極で、V=8.5Vの場合)と印加しない場合(V=0Vの場合)の2つについて、磁性細線5に電流パルスを通電したときの直線部分の電流密度を横軸に取り、そのときの磁気スキルミオンの移動距離と電流パルスの時間から磁気スキルミオンの移動速度を求めてプロットしたものである。
図10から、V=0Vのとき、すなわち電流駆動のみの場合、磁気スキルミオンを移動させるのに電流密度が5.8×1011A/m以上必要であるが、電圧Vを電極33と磁性細線5の間に8.5V印加すると電流密度5.0×1011A/m以上で磁気スキルミオンが移動開始するのが分かる。
したがって、例えば、直線部分の電流密度が5.0×1011〜5.8×1011A/mの範囲で、電圧VをON/OFF(ON:8.5V/OFF:0Vを印加)することによって、磁気スキルミオンの移動を制御できる。またこの結果から、例えば、電極33と磁性細線5の間に8.5Vを印加した状態で、電流密度が5.0×1011A/mと5.8×1011A/mの間の例えば5.4×1011A/mの電流をON/OFFすることで、磁気スキルミオンの移動を制御できることが分かる。
1・・・・磁気メモリ素子
2・・・・基板
31・・・第1電極
32・・・第2電極
33・・・第3電極
41・・・第1絶縁層
42・・・第2絶縁層
5・・・・磁性細線
6・・・・磁界センサ
61・・・第1磁界センサ
62・・・第2磁界センサ
71・・・磁区
72・・・磁区
73・・・磁壁
81・・・磁区
82・・・磁気スキルミオン
9・・・・レーザ光
100・・電流駆動回路
101・・電圧印加回路

Claims (5)

  1. 一方向に延在するように設けられ磁性細線と、
    前記磁性細線に接し前記磁性細線の延在する方向に沿って離間して設けられた第1電極および第2電極と、
    前記第1電極および第2電極との間の前記磁性細線の一面に対向して設けられた第3電極と、
    前記磁性細線と前記第3電極との間に設けられ前記磁性細線に接しかつ前記第3電極に接する絶縁層と、
    前記磁性細線に近接して配置された少なくとも1つの磁界センサとを備え、
    前記磁性細線が、磁性層と遷移金属層が交互に積層された積層構造を有する
    ことを特徴とする磁気メモリ素子。
  2. 前記遷移金属層の一層が前記絶縁層に接している
    ことを特徴とする請求項1に記載の磁気メモリ素子。
  3. 前記絶縁層に接する前記遷移金属層の膜厚が0.2〜2nmである
    ことを特徴とする請求項1または2のいずれか1項に記載の磁気メモリ素子。
  4. 前記磁性層はCo、FeおよびNiから選ばれる1種以上の元素を含んだものであり、前記遷移金属層は、Pt、Pd、Ta、WおよびTbから選ばれる1種以上の元素である
    ことを特徴とする請求項1〜3のいずれか1項に記載の磁気メモリ素子。
  5. 前記磁界センサが、前記磁性細線を挟んで、前記磁性細線の延在する方向の前記第3電極の端部に対向する位置に配置されている
    ことを特徴とする請求項1〜4のいずれか1項に記載の磁気メモリ素子。
JP2019010092A 2019-01-24 2019-01-24 磁気メモリ素子 Active JP7300666B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019010092A JP7300666B2 (ja) 2019-01-24 2019-01-24 磁気メモリ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019010092A JP7300666B2 (ja) 2019-01-24 2019-01-24 磁気メモリ素子

Publications (2)

Publication Number Publication Date
JP2020120001A true JP2020120001A (ja) 2020-08-06
JP7300666B2 JP7300666B2 (ja) 2023-06-30

Family

ID=71891216

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019010092A Active JP7300666B2 (ja) 2019-01-24 2019-01-24 磁気メモリ素子

Country Status (1)

Country Link
JP (1) JP7300666B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197174A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 磁気メモリ
JP2014086640A (ja) * 2012-10-25 2014-05-12 Toshiba Corp 磁性細線を有する磁気メモリおよびその書き込み方法
US20140268981A1 (en) * 2013-03-15 2014-09-18 International Business Machines Corporation Racetrack memory with electric-field assisted domain wall injection for low-power write operation
JP2015029024A (ja) * 2013-07-30 2015-02-12 株式会社東芝 磁気記憶素子、磁気記憶装置、磁気メモリ、および磁気記憶素子の駆動方法
JP2016139673A (ja) * 2015-01-26 2016-08-04 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、データ処理装置、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置及びデータ通信装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013197174A (ja) * 2012-03-16 2013-09-30 Toshiba Corp 磁気メモリ
JP2014086640A (ja) * 2012-10-25 2014-05-12 Toshiba Corp 磁性細線を有する磁気メモリおよびその書き込み方法
US20140268981A1 (en) * 2013-03-15 2014-09-18 International Business Machines Corporation Racetrack memory with electric-field assisted domain wall injection for low-power write operation
JP2015029024A (ja) * 2013-07-30 2015-02-12 株式会社東芝 磁気記憶素子、磁気記憶装置、磁気メモリ、および磁気記憶素子の駆動方法
JP2016139673A (ja) * 2015-01-26 2016-08-04 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリデバイス、データ処理装置、スキルミオンメモリ搭載固体電子デバイス、データ記録装置、データ処理装置及びデータ通信装置

Also Published As

Publication number Publication date
JP7300666B2 (ja) 2023-06-30

Similar Documents

Publication Publication Date Title
US7929370B2 (en) Spin momentum transfer MRAM design
JP4873338B2 (ja) スピン注入デバイス及びこれを用いた磁気装置
US6980469B2 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
Grünberg Layered magnetic structures: History, highlights, applications
US7532502B2 (en) Spin injection magnetic domain wall displacement device and element thereof
RU2580378C2 (ru) Записываемый магнитный элемент
EP2220651B1 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
US20150348606A1 (en) Spin hall effect magnetic apparatus, method and applications
WO2020149939A1 (en) Voltage-controlled interlayer exchange coupling magnetoresistive memory device and method of operating thereof
JP2006303159A (ja) スピン注入磁区移動素子およびこれを用いた装置
JP2009021352A (ja) 磁気記録素子及び磁気記録装置
JP2001084756A (ja) 磁化駆動方法、磁気機能素子および磁気装置
JP2007080952A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置
KR20220029381A (ko) 쌍극자 결합 스핀 궤도 토크 구조
WO2014050379A1 (ja) 記憶素子、記憶装置、磁気ヘッド
KR20160134598A (ko) 자기 메모리 소자
WO2007119748A1 (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2013115319A (ja) 記憶素子、記憶装置
JP2014072394A (ja) 記憶素子、記憶装置、磁気ヘッド
JP6758617B2 (ja) 積層磁性薄膜、積層磁性薄膜の製造方法、および磁気メモリ装置
KR101231288B1 (ko) 자기 메모리 셀 및 자기 랜덤 액세스 메모리
US7808814B2 (en) Magnetization state control device and magnetic information recording device
JP2008066479A (ja) スピントランジスタ
TW201222546A (en) Memory element and memory device
JP2014053546A (ja) 電圧駆動型スピントロニクス三端子素子

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20190205

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230612

R150 Certificate of patent or registration of utility model

Ref document number: 7300666

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150