KR20130071467A - 자기 메모리 소자 - Google Patents

자기 메모리 소자 Download PDF

Info

Publication number
KR20130071467A
KR20130071467A KR1020137004907A KR20137004907A KR20130071467A KR 20130071467 A KR20130071467 A KR 20130071467A KR 1020137004907 A KR1020137004907 A KR 1020137004907A KR 20137004907 A KR20137004907 A KR 20137004907A KR 20130071467 A KR20130071467 A KR 20130071467A
Authority
KR
South Korea
Prior art keywords
magnetic
layer
outer layer
current
magnetic field
Prior art date
Application number
KR1020137004907A
Other languages
English (en)
Other versions
KR101974149B1 (ko
Inventor
질 루이스 고댕
이온 미하이 미론
피에트로 감바델라
알랭 쉴
Original Assignee
상뜨로 나쇼날 드 라 러쉐르쉐 샹띠피크
꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스
유니베르시떼 조셉 푸리에
인스튜트 카탈라 드 나노테크놀러지아 (아이씨엔)
인스티튜시오 카탈라나 드 르세르카 아이 에스투디스 아반카츠(아이크레아)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 상뜨로 나쇼날 드 라 러쉐르쉐 샹띠피크, 꼼미사리아 아 레네르지 아또미끄 에 오 에네르지 알떼르나띠브스, 유니베르시떼 조셉 푸리에, 인스튜트 카탈라 드 나노테크놀러지아 (아이씨엔), 인스티튜시오 카탈라나 드 르세르카 아이 에스투디스 아반카츠(아이크레아) filed Critical 상뜨로 나쇼날 드 라 러쉐르쉐 샹띠피크
Publication of KR20130071467A publication Critical patent/KR20130071467A/ko
Application granted granted Critical
Publication of KR101974149B1 publication Critical patent/KR101974149B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명은 기록 자기층을 보여주는 레이어들의 스택을 포함하는 기록가능 자기 소자에 관한 것으로, 상기 스택은 상기 기록 자기층, 즉 중앙층의 평면에 평행 또는 수직인 자성의 방향을 보여주는 적어도 하나의 자기물질인 중앙층(13, 53, 70,23, 63, 80)을 포함하고, 상기 중앙층은 비자기 물질인 제1 및 제2 외부층(12, 52, 71, 22, 62; 14, 54, 72, 24, 64, 82) 사이에 끼어있으며, 상기 제1 외부층(12, 52, 71, 22, 62)은 제1 비자기 물질를 포함하고, 상기 제2 외부층(14, 54, 72, 24, 64, 82)은 상기 제1 비자기 물질과 다른 제2 비자기 물질을 포함하며, 적어도 상기 제2 비자기 물질은 전기적인 전도성이 있고, 상기 기록가능 자기 소자는, 일측에, 상기 제2 외부층과 상기 중앙층을 통해, 가능하게 상기 후자가 전도성이 있는 경우에만 상기 외부층을 통해서, 기록 전류가 흐르도록 하기 위한 장치를 포함하고, 상기 기록 전류는 상기 중앙층의 평면에 평행한 전루 흐름 방향에서 순환하고, 타측에, 상기 중앙층(13, 53, 70, 23, 63, 80)의 평면 및 상기 전류 흐름 방향에 평행 또는 수직인 자기장 방향에 따라 구성요소를 갖는 자기장을 적용하는 장치를 포함하고, 상기 자성 방향과 상기 자기장 방향은 서로 수직인 것을 특징으로 한다.

Description

자기 메모리 소자{MAGNETIC MEMORY ELEMENT}
본 발명은 역 전류 유도 유형(current-induced reversal type)의 기록가능 자기 메모리 소자(writable magnetic memory element)를 제공한다.
자성층(magnetization of layer) 또는 작은 자기 소자(small magnetic element)는 일반적으로 적용된 자기장(applied magnetic field)의 방법에 의해 역전된다. 필드(field)의 방향은 한 방향 또는 또 하나의 방향에 자성(magnetization)을 돌려 원하는 곳에 따라 변경된다. 기록하는 자기 트랙들(writing on magnetic tracks) 또는 컴퓨터 하드 디스크들(computer hard disks)은 이와 같은 원리를 기초로 하게 된다: 역전(reversing)을 위한 소자는 3차원 평면(three dimensions)에서 자기장이 위치하기 위해 자기장 발전기(magnetic field generator) 부근에 기계적으로(mechanically) 위치된다. 장치에 자기장을 통합하기 위해 여러(numerous) 어려움들(difficulties)을 제기하고, 3차원 평면에 위치하지 않는 정의로 그것은 자기장의 좋은(very) 구조이다. 그러므로, 기계적인 동작이 가능하거나 원하지 않을 때, 예를 들면, 자기 랜덤 접속 메모리들(magnetic random access memories) 같은 고체 자기 메모리들(solid magnetic memories)을 포함하거나 논리 장치들(logic devices)을 포함하고 있으며, 목표 전지(target cell)의 동작 및 주변에 영향을 주지 않게 자기장에 충분히 집중하는 것이 필요하다. 상기 문제는 여러 메모리 또는 논리 전지들(logic cells)이 그 밀도를 증가시키기 위해 매우 가깝게 위치된다.
1996년에 이론적으로 입증된 스핀-편광(spin-polarized) 전류를 조작하는 방법에 의한 자성의 가능성은 상기 문제에 대한 첫 번째 해결책을 제공하고 있다. 메모리 지점(memory point)에서 조작하는 자성의 목적을 위해, 상기 물리적 원리는 비자기 금속(스핀-밸브 유형 구조) 또는 절연체(자기 터널 접합 유형 구조)에 분리되는 적어도 두 자기층들의 존재가 요청되는 스핀 전송 토크(STT)와 관련되며, 두 레이어들은 자성이 선형 순서대로(collinear) 되어 있지 않다. 자세한 물리적 설명은 스핀-밸브 구조(spin-valve structure) 또는 자기 터널 접합 구조(magnetic tunnel junction structure)를 포함되어 있는지 여부에 따라 다르지만, 전류의 개요는 제1 자기층을 통해서 통과하여 양극화가 되고 그런 다음 전류 극성의 비선형 소자(non-colinear component)의 방법으로 제2 자기층의 자성에서 토크가 가해진다. 전류 밀도가 충분히 높을 때, 제2 자기층의 자성은 스핀-밸브 및 자기 터널 접합 둘 다 역전할 수 있다.
예를 들면, 2006년 3월 7일에 출원된 미국 특허 No. 7 009 877 및 2009년 5월 21일에 출원된 미국 특허 No. 2009/129143 에서, 기록 전기 전류(write electric current)는 층의 평면에서 수직 접합을 통해서 반드시 전달된다고 설명했다.
이것은 또한 미국 특허의 6,269,018(도5b) 경우에 중앙 강자성 필드에서 자기장이 생성하기 위해, 레이어의 평면에 수직, 자기 터널 접합 유형의 스택, 상기 특허는 두개의 별개 자기층에 사용하는 것을 주목하였다.
전기 전류의 방법으로 하위 마이크로미터(sub-micrometer) 크기의 자기 소자 자성을 가까이에서 조작할 수 있는 것은 응용을 위해 가능성을 이미 열어두었다. 현재, 당 업자들(industrial actors)은 MRAM 메모리 소자들(memory cells) 및 논리 소자들(logic components)의 새로운 원리로 구조를 통합하기 위해 애쓰고 있다.
현재, 결합은 상호 관련(inter-related)이 있기 위해 여러 어려움이 발생하는 것을 맞닥뜨리고 있다.
적어도 두 자기층들의 메모리 지점에 존재를 요구하는 역 스핀 전송 토크(STT)는 비자기 전류기(non-magnetic spacer)로 분리된다. 상기 설명과 같이, 기록는 자기층의 평면에 수직인 전체 스택을 통해 고밀도(high-density) 전류 주입이 수행되고, 독출하는 동안 스택의 자기저항(magnetoresistance)의 수행하는 방법: 스핀-밸브를 위한 거대 자기저항(giant magnetoresistance), 및 자기 터널 접합을 위한 터널 자기저항(tunnel magnetoresistance). 현재, 모든 또는 거의 대부분의 응용들은 자기 터널 접합을 사용하는 것을 기초로 하고 있다. 이와 같이 비록 거대 자기저항(GMR) 신호가 약간의 퍼센트만 있지만, 산화 마그네슘(MgO)을 기초로 한 접합인 터널 자기저항(TMR) 신호는 보통 100퍼센트보다 크다. 그럼에도 불구하고, 터널 접합은 영역을 곱한 저항 제품을 위해 큰 값을 보여주는 단점을 가지고 있다.이와 같이, 역 스핀 전송 토크(STT reversal)을 위해 필요한 107(A/cm2)의 일반적인 전류 밀도에서 접합의 가장자리의 전압은 100(㎛2)의 영역을 곱한 저항(RA)을 위해 10V, 10(㎛2)의 영역에 곱한 저항(RA)을 위해 1V 및 1(㎛2)의 영역에 곱한 저항(RA)을 위해 0.1V이다. 가장 작은 값 이외에도 접합에서 소멸된 파워는 게다가 크고, 에너지 소비의 조건 및 접합의 손상의 조건 둘 다 해롭다.
터널 자기저항의 높은 값은 유용할 뿐만 아니라 독출은 자주 영역을 곱한 저항을 위해 현재 높은 값의 스택에서 얻어진다.
그 이유로 현재 연구는 현재 터널 자기저항의 높은 값 및 영역을 곱한 저항의 낮은 값에 대한 터널 접합을 얻기 위해 연구하고 있다. 게다가, 접합의 가장자리에 전압의 작은 값에 관련하여, 가속되는 접합의 노화현상은 전압 순환(cycling) 때문에 작동된다고 관찰된다. 현재, 다수의 연구들은 존재하는 구성 및 새로운 구성 둘 다 에서 완벽한 물질을 기록 및 독출 현상을 가능한 만큼 분리하기 위해 바치고 있다.
요약해서 말하면, 독립적인 완벽한 독출 및 기록의 가능성에 어려움을 가지고 있기 때문에 두 현상은 본질적으로 스핀 전송 토크 장치들(STT devices)과 연결되어 있다.
또 다른 어려움은 기록(writing)가 매우 높은 밀도의 스택을 통해서 흐르는 전류에 요구된다는 사실이다.
중요한 것은 또 다른 어려움이 스택의 더 큰 복잡성으로부터 관련되어 내재되어 있다.
이와 같이, 만약 스핀 전송 토크(STT) 효과만 층에 보이길 원하면, 자성이 저장하기 위해 역전되게 해야 할 것이고, 예를 들어 강자성 물질(antiferromagnetic material)과 함께 교환결합의 방법에 의해 다른 층들을 안정화할 필요성이 있다.
만약 스핀 전송 토크(STT) 전송의 증폭을 증가하길 원하면, 편광 층을 최적화 할 필요가 있다;
만약 자기장이 민감한 층들(sensitive layers)에서 방출을 줄이기 원하면, 인공 반강자성 이중층들(antiferromagnetic bilayers)을 사용할 필요성이 있다;
결과적으로, 전형적인 MRAM 소자들의 자기 스택들 또는 논리 소자들은 여러 물질의 10개 또는 15개의 다른 층보다 더 많이 포함할 수 있다.
이 다음은 구성단계 특히, 식각 단계 동안 어려움을 야기할 수 있고, 자기 스택 같은 통합을 위해 주요 차단 지점 중에 하나이다.
연구의 또 하나의 방향은 외부 전기장(outer electric field)의 방법에 의해 자성을 조작하는 것이다.
이것은 적용된 자기장의 방법에서 역전되고 있는 자성과 함께 외부 전기장의 방법에서 물질의 이방성(anisotropy)을 수정하여 부분적으로 수행 될 수 있다.
하나의 기술은 제목이 "Large voltage-induced magnetic anisotropy charge in a few atomic layers of iron" (Nature Nanotechnology, Vol.　4, March 2009 - Macmillan Publishers Ltd.) T.　Maruyama외의 논문에 설명되어 있다.
현재, 기술은 물질의 자기 이방성(magnetic anisotropy)만 줄어들도록 하는 것이 가능하도록 만들 수 있다. 기록 및 독출 프로세스들은 상기 설명한 것 같이 동일하며, 같은 단점을 가지고 있다.
본 발명의 목적은 자성을 역전하기 위해, 자기층의 존재만 요구하는 자기 메모리를 제공하는 것(자성을 가지는 것은 평면에 평행 또는 수직이다.)이고 층의 평면에서 수직 전류(current perpendicularly)를 통과가 필요 없는 스택으로 작동하는데 목적이 있다.
본 발명은 기록 자기층이 보여주는 층의 스택을 포함하고 있는 기록가능 자기 소자를 제공하고, 소자는 스택이 적어도 하나의 상기 자기층이라고 하는 중앙층의 평면에서 평행 또는 수직 자성 방향을 보여주는 자기 물질의 중앙층을 포함하는 특징을 가지고 있며, 중앙층은 비자기 물질의 제1 및 제2 외부층 사이에 끼어져 있고, 제1 외부층은 제1 비자기 물질을 포함하고 제2 외부층은 제1 비자기 물질과는 다른 제2 비자기 물질을 포함하며, 적어도 제2 비자기 물질은 전기 전도성이 있고, 제2 외부층을 통해서만 흐르는 기록 전류를 발생하는 장치 및 중앙층의 평면에 평행 방향의 전류가 흐르는 중앙층을 포함하며, 아마도 최초의 외부층을 통해, 후자는 전기 전도성 경우에만, 자기장 방향에 따라 소자를 갖는 자기장을 적용하기 위한 장치는 중앙층의 평면 및 상기 기록 전류가 흐르는 전류 방향에 평행 또는 수직방향이고, 자성 방향 및 자기장 방향은 서로 수직이다.
그러므로 본 발명은 기록 전류를 발생시키는 장치 작동 및 적용된 자기장 장치 별개의 장치를 작동한다. 만약 제1 외부층이 전도성이 없으면, 그것은 기록 단계 동안 어느 전류도 지나가지 못한다. 만약 제1 외부층이 전도성이 있으면, 오직 이 같은 경우, 기록 전류가 지나간다.
바람직하게는, 자기장은 중앙층의 평면 및 전류 방향에 평행 또는 수직이다.
두 가지 구성이 가능함:
제 1 구성에서, 자기장 방향은 전류 흐름 방향에서 평행하고, 자성은 자기 중앙층의 평면에 수직이다.
제2 구성에서, 자성 방향은 전류 흐름 방향에 평행하고 자기장 방향은 자기 중앙층의 평면에 수직하다.
두 구성에서, 전기 전류는 자기층에 평행하게 흐르고 레이어들의 평면에 수직인 방향인 스택을 통해서는 흐르지는 못한다. 더 자세히 말하면, 그것은 레이어의 평면에 적어도 하나의 평행한 전류 흐름 방향에서 중앙 자기층 및 적어도 제2 외부층을 통해 흐르고, 메모리는 전류의 방향 또는 자기장의 방향에 동작(acting)하기 위해 기록될 수 있다.
중앙층은 바람직하게는 0.1nm 내지 5nm의 범위 내로 두께를 가진다. 제1 구성에서, 상기 값이 더 바람직하게는 2nm보다 적거나 같다. 제2 구성에서, 상기 값이 더 바람직하게는 3nm보다 적거나 같다.
자성 방향이 레이어의 평면에 수직일 때, 중앙층은 고유 수직 자기 이방성(intrinsic perpendicular magnetic anisotropy)을 보여주는 특히 FePt, FePd, CoPt 또는 GdCo, TdFeCo 같은 고유 수직 자기 이방성을 보여주는 실제로 지구에서 희귀하고 천이 금속 합금 합금을 포함할 수 있다. 중앙층은 인터페이스에서 유도된 스택 수직 자기 이방성(stack perpendicular magnetic anisotropy)을 보여주는 금속 또는 합금, 특히, CO, Fe, CoFe, Ni, CoNi을 포함할 수 있다.
자성 방향이 레이어의 평면에 포함할 때, 중앙층은 스택에서 평면 자기 이방성을 보여주는 금속 또는 합금, 특히, Co, Fe, CoFe, Ni, NiFe, CoNi을 포함할 수 있다.
적어도 하나의 전도성 외부층(conductive outer layer)은 비자기 금속, 바람직하게는 Pt, W, Ir, Ru, Pd, Cu, Au, Bi 또는 상기 금속들의 합금 같은 비자기 금속을 포함할 수 있다. 전도층(conductive layer)의 두께는 1nm 내지 10nm의 범위 내일 수 있고 바람직하게는 5nm보다 적거나 같다. 상기 두께의 값은 중앙층의 두께를 대해 선택된 값과 함께 직접적인 관계를 가지고 있지는 않다.
비전도성 외부층의 하나는 전기적인 절연 물질(electrically insulating material), 바람직하게는 SiOx, AlOx, MgOx, TiOx, TaOx, HfOx 같은 유전체 산화물 또는 SiNx, BNx 같은 유전체 질화물을 포함할 수 있다. 예를 들면, 상기 외부층의 두께는 0.5nm 내지 200nm의 범위 내일 수 있고, 더 자세하게는 0.5nm 내지 100nm이고, 바람직하게는 3nm보다 적거나 같으며, 특히 메모리 소자는 터널 자기저항 신호(tunnel magnetoresistance signal)의 방법에서 독출한다.
두 외부층은 전도성이 있을 수 있으나 그들은 비자기 금속들 또는 금속 합금들의 두 가지 다른 것들로부터 선택된다.
예를 들면, 전류 밀도는 104　A/cm2 내지 109　A/cm2의 범위이고, 바람직하게는 105　A/cm2 내지 108　A/cm2의 범위내이다.
적용된 자기장은 0.002T 내지 1　T의 범위 내이고, 바람직하게는 0.005　T 내지 0.8　T의 범위 내인 것을 보여줄 수 있다.
제1 외부층(상기 전류는 레이어를 통해서 흐리지 않음)은 자기 물질의 독출층(read layer) 및 독출 전극(read electrode)에 덮일 수 있다. 제1 외부층이 비자기 금속을 포함할 때, 그것은 독출층, 독출 전극 및 스핀-밸브를 포함하는 중앙층과 상호적인 동작을 한다. 제1 외부층이 유전체일 때, 그것은 독출층, 독출 전극 및 자기 터널 접합을 포함하는 중앙층과 상호적인 동작을 한다. 제1 외부층의 두께는 바람직하게는 3nm보다 적다.
자기 소자는 제2 외부층이 트랙을 포함하는 동안 제1 외부층 및 스터드를 포함하는 중앙층 같은 구조일 수 있다. 제2 외부층은 스터드의 부분을 포함하는 추가 두께 영역을 포함할 수 있다.
본 발명은 스터드들의 다수를 포함하는 기록가능 자기 장치(writable magnetic device)를 제공하고, 제2 외부층은 스터드들에 공통인 상기 트랙으로 포함된다.
그렇지 않으면, 제1 외부층, 중앙층 및 스터드를 포함하는 제2 외부층이고 기록가능 자기 장치는 제2 외부층을 통해 상기 전류를 주입한 상기 스터드의 제2 외부층에 접하는 전도성 트랙 및 상기 스터드의 각 중앙층과 함께 상기 스터드들의 다수를 포함하고, 전기적인 전도성 물질을 포함하는 각각의 제2 외부층은 전도성 트랙이 서로 다르다.
본 발명의 문맥을 구현하는 스택(stack), 즉 두 외부층의 사이에 끼어있는 중앙 자기층(central magnetic layer)은 자기가 없고, 적어도 하나 이상은 전도성이 있고, 서로 다른 물질이 있는 두 외부층은 역전을 만드는 불균형(asymmetry) 효과를 가지며 자기 중앙층에서 비보상 전기장(non-compensated electric field)을 발생한다. 전기장에서 전파하는 전자들은 전류 및 전기파에 수직 방향인 Rashba 필드인 로 알려진 자기장에서 참조하는 그들 자신의 프레임(frame)에 종속된다. 자기장은 유도 전자들에 따라 적용된다.
본 발명은 도면을 참조하여 다음 설명을 독출하고 이해하는 것이 더 바람직함:
도1a 내지 도1f는 본 발명을 구현하기 위해 제1 구성을 도시하고 있고, 도2a 및 도2b는 MRAM 유형 자기 메모리 소자(magnetic memory cell)에 통합된 전형을 도시하며, 메모리 소자의 다수를 구체화하여 도시한 도3a 내지 도3d는 메모리의 구조를 설명하기 위해 도시하고; 및
도4a 내지 4f는 본 발명을 구현하기 위해 제2 구성을 도시하고 있고, 도5a 및 도5b는 MRAM 유형 자기 메모리 소자를 도시하며, 메모리 소자의 다수를 구체화하여 도시한 도6a 내지 도6d는 메모리의 구조를 설명하기 위해 도시한다.
그리고 도7은 1 또는 2차원 배열을 형성하는 메모리 소자를 구성하는 본 발명에 따른 자기 소자 통합의 예이다.
본 발명은 Rashba 필드 및 순회 스핀(spin of the itinerant)을 교환 상호작용 (exchange interaction) 결합하는 유효 자기장(effective magnetic field) 결과에 대해 도시하고 있고, 영역 전자들(localized electrons)은 영역 자성(local magnetization)에 적용된다. 따라서, Nature Materials에 발행된 vol.9, p.230-234 (2010) "Current-driven spin torque induced by the Rashba effect in a ferromagnetic metal layer"의 제목인 Ioan Mihai Miron외 논문은 스택이 Pt의 3nm 두께층(thick layer), 평면에 수직 자성을 가지는 CO의 0.6nm 두께층 및 X축에 평행하게 흐르는 전류를 전달하는 AlOx의 2nm 두께층을 포함하는 것을 도시한다. 상기 상황은 Y축의 참조 프레임의 3번째 축에 따라 유효 자기장 Heff를 도시한다. 구성은 자기장이 레이어의 자성과 선형 순서로 되어 있지 않기 때문에 메모리를 포함하기 위해 부적절하다.
놀랍게도, 발명가들은 필드 Heff 의 상호 작용 때문에 자성 역학의 결과로 해석되는 것을 사용하여 해당 이론 장애물을 극복할 수 있는 것으로 나타냈고, 전류가 역 비대칭을 보여줄 때의 구조로 주입될 때, Heff 에 수직 소자를 포함하는 외부 자기장, 자기장의 Heff 에 수직 소자의 방향이 전류 주입 방향(제1 구성) 그렇지 않으면 상기 방향에 수직(제2 구성)에 선형한 순서이다.
도1a 내지 도1f는 본 발명의 효과를 주는 제1 구성을 도시하며 적용된 자기장의 방향은 전류의 방향에 평행하고 자성의 방향은 자기 중앙층의 평면에 수직이다. 적용된 자기장은 자성 및 유효 자기장 Heff의 방향에 수직이다.
도면 부호 (15)에서 기판은 단락(short-circuiting) 구조를 회피하기 위해 전기 절연체가 있는 것으로 지정한다. 특히, 그것은 유전체의 산화물(예: SiOx, AlOx, MgOx) 또는 질화물(예: SiNx)을 포함할 수 있다. 그것은 자기 자신에 할 수 있거나 몇몇의 다른 기판(예: 실리콘(silicon))에 증착(deposited)할 수 있다.
도면 부호(13)에서 평면에 수직인 자성의 평면 자기층(plane magnetic layer)을 가리킨다. 도면 부호 (16)에서 자성의 방향(orientation)은 한 방향 또는 역 방향으로 도시될 수 있다.
도면부호(12 및 14)는 각각 제1 및 제2 비자기 외부층을 가리킨다. 제2 외부층(14)은 기록 동안 전류가 지나는 층이다.
도면부호 (11)에서 기록 전류 방향(write current direction)은 방향 또는 역 방향에 지향될 수 있는 것을 가리키고, 도면부호 17에서 적용된 자기장의 방향은 전류 방향을 선형 순서대로이고 같은 방향 또는 역 방향을 지향 될 수 있는 것을 가리킨다.
도1a 및 도1b는 트랙에 포함된 스택(12, 13 및 14) 레이어들(layers)에서 비구조화 된 스택(non-structured stack)을 도시한다.
도1c 내지 도1f에서 레이어(14)에 구조화된 스택(제2 외부층으로 지칭)은 전도성이 있고 자기층(13) 및 비자기층 레이어(12)(제1 외부층으로 지칭)은 스터드들(도1c 및 도1d)을 포함되기 위해 구조화 유일한 레이어들이며, 세 레이어들(12, 13 및 14)는 레이어14(도1e 및 도1f)의 비자기 물질 두께의 파편을 내포한 스터드 같은 전도층 (14)의 추가 두께(14')스터드에 결합에서 스터드를 포함하기 위해 구조화된다.
추가 두께(14')의 영역은 레이어(14)와 같은 전기적인 전도성 물질로 반드시 만들어지면 안 되는 것을 관찰하며, 제2 비자기 외부층의 역할만 하는 추가 두께(14')은 역 비대칭을 얻기 위해 스택의 기능을 가진다. 레이어(14)의 금속 물질은 어떤 물질일 수 있다.
포함되는 스터드들은 스터드들에 역 자성(reverse magnetization)이 가능할 수 있기 때문에, 만약 그렇지 않으면, 자성은 트랙의 전체 길이를 통해 역전된다.
자기층(13)은 수직 자성을 보여주고 두께는 인터페이스를 무시할 수 없기 때문에 전기장을 꽤 선호한다. 일반적으로 두께는 2nm보다 크지 않도록 하며 최대 5nm의 것이다. 모든 자기 물질은 수직 자성을 보여주고, 예를 들면, 고유 수직 자기 이방성 (FePt, FePd, CoPt, ... 합금; GdCo, TbFeCo, ... 같은 실제로 지구에서 희귀하고 천이 금속 합금) 또는 수직 자기 이방성 효과(perpendicular magnetic anisotropy)는 인터페이스들(Co, Fe, CoFe, Ni, CoNi, ...)로 유도될 수 있기 때문에 사용될 수 있다. 자기 반도체들(magnetic semiconductors) 같은 비금속 자기 물질도 가능하며, 예를 들면, GaMnAs (예: GaAs에 Mn을 첨가). 상기 자기 반도체 물체(magnetic semiconductor materials)은 주변보다 낮은 온도에서만 자기를 관찰할 수 있다.
자기 물질의 수직 이방성이 인터페이스에 유도될 때, 중심층의 두께 및/또는 외부 산화물층(outer oxide layer)의 산화 상태에 있어서 평면에 수직 자성을 얻을 가능성이 있다. 예를 들면, 산화 외부층의 증착 매개 변수들을 수정하거나 스택을 한 후 가열을 수행하는 것
예를 들면: 스택은 Pt 전도층(14) 두께는 3nm로 포함되어 있고, Co 중심층(13) 두께는 1nm이며, AlOx 레이어(12)는 AlOx 의 산화 상태를 보여준다. Co 레이어의 두께가 1.5nm와 같을 경우, 수직 자성층에 반하여 자성은 평면에 있다. 만약 스택이 진공에서 60분동안 300도에 가열 대상이면, Co 중앙층(13)의 자성은 평면에 수직이다.
두께는 Co 레이어를 위해 3nm보다 크고, 레이어(12)가 AlOx을 포함하면, 가열 또는 산화물 매개 변수의 관련 없는 평면이외에 자성을 얻을 수 없다. 그러나, 만약 유전체에서 레이어(12)를 MgOx로 포함하면, 3nm 보다 크거나 같은 중앙층의 두께에 대한 수직 자성을 얻을 수 있다.
다른 산화물들(AlOx, MgOx, SiOx)을 위한 자기 속성들에 코발트(cobalt)층 두께의 영향은 이재철(Jae Chul Lee)외 발표된 IEEE Transactions on Magnetics, Vol.　46, No.　6, June 2010의 "Domain patterns and magnetization reversal behaviors in oxide/Co/Pt films" 논문에 설명되어있다.
산화물의 효과 및 Pt/Co/AlOx의 3층 구조에서 자기 속성들에 가열 냉각은 B. Rodmacq외 발표된 Physical Review B 79 024423 (2009)의 "Influence of thermal annealing on the perpendicular magnetic anisotropy of Pt/Co/AlOx trilayers" 논문에 설명되어있다.
플라티늄(Platinum)/코발트/금속 산화물 3층 구조 스택에서 코발트층의 자기 속성들을 산화층의 산화물 상태의 영향은 A. Manchon외 발행된 Journal of Applied Physics 104, 043914 (2008)의 "Analysis of oxygen induced anisotropy crossover in Pt/Co/MOx trilayers" 논문에 설명되어있다.
두 비자기층들(12 및 14)은 전체 구조에 역전의 불균형을 창조하기 위해 다른 것이 필요하다. 바람직하게는, 두 다른 물질은 레이어들의 각각을 위해 선택된다. 예를 들면, 둘 중 하나의 유전체 및 다른 것을 위한 금속은 그들 각각의 금속을 선택할 수 있다. 구조가 트랙을 포함하고 스터드가 포함하지 않을 때만 레이어(12 및 14) 유전체를 갖는 것도 가능하다. 중앙층(13)에 직접 흐르기 위해 전류를 발생할 수 있다.
따라서, 두 레이어(12 및 14) 각각은 다음 물질로 포함될 수 있고, 레이어들의 조건이 다르도록 전체 스택(레이어 12, 13 및 14)은 수직 자성을 가짐: 유전체 산화물 (SiOx, AlOx, MgOx, TiOx, TaOx, HfOx, ...); 유전체 질화물 (SiNx, Bnx, ...); 비자기 금속 (Pt, Pd, Cu, Au, Bi, ...); 상기 금속들의 비자기 합금 및 선택적인 유기 반도체 화학물(optionally organic semiconductor compound) (예를 들면, GaAs, Si, Ge 또는 관련 grapheme, 필요한 경우, iridium 같은 금속인 성장 버퍼(growth buffer) )
비자기층의 하나 또는 다른 것은 전도성이 있을때, 즉, 금속 또는 합금을 포함하고, 두 외부층은 같은 구성을 가지면 안 된다.
레이어(12) 및 레이어(14)의 두께는 0.5nm 내지 200nm의 일반적인 두께, 더 자세하게는 0.5nm 내지 100nm 범위 내로 넓이 범위의 값을 선택할 수 있다. 레이어(12)가 절연층일 때, 언급되는 상한 제한에 도달하는 값은 손해가 없을 수 있다. 즉, 200nm, 메모리 지점이 터널 자기저항 신호의 방법으로 독출 할 때를 제외하며, 예를 들면, 도2a 및 도2b에 도시된 바와 같이 절연층에 자기층 및 전자를 추가한다. 이러한 상황 아래, 절연층의 두께는 바람직하게는 3nm보다 적게 선택된다.그러나 금속을 포함하는 레이어(12 및/또는 14)는 레이어들이 전형적으로 5nm보다 두껍지 않게 하고 일반적으로 10nm보다 두껍지 않게 하며, 평행에서 전도성 채널들(conductive channels)의 결과로 자기층을 통해 유효 전류 전달을 줄이고 과도하게 방지할 수 있다. 레이어(12)는 금속을 포함하고 메모리 지점일 때 거대 자기저항 신호(giant magnetoresistance signal)의 방법을 독출한다. 예를 들면, 자기층 및 전극을 추가한 금속층은 도2a 및 도2b에서 도시한다. 그 다음 전도층(12)의 두께는 일반적으로 10nm보다 적으며, 바람직하게는 5nm보다 적게 선택된다.
여러 레이어들은 알려진 기술로 증착될 수 있다: 증발(evaporation), 스퍼터링(sputtering), 전기화학 증착(electrochemical deposition), 화학 성장(chemical growth),….
레이어(14)는 일정한 형태를 생략할 수 있다. 자기층(13)은 절연 기판(insulating substrate)(15)에 직접 증착하고 비자기층(12)는 역 비대칭을 포함하기 위해 선택된다. 즉, 물질 중에 기판(15)은 포함하는 물질과는 다르다. 그럼에도 불구하고, 스터드들이 포함될 때 관찰을 하며, 레이어(14)는 전기적인 전도성 물질로 보여주고 포함되어야만 하며 구조화된 스터드들(도18a 및 도18b)의 중심층(13)에 전류를 주입할 수 있다. 아래와 같은 환경에서, 추가 두께의 조각(14')은 레이어(12)와 함께 결합에서 전도성도 있어야만 하고, 예상되는 역 비대칭은 Rashba 필드를 발생시키고 자기 중앙층(13)에 주입하기 위한 전류를 흐르도록 발생 시킨다.
역전을 위한 소자에서, 도1a 및 도1b 또는 장착된 스터드 또는 구조화된 트랙(도1c 내지 도1f)에 도시한 트랙은 도1에 도시된 축(11)을 따라 전도층(14)에 전류를 주입하기 위한 전도성 전극을 방식으로 연결하여, 자기 중앙층(13)에 전류를 주입할 수 있다. 자기장은 전류 주입 축(11)의 선형 구조(17)에 적용된다. 전류는 화살표 방향 I + 또는 화살표 역 방향 I -의 축(11)에 따라 적용될 수 있다. 유사하게, 자기장은 화살표 방향 H + 또는 화살표 역 방향 H -의 축(17)에 따라 적용될 수 있다.
전류 및 자기장 쌍(pair)방향은 자성 방향에 안정적이다.
예를 들면, 쌍 I +, H +은 도1a 내지 도1f에 도시되며 상승 자성 구성(upward magnetization configuration)을 안정화 한다.
구성에서 시작되는 소자의 자성은 균일하게 위쪽으로 자기화된다. 전기 전류 방향 I + 의 유지 및 적용된 자기장 방향 H - 의 변화하는 동안 역전할 수 있다.
또 하나의 해결책은 자기 방향 H + 의 유지 및 전기 전류 방향 I - 의 변화이다.상기 해결책은 정적 자기장을 사용할 수 있기 때문에 선호된다(is preferred). 예를 들면, 소비되는 에너지를 피하기 위해 영구자석들(permanent magnets)로 발생된다.
적용된 자기장의 방향에 작용하여 하강하는 자성은 역전하기 위해 가능하고, 따라서 쌍(I +, H -)로 이어지거나, 적용된 전류의 방향에 작용하여, 쌍(I -, H +)으로 상승을 주며, 상기에서 언급된 쌍(I -, H +)이 선호된다. 자성이 역전되면, 심지어 주입되는 전류의 부재 및 정적 자기장의 존재 또는 부재에 안정화된다.
전류 방향 및 자성 방향 모두 변경하면 자성 위쪽으로 안정화되며 쌍(I -, H +)로 이어진다.
일반적으로, 외부 자기장(outer field)는 전류 축(current axis)에 정확히 평행일 필요가 없다는 것이 관찰된다. 평면에서 외부 자기장을 가지는 것이 충분하고 자성은 수직이며, 외부 자기장은 전류에서 0이 아닌 평행 소자(non-zero component parallel)를 갖는다. 역전은 적용된 자기장 및 전류 사이에 최대 60도의 각이 관찰된다.
레이어(14)에서 주입된 전류의 밀도를 위한 일반적인 값은 104　A/cm2 내지 109　A/cm2 의 범위 내이고, 그들이 바람직하게는 105　A/cm2 내지 108　A/cm2 의 범위 내이다.
전류 축에 따라 적용된 자기장 소자를 위한 일반적인 값은 20　Oe 내지 10　kOe의 범위로, 즉, 0.0002　T 내지 1　T의 범위 내이다. 바람직하게는, 값이 50　Oe (0.005　T) 내지 8000　Oe (0.8　T)의 범위 내인 것을 선택한다. 이것은 바라지 않는 역전들(undesired reversals)이 발생하기 때문에 두 자성 방향을 분리하는 에너지 장벽(energy barrier)에 과도한 감소를 유도하지 않도록 최대한 낮은 값을 유지해야 한다.
상기 목적을 위해, 적용된 자기장의 값은 자기층의 유효 이방성 자기장(effective anisotropy field) 보다 훨씬 적게 선택된다.
예를 들면, Pt 레이어(14) 및 MgO 레이어(12) 사이의 Co 중앙층은 0.8　T (8000　Oe)의 유효 이방성 자기장을 포함하고, 문제 없이 0.008　T (800　Oe) 자기장에 적용될 수 있다.
실제로 적용된 자기장의 값은 유효 이방성 자기장 값의 1/3 내지 1/10의 범위 내인 걸 선택할 수 있고, 더 바람직하게는 1/4 내지 1/10의 범위의 값일 수 있다.
자기장은 여러 방법들로 적용될 수 있고, 예를 들면, 전체 장치에 비해 전체 자기장를 발생할 하나 또는 더 많은 코일들(coils)에 흐르는 전류를 사용하는 간단한 방식; 또는 자기장에 의해 유도 역전 MRAM 메모리에 사용되는 종류의 전류 전달하는 트랙의 방법들; 또는 선호 방식으로는, 영구 자석들에 역전되는 적어도 하나의 스터드 근처에 위치한다. 상기 해결책은 자기장을 발생하기 위해 어떤 에너지 소비의 증가를 주지 않는 주요 장점을 가진다. 영구 자석들은 자기 증착(magnetic deposit) 구조로 얻을 수 있고, 기능적인 장치에 상기 역 기술을 통합하여 쉽게 만들 수 있다.
전체 구조를 통해 필드가 발생하기 위해 스터드들의 세트 밖에 있는 하나 또는 더 많은 영구 자석들을 구현하는 것도 가능하다.
도 2a 및 도2b는 기록가능 메모리 소자 MRAM에 사용 가능한 스택의 예를 도시한다.
도면 부호(53)은 상기 설명된 전기적인 절연 기판(electrically insulating substrate)(55)에서 스택을 만들기 위해 두 다른 비자기 물질(52 및 54)을 사이에 끼어 있는 자기 중앙층으로 지정한다.
도면 부호(57)은 적용 외부 자기장의 방향으로 지정한다.
독출 목적에서, 자기 물질의 레이어(58) 및 상단 전극(top electrode)(59)은 하나 또는 더 많은 전도층들(자기 또는 비자기일 수 있음)을 포함할 수 있고 스택 위에 위치된다.
레이어(58)의 기능은 레이어(53)의 자성 방향(56)(자기저항 신호)에 따라서 다른 전기적 저항 값을 도시하기 위해 구조(53, 52 및 58)일 수 있다. 그것은 독출 전용을 포함하고 레이어(53)의 자성에 조작에 영향을 주지 않는다.
다른 말로 말하면, 기록 및 독출은 독립적으로 정의되며 별도로 최적화할 수 있다.
전극(59)은 하나의 레이어를 포함할 수 있거나 종래의 방식으로 서로 다른 기능 레이어들의 스택을 포함할 수 있다. 예를 들면, 이것들이 포함될 수 있다:
·필드들을 제한하는 합성 반강자성(synthetic antiferromagnetism)을 정의하는 스택은 레이어(53)을 조작할 수 있게 방출하고, 예를 들면, 비자기 금속 물질의 매우 질 높은 레이어인 강자성 층(ferromagnetic layer)(58)로부터 분리된 강자성 레이어를 포함하는 스택은 가능하면 서로 가까운 두 강자성 층의 자성의 값이 일반적으로 루테늄(Ru)의 0.3nm이며, 그들 사이의 반강자성 결합(antiferromagnetic coupling)은 전체 필드에서 루테늄 레이어 결과의 존재 때문에 0 또는 거의 0인 레이어(53)에 3개의 레이어들로 방출;
·그렇지 않으면, 반강자성 자기 물질(antiferromagnetic magnetic material)은 이른바 "도면 부호" 레이어(58)에 안정을 줄 수 있는 만큼 레이어(58)과의 교환에 의한 결합;
·그렇지 않으면, 전기적 접점을 만들기 위한 전기 비자기 전도성 물질들;
·또는 다양한 가능성을 실제로 결합, 예를 들면, 강자성 물질(ferromagnetic material)에 인접한 반강자성 물질(antiferromagnetic material)은 두 물질들 사이에 결합에 의한 자성을 안정화하기 위해서이고, 강자성 물질은 일반적으로 Ru의 0.3nm인 질 높은 금속층인 레이어(58)에서 분리되며, 두 강자성 레이어 사이에 자기 결합은 반강자성이다. 마지막으로, 제1 자기 물질은 하나 또는 더 많은 비자기 전도층들을 덮고 있고, 예를 들면 Ta의 5nm는 Ru의 7nm을 덮고 있다. 이런 결합의 B. Dieny외 의해 설명된 대로 스핀 전송 토크(STT) 역전에 사용되는 자기 스택들에서 예를 들어 볼 수 있다. Int. J. Nanotechnology, Vol.　7, 591 (2010).
두 가지 주요 구성들은 레이어(52)의 특성에 따라 구별할 수 있다: 만약 그것이 비자기 금속이면, 구조(53,52 및 58)은 스핀-밸브 유형이고, 레이어(52)는 유전체이며, 그 다음에는 구조(53,52 및 58)은 자기 터널 접합 유형이다. 자기저항 신호가 이러한 구조들에 대해 훨씬 더 강력하기 때문에, 이것들이 선호되는 구조이다. 마찬가지로, 자기저항 신호는 더 최적화하기 위해, 두 구성에서 선형 순서, 즉 레이어(53)의 평행 또는 역 평행이 되도록 레이어(58)의 자성에 대해 선호된다.
도2a 및 도2b, A, B 및 C 은 세가지 전기 접촉 터미널들 (electrical connection terminals)을 가리킨다. 기록 단계에서, 전류는 터미널 A 및 B 사이에 주입된다(또는 동일한 방식, 전압은 전류가 흐를 수 있도록 터미널들 사이에 적용된다). 전류는 자기층(53)을 통하여 흐르고 상기 레이어에서 그것은 영역 자성(local magnetization)(상기 언급된 Miron외 논문) 에 작용하는 Rashba 필드 및 s-d 교환 상호작용 때문에 유효 자기장이 발생시킨다. 유효 필드(effective field) Heff 는 스핀-궤도 필드(spin-orbit field) 또는 유효 필드 Heff 같은 동일한 방식으로 지칭한다. 적용 외부 필드와 함께 스핀-궤도 필드는 자성을 조작하는 것이 본 발명에 따라 가능하다. 레이어(52)는 유전체 물질로 구성될 때, 측면 주입 전류는 상기 레이어를 통해서 흐리지 않고 그것에 손상을 주지 않는다. 저장된 정보에서 일반적으로 레이어(53)에 자성 방향은 터미널 C 및 B 사이에서 (또는 동일한 방식, 터미널 C 및 A) 전류의 낮은 값을 주입하여 터미널들 사이에 전압을 측정하여 터널 접합 유형 구조 및 스핀 터널 유형 구조 둘 다 독출할 수 있다(예를 들면, 터널 접합을 위한 몇 ㎂ 내지 몇 수십 ㎂의 주입); 그렇지 않으면, 터미널 B 및 C(또한 터미널 C 및 A 사이의 동일한 방식) 사이에 일정한 전압을 적용하고, 두 경우 모두에 해당 터미널들 사이의 저항을 측정할 수 있도록 이러한 터미널들 사이에 흐르는 전류를 측정한다. 저항은 자성의 방향(56)은 참조 레이어(58)의 평행 또는 역 평행인지에 따라 두 개의 서로 다른 값을 가진다. 독출 전류(read current)가 낮은 값을 가지면 터널 장벽(레이어(52)가 유전체일 때)은 손실이 없다.
상기 언급한 바와 같이, 적용된 자기장은 레이어(54 및 53)을 통해 전류 흐름의 방향으로 얻어지는 자성의 역전과 함께 일정한 방향을 보존(conserve)할 수 있다.해결책은 쉽게 통합되어 있기 때문에 전기의 추가 소비를 포함하지 않는 것을 선호한다.
그렇지 않으면, 자성은 전류가 주입되는 방향을 보존하는 동안, 적용된 자기장의 방향을 역전하여 자연스럽게 역전 될 수 있다.
메모리 구조들의 예들은 도3b 및 도3d에서 통합 영구 자석을 구현하는 도3a 내지 도3d을 참조하여 아래에 설명하고 있다.
도3a 내지 도3d은 제1 구성에서 메모리 구조의 4가지 구현을 도시하고 있고, 도2a 및 도2b에서는 구조를 구현하는 것을 도시한다..
자기 물질의 레이어(70)은 터널 접합(또는 스핀-밸브)에 레이어(70)의 자성을 독출하기 위해 전도층(72) 및 도2a 및 도2b의 레이어(52, 58 및 59)를 포함하는 스택(71) 사이에 끼어 있다.
독출 라인(74)은 주어진 라인(given line)에 메모리 지점의 지점(C) 파워를 도와줄 수 있다. 추가 두께(72')의 영역과 동일한 영역(54')도 존재한다.
정적 자기장 방향(static magnetic field of direction)(76)은 전도층(72)를 통하여 전류가 흐르는 방향에 평행하게 적용된다.
정적 자기장은 각각의 스택에 의해 하나 또는 더 많은 영구 자석들, 그렇지 않으면 각각의 스택들(세가지를 도시함)로 포함되는 각 스터드에 전체 메모리를 적용할 수 있고, 예를 들면, 영구 자석들(75a 및 75b)의 방법은 각 스터드와 함께 레지스터(register)에 위치된다.
예를 들면, 금속 산화 반도체(metal-oxide-semiconductor)(MOS) 유형인 두 트랜지스터(73a 및 73b)은 일정한 전위를 주는 다른 쪽 끝(78)(도3c 및 3d)과 함께 전도층(72)(도3a 및 3b) 그렇지 않으면 사용된 하나의 트랜지스터(73a)를 통하여 하나의 방향 및 역 방향으로 전류가 적용하기 위해 구현할 수 있다.
레이어(72)는 전류 전달 트랙(current delivery track)의 형태로 포함되어있다. 그것은 레이어(72)에 위치한 다른 전도성 물질의 레이어를 포함할 수 있다.
주어진 메모리 지점(given memory point)에서, 기록 전류는 두 다른 방식들로 주입할 수 있다.
제1 방식, 두 트랜지스터(73a 및 73b)은 스위치들 같이 동작하여 사용될 수 있고, 자유 터미널들(free terminals)은 그들 중 하나의 접지 및 다른 것들을 위한 전압 Vdd 에 연결되고, 전압 Vdd 는 트랜지스터들(73a 및 73b) 중 하나가 전압 Vdd 에 연결됨에 따라 한 방향 또는 다른 방향으로 흐르기 위해 선택된 값의 전류를 발생하는 것과 같이 선택되는 것이 포함된다.
제2 방식, 하나의 트랜지스터(73a)는 일정한 전압에서 (78)에 연결된 스택(72)의 다른 쪽 끝과 함께 사용된다.
대칭 작동
트랜지스터에 연결된 트랙은 (78)에 트랙(72)의 끝에 연결된 다른 트랙이 접지(또는 Vdd)에 연결되는 동안 전위 Vdd (또는 접지)와 연결된다. 상기 구성은 다음과 같은 구성보다 더 큰 전류가 발생할 수 있다.
비대칭 작동
(78)에서 트랙(72)의 끝에 연결한 트랙은 중간 전위(intermediate potential)를 연결되고, 예를 들면, Vdd/2인 동안 트랜지스터(73a)에 연결된 트랙은 원하는 전류 방향에 따라 전위 Vdd 또는 접지에 각각 연결된다. 상기 구성은 생성할 적은 전류를 발생할 수 있다. 본 발명의 구성에서, 전류는 종래 기술에 사용되는 영역보다 훨씬 작은 영역에 전달할 수 있고 전류는 장치 작동(device operate)을 하는데 충분하다. 상기 실시예에서, 동작은 더 적은 전기를 소비한다.
제2 구성(도4a 내지 도4f)에서, 자기층의 자성 방향(26)이 상기 평면에 위치하고 주입된 전류 방향에 평행하며, 예를 들면, 일정한 자기장은 자성 방향(26) 및 스핀-궤도 자기장(유효 자기장) 방향도 수직으로 적용된다.
적용된 자기장은 자기장 Heff 의 방향에 정확히 수직일 필요는 없지만, 0이 아닌 소자를 가져야만 하고, 적용된 자기장의 "유용한" 소자로 통칭하며, Heff (또는 스핀-궤도 필드) 및 자성 방향(26)에 수직 방향으로 연장된다. 적용된 자기장 및 상기 필드의 유용한 소자 사이의 각도는 최대 60도까지 될 수 있다.
도1a 내지 도1f에서, 세가지 형태들 즉, 트랙(도4a 및 도4b)의 형태 및 스터드 형태를 보여주며, 스터드(도4c 및 4d) 아니면 언급된 영역(raised region)(24')(도4e 및 4f)을 따라 동작하는 전도성 트랙(24)은 전기적인 전도성(일반적으로 금속임)이 있고, 트랙(24)와 같은 물질로 만들어질 필요는 없고, 그것이 추가 두께(24')인 경우 비자기 외부층의 역할을 하고, 그것은 역 비대칭을 얻기 위한 스택에 작동되는 물질이다. 레이어(24)의 금속 물질은 어떤 물질일 수 있다.
모양 각각에 대해, (21)은 주입된 전류의 방향을 설명하고 (27)은 외부 자기장의 유용한 소자의 방향을 설명한 것이 적용된다(방향에 관한 상기 발언에 준수함). 상기 방향은 레이어(23 및 24)의 평면 및 레이어(23)의 자성 방향(26) 및 주입된 전류의 방향(21)에 수직이다.
자성 물질의 얇은 층(thin layer)(23)은 다른 비자기 물질의 두 층에 끼어있다. 즉, 레이어(22)는 위쪽에 위치하고 레이어(24)는 아래쪽에 위치하며 전류는 얇은 층으로 주입된다.
일반적인 스택은 전기적인 절연 기판(electrically insulating substrate)(25)을 포함하고, 예를 들면, 유전체 산화물(예: SiOx, AlOx, MgOx) 또는 실리콘 질화물(silicon nitride) 예를 들면, SiNx 은 스택 형태 구조(stack-forming structure)로 증착된다. 자기 물질(또는 자기 물질의 결합 또는 자기층(23))의 질 좋은 레이어, 예를 들면, 코발트의 3nm 얇은 층은 비자기 물질의 두 레이어(22 및 24) 사이에 끼어있다. 예를 들면, 유전체 레이어(22) 및 전기적인 전도성 물질의 레이어(24)은 일반적으로 금속(예: 플라티늄)이다. 레이어(22 및 24)는 서로 다른 금속일 수 있다. 자기층(23)의 자성은 트랙(26)의 축을 따라 지향하는 평면에 포함 된다. 전류는 자성 방향에서 평행한 방향(21)으로 주입되고, 외부 자기장은 인터페이스의 평면에서 수직인 방향(27)에 유용한 소자와 함께 자성에 수직인 평면에 적용된다.
비자기 물질(22) 및 자기 물질(23)을 포함하는 스터드(28a 또는 28b)(도4c 내지 도4f)는 스터드에 포함되는 자성을 역전하기 위해 전도성 트랙(24)에 포함될 수 있다. 스터드 28b(도4e 및 도4f)는 비자기 물질(24)의 두께의 일부(24')에 포함될 수 있다. 스터드(28a 또는 28b)는 어떤 형태로든 있을 수 있다: 정사각형, 직사각형, 디스크 모양, 타원형 또는 변형할 때, 실제로 상기 형태의 중 하나, 원칙은 자성이 트랙을 따라 이동하는 것이다. 이러한 목적을 위해, 트랙의 축에 주요 평행 축과 함께 타원형 형태를 가지고 있는 것을 선호한다.
상기 설명한 바와 같이, 포함된 일부(24')는 전기적인 트랙(24)의 물질 및 레이어(22)의 물질로부터 다른 전도성 물질로 만들어 질 수 있다.
기판(25)의 물질은 제1 구성에 사용되는 동일한 물질로부터 선택될 수 있다.
레이어(13)과 달리, 자기층(23)은 주입된 전류 및 영역 자성이 무시해도 될 정도가 아니게 동작하기 때문에 유효 자기장 Heff 은 충분히 질 좋은 두께 평면 자성을 보여줄 필요가 있다.
레이어(22 및 24)는 비자기 및 전도성이 있을 때, 평면 이내에 자기 이방성 같은 두께인 레이어(23)을 포함하기를 원한다. 상기 두께는 레이어(22 및 24)와 아주 동일한 두 레이어(12 및 14)(도1a 내지 도1f)로 둘러싸인 레이어(13)보다 일반적으로 더 크다. 두 레이어들 중 하나가 일반적인 레이어(22)일 때, 일반적으로 AlOx, MgOx, TiOx, TaOx,..., 같은 산화물인 전기 절연 물질로 만들어지고, 그것은 동시에 자기층의 두께를 증가 시키거나 산화층의 산화 상태를 변경할 수 있으며, 예를 들면, 상기 레이어가 증착하는 동안 진공에서 가열에 의해 증착될 수 있다. 이러한 처리의 예는 B.　Rodmacq외 및 A.　Manchon외 의 상기에서 언급한 간행물에서 찾을 수 있다.
따라서, 자기층의 두께는 특정한 상황에서, 산화물 및/또는 가열 매개 변수들의 함수로, 상기 설명된 제1 구성에 사용된 것과 동일할 수 있다. 자성은 현재 설명된 구성에서 제1 구성 및 평면에 수직이다. 제2 구성에 대한 두께는 일반적으로 5nm를 초과하지 않고, 바람직하게는 3nm보다 현재 평면 자성의 모든 자기 물질들(Co, Fe, CoFe, NiFe, CoNi, ...)은 사용될 수 있다. 그것은 제조 조건들에 따른 (Ga, Mn)As 같은 자기 반도체 예를 들면 비금속 자기 물질를 사용할 수 있다.
(Ga, Mn)As 관한 설명 예제로, GaAS(100)은 평면 이방성 때문에 Mn과 도핑한 후 압축력(compressive stress)으로 GaAs (100)에 성장하는 것을 얻고, 그렇지만 GaInAs이 성장할 때는 압력이 다르며, 자기 이방성은 평면에 수직으로부터 발생된다. 이와 같은 예는 Kh.　Khazen, H.J.　Von　Bardeleben, M.　Cubukcu, J.L.　Cantin, V.　Novak, K.　Olejnik, M.　Cukr, L.　Thevenard, A.　Lemaie, Phys. Rev. B　78　195210 (2008)의 "Anisotropic magnetization relaxation in ferromagnetic Ga1 - xMnxAs thin films" 또는 A.H.　MacDonald, P.　Schiffer, N.　Samarth, Nature Materials 4, 195-202 (2005), doi/10.1038/nmat1325의 "Ferromagnetic semiconductors: moving beyond (Ga,Mn)As"에서 찾아 볼 수 있다.
·제1 구성에 레이어(12 및 14)에 대해 모든 언급은 비자기층(22 및 24)를 제외한 유효 기간을 남고, 수직 자성을 가지는 모든 스택(레이어(12,13 및 14))에 도입된 제한은 현재 제한으로 대체하며, 스택은 평면 자성을 갖는다.
레이어(24)의 누락
레이어(14)에 명시된 모든 것은 적용될 수 있다.
레이어의 역전
마찬가지로, 제1 구성에 자성의 역전에 대한 모든 언급은 상기 설명된 자성 방향 및 적용 외부층 방향에 고려하여 여기에 동일하게 복제될 수 있다. 동일한 것은 자기장 값, 전류 밀도 및 어떻게 자기장을 적용하는 지를 적용한다.
평면 자성에서 이방성 필드는 4Ms의 순서이고 Ms은 포화된 자성이다, 즉, Co의 약 1.5　T이다. 적용된 자기장의 값은 유효 이방성 필드 값의 1/3 내지 1/10 범위 이내고 바람직하게는 1/4 내지 1/10 범위 내이다. 적용된 자기장의 값은 이방성 필드가 일반적으로 크기 때문에 제1 구성보다 클 수 있다.
도5a 및 도5b는 MRAM 자기 메모리 소자 또는 논리 소자에 사용하기에 적합한 스택은 기록 및 독출하기 모두 적합하다.
얇은 자기 물질(63)은 서로 다른 비자기 물질의 두 레이어(62 및 64) 사이에 끼어 있는 상기 평면에 평행 방향(66)에 자성을 보여주고, 절연 기판에 전도성 트랙을 포함하는 물질(64) 및 가능한 추가 두께 영역(64')을 갖는 것을 보여준다. 외부 자기장은 스택 레이어 사이에 인터페이스의 평면에 수직인 방향(67)을 따라 적용된다. 상기 스택에서, 자기 물질 레이어(68)은 연속으로 위에 겹쳐지고, 전도성 물질들의 하나 또는 더 많은 레이어들을 보여주는 상단 전극(69)은 도4c 내지 도4f를 참조하여 설명한 스택과 같은 제1 구성에서 선택적으로 자기를 선택할 수 있다. A, B 및 C는 트랙(64)(접촉 A 및 B)의 끝 및 상단 전극 69(접촉 C)에 각각 전기적인 접촉을 만드는 것을 도시한다.
도5b은 자기장 방향(67)에서 발생할 수 있는 스터드의 통합된 영구 자성 자석(60a 및 60b)을 보여준다. (C)에서 만들어질 수 있는 접촉을 가능하게 하기 위해, 영구 자석(69b)는 전도성 물질로 만들어질 수 있다.
도6a 내지 도6d는 네 가지 다른 실시예인 도5a 내지 5b를 참조하면 설명된 구조를 구현하는 메모리 구조를 보여준다.
그들의 각각에서, 자기층(80)은 전류 피드 층(current feed layer)(82 및 82') 및 제1 구성에서 도5a 및 도5b에 정의된 레이어들(62, 68 및 69)를 가지는 스택(81) 사이에 끼어있고, 터널 메모리 스택 레이어(62)는 레이어(80)의 자성 상태를 독출하기 위해 유전체(또는 스핀-밸브 유형 스택 레이어(62)은 비자기 금속이다)이다.
도6a에서, 전류는 두 트랜지스터(83a 및 83b)의 컨트롤 아래 트랙(82)에 주입한다.
두 터널 접합 유형 구조 및 스핀-밸브 유형 구조에서, 저장된 정보는 일반적으로 레이어(80)의 자성 방향이 터미널C(라인 84) 및 B(또는 터미널 C 및 A 사이에 동일한 방식) 사이에서 낮은 값의 독출 전류(예를 들면, 터널 접합을 위한 몇 ㎂ 내지 몇 수십 ㎂)를 주입하여 독출하고, 상기 터미널들 사이의 전압을 측정하거나 아니면 터미널 C 및 B(또는 터미널C 및 A 사이에 동일한 방식) 사이의 일정한 전압을 적용하고 상기 터미널 사이에 흐르는 전류를 측정하며, 항상 문제의 터미널들 사이의 저항을 측정할 수 있다. 저항은 참조 레이어(68)의 자성 방향에 평행 또는 역 평행인 레이어(80)의 자성 방향(66)에 따라 두 서로 다른 값을 가진다. 독출 전류는 터널 장벽(레이어(62)는 유전체일 때)에 손상되지 않도록 낮은 값을 가진다.
영구 자석(85a 및 85b)는 예를 들면, 레이어(80)의 평면에서 수직 방향(86)에 정적 필드를 적용하는 것 같이 트랙(82) 아래 및 스택(81) 위에 각각의 구조에 통합할 수 있다. 영구 자석(85a)에 포함되는 물질은 독출을 방해하는 것을 막는 전도성이 필요하다.
도6c 및 6d는 오직 하나의 독출 트랜지스터(read transistor)를 사용하는 사실에 의해 각각 도6a 및 도6b와 다르고, 전류 피드 라인(82)의 다른 쪽 끝(88)(지점 B)은 일정한 전위에 연결된다.
운전 회로(driving circuit)는 기록 및/또는 독출 작동 관리를 위한 모든 경우에 사용될 수 있다.
레이어(80)의 자성은 정적 자기장 방향(86)의 존재에서 한 방향 또는 다른 방향으로 하단 전위(82)을 따라서 전송되는 전류가 역전된다. 스택(82, 80, 81)의 외부층은 추가 두께(82')의 전도성 영역과 가능하면 함께 전류 피드 트랙(current feed track)(82)의 형태로 포함된다. 상기 설명된 예와 같이, 추가 두께의 부분(82')은 트랙(82) 또는 다른 물질 같은 동일한 전도성 물질로 만들어질 수 있다.
주어진 메모리 지점에서, 전류는 두 방법에서 기록를 하기 위해 주입될 수 있다.
제 1 방식에서, 두 트랜지스터(83a 및 83b)은 스위치들 같이 작동하여 사용되고, 상기 자유 터미널들은 그들 중 하나의 접지 및 다른 것들의 전압 Vdd 에 연결되며, 전압 Vdd 은 하나의 방향에 흐르는 선택적 값 또는 전압 Vdd에 연결된 트랜지스터(83a 또는83b)의 하나에 의지되는 다른 것의 전류를 발생하는 것을 선택할 수 있다.
제2 방법은, 하나의 트랜지스터(83a)는 일정 전압으로 (88)에 연결된 트랙(82)의 다른 쪽 끝과 함께 사용될 수 있다.
대칭 작동
트랜지스터에 연결된 트랙은 (88)에 트랙(82)의 끝 부분이 연결된 다른 트랙이 접지(또는 Vdd)에 연결되는 동안 전위 Vdd (또는 접지 전위)를 증가된다. 이 구성은 다음과 같은 구성에서 보다 더 많은 전류를 발생할 수 있다.
비대칭 작동
(88)에 트랙(82)의 끝 부분에 연결된 트랙은 중간 전위에 연결되고, 예를 들면, Vdd/2은 트랜지스터(83a)에 연결된 트랙이 전류가 원하는 방향에 따라 각각 전위 Vdd 또는 접지에 연결된다. 상기 구성은 적은 전류를 발생할 수 있다. 본 발명의 구성에서, 장치가 동작하기 위한 충분한 전류는 종래 기술에서 사용된 영역보다 훨씬 작은 영역에 전송될 수 있다. 상기 실시예에서, 절약은 작동하는 에너지 소비의 측면에서 이루어질 수 있다.
도 7는 2 차원 메모리 소자 배열을, 예를 들어서, 터널 접합을 갖는, 형성하기 위한 통합 전기도의 실시예를 도시한 도면이다. 적용된 자기장을 위한 장치는 단순하게 하기 위해 표시하지 않았다.
일 방향에서, 2차원 배열를 형성하면서 트랜지스터(1131, 1132, 1133, 113'1, 113'2, 113'3, 1131'', 113'' 2 등 ...) 및 복합 비트 라인들(1121, 1122, 1123, ...)에 연결된 비트 라인들 또는 디지털 라인(1111, 1112, 1113, ... 등)들이 있다.
수직 방향에서, 단어 라인을 형성하는 트랜지스터(1131, 1132, 1133, 113'1, 113'2, 113'3, 113''1, 113''2, ... 등) 게이트들(gates)의 제어 트랙들(control track)(110, 110 ', 110'', ...)이 있다.
벤치 마크(1141, 1142, 1143, 1141', 1142', 1143', 등 ...)은 터널 접합(또는 스핀-밸브)를 포함하는 본 발명에 따른 스택을 개략적으로 지정한다. 터널 접합 또는 스핀-밸브는 기록 단계 동안에 레이어의 면에 수직한 전류에 의해 교차되지 않고, 읽기 단계 동안에 레이어의 면에 수직한 전류에 의해 교차된다.
특성 포인트들인 A, B 및 C가 보고 된다. 그것들은 도 2a 및 도 2b, 3c, 3d(단일 트랜지스터와 함께 장착함)에 도시된 것들과 연관된다.
포인트 A 는 트랜지스터(1131, 1132, 1133, 113'1, 113'2, 등....)의 소스에 연결된다.
포인트 B는 복합 비트 라인(1121, 1122, 1123, ... 등)에 연결되고, 포인트 C는 바이어스 라인(115, 115', 등 ....)에 연결된다. 트랜지스터(1131, 1132, 1133, 113'1, 113'2, ...)의 드레인(drains) D는 비트 라인(1111, 1112, 1113, ...등)에 연결된다.
스택(1141, 1142, ... 등)의 바닥은 그의 자화가 기록 전류에 의해 변경되는 레이어이다.
모든 경우에서 트랜지스터의 소스와 드레인을 교체할 수 있는 소스는 다음 비트라인(1111, 1112 ,등) 및 포인트 A의 드레인에 연결할 수 있다.
메모리 포인트, 예를 들어 (1141)의 기록 단계에서, 자성의 방향이 원하는 것에 따라, 비트 라인(1111) 및 상기 메모리 포인트와 연결된 복합 비트 라인(1121)은기록 전류의 생성을 허용하기 위해서 전술된 균형 잡힌 작업의 경우에서 전압 Vdd (또는 접지) 및 접지(또는 전위 Vdd )로 이동되어 진다. 다른 메모리 포인트와 관련된 다른 비트 라인(1112 등 ...) 및 복합 비트 라인(1122 ... 등)은 운영 중지 상태이다. 관련 단어 라인(110)은 트랜지스터 (1131)(이전에 언급된 도면의 트랜지스터 73a 또는 83a에 해당)의 폐쇄를 제어하고,트랜지스터(1131)을 통해 기록 전류의 흐름을 허여하기 위해 필요한 전위로 이동되어 진다.
따라서, 기록 전류는 포인트 A 및 B를 통해서 통과한다. 이러한 소자만을 기록하기 위해서, 다른 워드 라인(110 ', 110'등)은 트랜지스터를 여는 전위로 이동되어 진다. 어떤 기록 전류도 그것의 레이어의 평면에 수직한 터널 접합 또는 스핀-밸브 타입의 스택을 교차하지 않고, 그것은 그것을 손상시키는 것을 감수할 것이다. 이를 위해, 스택의 포인트 C에 연결된 바이어스 라인(115, 115 '등 ...)이 기록 단계에서 운영 중지(또는 개방) 된다.
독출 단계에서, 예를 들어서 메모리 위치 (1141)의 "복합 비트 라인(conjugated bit line)" 상기 메모리와 관련된 (1121)이 열리고, 다른 복합 비트 라인 "1122, 등..."을 통해 순환할 수 있는 전류를 방지합니다. 메모리 소자과 관련된 바이어스 라인(115)은 모든 다른 양극화 라인(115' 등...)이 연결이 끊어졌을 동안 터널 접합 또는 스핀-밸브에서 (약한)독출 전류의 흐름을 허용하는 가능성을 가지고 있다. 워드 라인(word line)과 관련된 (110)은 트랜지스터(1131)를 닫을 수 있는 가능성을 가지고 전류는 포인트(C 및 A) 사이의 터널 접합 또는 스핀-밸브를 통해서 통과할 수 있다. 상기 터널 접합 또는 상기 스핀-밸브를 독출만 하기 위해서, 다른 워드 라인(110' 등...)은 트랜지스터들에서 열리는 전위를 가져온다. 터널 접합의 경우, 독출은 다음 예를 수행할 수 있다. 종래 기술에 따르면, 비교하여, 참조 전류에서 연결을 통해 전류 흐름을 증폭하는 수단이다. 스택의 평면에 수직으로 흐르는 상기 낮은 전류 밀도의 독출 전류는 상기 독출 단계 동안 연결을 기록할 수 있지 않다. 절차는 스핀-밸브의 경우와 동일하다.
12, 52, 71, 22, 62: 제1 외부층
13, 53, 70, 23, 63, 80: 중앙층
14, 54, 72, 24, 64, 82: 제2 외부층
15, 55: 기판
16, 56: 자성 방향

Claims (24)

  1. 기록 자기층을 보여주는 레이어들의 스택을 포함하는 기록가능 자기 소자에 있어서,
    상기 스택은 상기 기록 자기층, 즉 중앙층의 평면에 평행 또는 수직인 자성의 방향을 보여주는 적어도 하나의 자기물질인 중앙층(13, 53, 70,23, 63, 80)을 포함하고,
    상기 중앙층은 비자기 물질인 제1 및 제2 외부층(12, 52, 71, 22, 62; 14, 54, 72, 24, 64, 82) 사이에 끼어있으며,
    상기 제1 외부층(12, 52, 71, 22, 62)은 제1 비자기 물질를 포함하고,
    상기 제2 외부층(14, 54, 72, 24, 64, 82)은 상기 제1 비자기 물질과 다른 제2 비자기 물질을 포함하며, 적어도 상기 제2 비자기 물질은 전기적인 전도성이 있고,
    상기 기록가능 자기 소자는,
    일측에, 상기 제2 외부층과 상기 중앙층을 통해, 가능하게 상기 후자가 전도성이 있는 경우에만 상기 외부층을 통해서, 기록 전류가 흐르도록 하기 위한 장치를 포함하고, 상기 기록 전류는 상기 중앙층의 평면에 평행한 전루 흐름 방향에서 순환하고,
    타측에, 상기 중앙층(13, 53, 70, 23, 63, 80)의 평면 및 상기 전류 흐름 방향에 평행 또는 수직인 자기장 방향에 따라 구성요소를 갖는 자기장을 적용하는 장치를 포함하고,
    상기 자성 방향과 상기 자기장 방향은 서로 수직인 것을 특징으로 하는 기록가능 자기 소자.
  2. 청구항 제1항에 있어서,
    상기 자기장은 상기 중앙층의 평면 및 상기 전류 흐름 방향에 평행 또는 수직 인 것을 특징으로 하는 기록가능 자기 소자
  3. 청구항 제1항 또는 제2항에 있어서,
    상기 자기장 방향은 상기 전류 흐름 방향에 평행이고,
    상기 자성은 상기 자기 중앙층(13, 53, 70)의 평면에 수직인 점을 특징으로 하는 기록가능 자기 소자
  4. 청구항 제3항에 있어서,
    상기 중앙층(13, 53, 70)은 0.1nm에서 5nm의 범위 내에 있는 두께를 가지며,
    바람직하게는 2nm보다 적거나 같은 것을 특징으로 하는 기록가능 자기 소자.
  5. 청구항 제 1항 또는 제 2항에 있어서,
    상기 자성 방향은 상기 전류 흐름 방향에 평행이고,
    상기 자기장 방향은 상기 자기 중앙층(23, 63, 80)의 평면에 수직인 것을 특징으로 하는 기록가능 자기 소자.
  6. 청구항 제5항에 있어서,
    상기 중앙층(23, 63, 80)은 0.1nm에서 5nm의 범위 내에 있는 두께를 가지며,
    바람직하게는 3nm 보다 적거나 같은 것을 특징으로 하는 기록가능 자기 소자.
  7. 청구항 제3항 또는 제4항에 있어서,
    상기 중앙층(13, 53, 70, 23, 63, 80)은 고유한 수직 자기 이방성을 보여주는 합금,
    즉, 특히 FePt, Fepd, CoPt 또는 실제로 지구에서 희귀하고 천이 금속 합금,
    특히, GdCO, TdFeCo를 포함하고 있는 것을 특징으로 하는 기록가능 자기 소자.
  8. 청구항 제3항 또는 제4항에 있어서,
    상기 중앙층은 상기 스택에서 상기 인터페이스로 유도된 수직 자기 이방성을 보여주는 금속 또는 합금,
    특히, CO, Fe, CoFe, Ni, CoNi를 포함하고 있는 것을 특징으로 하는 기록가능 자기 소자.
  9. 청구항 제5항 또는 제6항에 있어서,
    상기 중앙층은 상기 스택에서 평면 자기 이방성을 보여주는 금속 또는 합금, 특히, CO, Fe, CoFe, Ni, NiFe, CoNi를 포함하고 있는 것을 특징으로 하는 기록가능 자기 소자.
  10. 청구항 제5항 또는 제6항에 있어서,
    적어도 하나의 외부층은 전도성이 있고,
    Pt, W, Ir, Ru, Pd, Cu, Au, Bi 또는 상기 금속의 합금 같은 비자기 금속으로 만들어지는 것을 특징으로 하는 기록가능 자기 소자.
  11. 청구항 제10항에 있어서,
    상기 전도성 외부층의 두께는 10nm보다 적고,
    바람직하게는 5nm보다 적거나 같은 것을 특징으로 하는 기록가능 자기 소자.
  12. 청구항 제10항에 있어서,
    상기 제1 외부층은 SiOx, AlOx, MgOx, TiOx, TaOx, HfOx 같은 유전체 산화물 또는 SiNx, BNx 같은 유전체 질화물을 포함하는 것을 특징으로 하는 기록가능 자기 소자.
  13. 청구항 제12항에 있어서,
    상기 외부층의 두께는 0.5nm에서 200nm의 범위에 있고,
    더 자세하게는 0.5nm에서 100nm의 범위에 있으며,
    바람직하게는 3nm보다 적은 것을 특징으로 하는 기록가능 자기 소자.
  14. 청구항 제1항 내지 제11항 중 어느 한 항에 있어서,
    양 외부층은 전도성이 있고,
    상기 비자기 물질 또는 합금의 두 가지 다른 것들로부터 선택되는 것을 특징으로 하는 기록가능 자기 소자.
  15. 청구항 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 전류는 104　A/cm2에서 109　A/cm2까지의 범위 내에 있는 전류밀도를 보여주고,
    바람직하게는 105　A/cm2 에서 108　A/cm2까지의 범위인 것을 특징으로 하는 기록가능 자기 소자.
  16. 청구항 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 적용된 자기장은 0.002　T에서 1　T까지의 범위 내에 있는 값을 보여주고, 바람직하게는 0.005　T에서 0.8　T까지의 범위인 것을 특징으로 하는 기록가능 자기 소자.
  17. 청구항 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 제1 외부층(52)은 자기 물질인 독출층(58)과 독출 전극(59)에 덮이는 것을 특징으로 하는 기록가능 자기 소자.
  18. 청구항 제17항에 있어서,
    상기 제1 외부층(52)은 비자기 금속으로 만들어지고, 스핀-밸브를 형성하기 위해 상기 독출층(58), 상기 독출 전극(59) 및 상기 중앙층과 상호적을로 동작하는 것을 특징으로 하는 기록가능 자기 소자.
  19. 청구항 제17항에 있어서,
    상기 제1 외부층(52)은 유전체이고, 상기 독출층(58), 상기 독출 전극(59) 및 자기 터널 접합을 구성하는 상기 중앙층과 협조적인 점을 특징으로 하는 기록가능 자기 소자.
  20. 청구항 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 제1 외부층의 두께는 3nm보다 적은 것을 특징으로 하는 기록가능 자기 소자.
  21. 청구항 제17항 내지 제19항 중 어느 한 항에 있어서,
    상기 제1 외부층과 상기 중앙층은 스터드를 형성하고, 반면에 상기 제2 외부층은 트랙을 형성하는 것을 특징으로 하는 기록가능 자기 소자.
  22. 청구항 제21항에 있어서,
    상기 제2 외부층은 스터드의 부분을 형성하는 추가 두께의 영역을 포함하는 것을 특징으로 하는 기록가능 자기 소자.
  23. 기록가능 자기 장치에 있어서,
    상기 기록 가능 자기 장치는,
    청구항 제21항 또는 제22항에 따른 다수의 스터디를 포함하고,
    상기 제2 외부층은 그것 내에 상기 스터드에 공통된 트랙을 포함하는 것을 특징으로 하는 다수의 스터드를 포함하는 기록가능 자기 장치.
  24. 청구항 제22항에 있어서,
    상기 장치는 상기 제2 외부층 및 상기 스터드의 각 중앙층을 통한 상기 전류를 주입하기 위해 상기 스터드의 제2 외부층 옆 전기적 전도성 트랙과 함께 다수의 상기 스터드들을 포함하고
    상기 제2 외부층은 전기적인 전도성 트랙의 물질 형식과 다른 전기적인 전도성 물질을 포함하는 것을 특징으로 하는 상기 제1 외부층, 상기 중앙층 및 상기 제2 외부층의 추가 두께를 스터드로 구성하는 기록가능 자기 장치.
KR1020137004907A 2010-07-26 2011-07-21 자기 메모리 소자 KR101974149B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1003123 2010-07-26
FR1003123A FR2963152B1 (fr) 2010-07-26 2010-07-26 Element de memoire magnetique
PCT/IB2011/053258 WO2012014131A1 (fr) 2010-07-26 2011-07-21 Element de memoire magnetique

Publications (2)

Publication Number Publication Date
KR20130071467A true KR20130071467A (ko) 2013-06-28
KR101974149B1 KR101974149B1 (ko) 2019-04-30

Family

ID=43430915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137004907A KR101974149B1 (ko) 2010-07-26 2011-07-21 자기 메모리 소자

Country Status (8)

Country Link
US (1) US8416618B2 (ko)
EP (1) EP2599085B1 (ko)
JP (1) JP6154745B2 (ko)
KR (1) KR101974149B1 (ko)
CN (1) CN103329204B (ko)
FR (1) FR2963152B1 (ko)
RU (1) RU2585578C2 (ko)
WO (1) WO2012014131A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825219B2 (en) 2015-06-11 2017-11-21 Samsung Electronics Co., Ltd. Magnetic memory devices
KR20180070581A (ko) * 2015-10-16 2018-06-26 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스) 자성 메모리 소자

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111473A1 (ja) 2010-03-10 2011-09-15 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
JP5725735B2 (ja) * 2010-06-04 2015-05-27 株式会社日立製作所 磁気抵抗効果素子及び磁気メモリ
FR2966636B1 (fr) * 2010-10-26 2012-12-14 Centre Nat Rech Scient Element magnetique inscriptible
US9564579B2 (en) * 2011-05-27 2017-02-07 University Of North Texas Graphene magnetic tunnel junction spin filters and methods of making
JP5765721B2 (ja) * 2012-03-22 2015-08-19 国立研究開発法人物質・材料研究機構 高い垂直磁気異方性を示す極薄垂直磁化膜、その製造方法及び用途
US9368176B2 (en) * 2012-04-20 2016-06-14 Alexander Mikhailovich Shukh Scalable magnetoresistive element
JP2013232497A (ja) * 2012-04-27 2013-11-14 Renesas Electronics Corp 磁性体装置及びその製造方法
WO2014025838A1 (en) 2012-08-06 2014-02-13 Cornell University Electrically gated three-terminal circuits and devices based on spin hall torque effects in magnetic nanostructures
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
JP6191941B2 (ja) * 2013-01-24 2017-09-06 日本電気株式会社 磁気メモリセル及び磁気ランダムアクセスメモリ
US9429633B2 (en) 2013-02-11 2016-08-30 HGST Netherlands B.V. Magnetic sensor utilizing rashba effect in a two-dimensional conductor
US9076541B2 (en) * 2013-03-14 2015-07-07 Samsung Electronics Co., Ltd. Architecture for magnetic memories including magnetic tunneling junctions using spin-orbit interaction based switching
KR20140123340A (ko) * 2013-04-12 2014-10-22 삼성전자주식회사 자기 터널 접합을 갖는 반도체 소자의 형성 방법 및 관련된 소자
CN104751861A (zh) * 2013-12-30 2015-07-01 福建省辉锐材料科技有限公司 一种磁存储装置的制备方法
US10008248B2 (en) 2014-07-17 2018-06-26 Cornell University Circuits and devices based on enhanced spin hall effect for efficient spin transfer torque
FR3031622B1 (fr) * 2015-01-14 2018-02-16 Centre National De La Recherche Scientifique Point memoire magnetique
US9589619B2 (en) * 2015-02-09 2017-03-07 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy
WO2017034563A1 (en) * 2015-08-26 2017-03-02 Intel IP Corporation Dual pulse spin hall memory with perpendicular magnetic elements
CN105679358B (zh) * 2015-09-22 2018-05-25 上海磁宇信息科技有限公司 垂直型自旋转移矩磁性随机存储器记忆单元
FR3042303B1 (fr) 2015-10-08 2017-12-08 Centre Nat Rech Scient Point memoire magnetique
CN108292703B (zh) * 2015-11-27 2022-03-29 Tdk株式会社 自旋流磁化反转元件、磁阻效应元件及磁存储器
US10573363B2 (en) 2015-12-02 2020-02-25 Samsung Electronics Co., Ltd. Method and apparatus for performing self-referenced read in a magnetoresistive random access memory
US9837602B2 (en) * 2015-12-16 2017-12-05 Western Digital Technologies, Inc. Spin-orbit torque bit design for improved switching efficiency
US10475988B2 (en) * 2016-07-27 2019-11-12 National University Of Singapore High efficiency spin torque switching using a ferrimagnet
US11495735B2 (en) * 2016-09-28 2022-11-08 Tdk Corporation Spin-current magnetization rotational element and element assembly
KR101963482B1 (ko) 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
KR102458889B1 (ko) 2017-08-09 2022-10-27 한국과학기술원 반도체 소자 및 반도체 로직 소자
KR101998268B1 (ko) 2016-10-21 2019-07-11 한국과학기술원 반도체 소자
JP6712804B2 (ja) 2016-11-18 2020-06-24 国立研究開発法人理化学研究所 磁気素子、スキルミオンメモリ、スキルミオンメモリ搭載中央演算処理ｌｓｉ、データ記録装置、データ処理装置およびデータ通信装置
US11038099B2 (en) * 2016-12-13 2021-06-15 Intel Corporation Perpendicular magnetoelectric spin orbit logic
KR101825318B1 (ko) 2017-01-03 2018-02-05 고려대학교 산학협력단 스핀필터 구조체를 포함하는 자기 터널 접합 소자
US10276780B2 (en) 2017-01-13 2019-04-30 Korea Advanced Institute Of Science And Technology Semiconductor device, semiconductor device control method and optical switch
WO2018155078A1 (ja) * 2017-02-27 2018-08-30 Tdk株式会社 スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
US10593388B2 (en) * 2017-02-27 2020-03-17 Tdk Corporation Spin current magnetization rotational element, magnetoresistance effect element, and magnetic memory
JP6316474B1 (ja) * 2017-03-21 2018-04-25 株式会社東芝 磁気メモリ
CN110268530B (zh) * 2017-09-07 2022-07-26 Tdk株式会社 自旋流磁化反转元件和自旋轨道转矩型磁阻效应元件
KR102024876B1 (ko) 2017-09-14 2019-11-05 한국과학기술원 Sot 반도체 소자 및 sot 반도체 소자의 기록 방법
US10833249B2 (en) 2017-09-18 2020-11-10 Centre National De La Recherche Scientifique Magnetic memory cell of current programming type
US10897364B2 (en) * 2017-12-18 2021-01-19 Intel Corporation Physically unclonable function implemented with spin orbit coupling based magnetic memory
JP6539008B1 (ja) * 2018-02-19 2019-07-03 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
CN109065705B (zh) * 2018-07-09 2020-10-20 北京航空航天大学 一种磁性隧道结
EP3944325B1 (en) 2020-07-23 2023-06-21 Antaios Magneto resistive memory device
EP3945609A1 (en) 2020-07-31 2022-02-02 Antaios Magneto resistive memory device
EP3996093A1 (en) 2020-11-06 2022-05-11 Antaios SAS Magnetic random access memory cell and method for writing and reading such memory element
EP4016530A1 (en) 2020-12-16 2022-06-22 Antaios Magneto resistive memory device with thermally assisted operations
CN113036034B (zh) * 2021-03-09 2023-07-25 北京科技大学 可调控Co2FeX合金垂直磁各向异性的磁性薄膜材料及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US20090003042A1 (en) * 2007-06-29 2009-01-01 Sang-Hoon Lee Magnetic memory device using domain structure and multi-state of ferromagnetic material
US20090237987A1 (en) * 2008-03-24 2009-09-24 Carnegie Mellon University Crossbar diode-switched magnetoresistive random access memory system

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2081460C1 (ru) * 1994-04-18 1997-06-10 Институт проблем управления РАН Магниторезистивная ячейка памяти
RU2066484C1 (ru) * 1994-07-12 1996-09-10 Институт проблем управления РАН Запоминающий элемент на спин-вентильном магниторезистивном эффекте
JP2000195250A (ja) * 1998-12-24 2000-07-14 Toshiba Corp 磁気メモリ装置
US6538921B2 (en) * 2000-08-17 2003-03-25 Nve Corporation Circuit selection of magnetic memory cells and related cell structures
ATE405932T1 (de) * 2002-11-27 2008-09-15 Nxp Bv Stromumlenkschema für einen seriell programmierten mram
US7009877B1 (en) 2003-11-14 2006-03-07 Grandis, Inc. Three-terminal magnetostatically coupled spin transfer-based MRAM cell
US7257019B2 (en) * 2005-11-17 2007-08-14 Macronix International Co., Ltd. Systems and methods for a magnetic memory device that includes a single word line transistor
US7466585B2 (en) * 2006-04-28 2008-12-16 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic random access memory
JP4250644B2 (ja) * 2006-08-21 2009-04-08 株式会社東芝 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法
US7577021B2 (en) 2007-11-21 2009-08-18 Magic Technologies, Inc. Spin transfer MRAM device with separated CPP assisted writing
US8363461B2 (en) * 2008-07-10 2013-01-29 Nec Corporation Magnetic random access memory, method of initializing magnetic random access memory and method of writing magnetic random access memory
JP2010062342A (ja) * 2008-09-04 2010-03-18 Fujitsu Ltd 磁性細線及び記憶装置
JP2010098259A (ja) * 2008-10-20 2010-04-30 Institute Of Physical & Chemical Research メモリセル、ならびに、磁気メモリ素子
KR101584099B1 (ko) * 2009-08-19 2016-01-13 삼성전자주식회사 자성층을 구비한 트랙 및 이를 포함하는 자성소자

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6269018B1 (en) * 2000-04-13 2001-07-31 International Business Machines Corporation Magnetic random access memory using current through MTJ write mechanism
US20090003042A1 (en) * 2007-06-29 2009-01-01 Sang-Hoon Lee Magnetic memory device using domain structure and multi-state of ferromagnetic material
US20090237987A1 (en) * 2008-03-24 2009-09-24 Carnegie Mellon University Crossbar diode-switched magnetoresistive random access memory system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9825219B2 (en) 2015-06-11 2017-11-21 Samsung Electronics Co., Ltd. Magnetic memory devices
KR20180070581A (ko) * 2015-10-16 2018-06-26 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스) 자성 메모리 소자

Also Published As

Publication number Publication date
JP2013536574A (ja) 2013-09-19
CN103329204B (zh) 2016-05-04
FR2963152A1 (fr) 2012-01-27
US20120020152A1 (en) 2012-01-26
RU2585578C2 (ru) 2016-05-27
CN103329204A (zh) 2013-09-25
EP2599085A1 (fr) 2013-06-05
FR2963152B1 (fr) 2013-03-29
KR101974149B1 (ko) 2019-04-30
WO2012014131A1 (fr) 2012-02-02
US8416618B2 (en) 2013-04-09
EP2599085B1 (fr) 2017-04-26
JP6154745B2 (ja) 2017-06-28
RU2013108267A (ru) 2014-09-20

Similar Documents

Publication Publication Date Title
KR101974149B1 (ko) 자기 메모리 소자
KR101895250B1 (ko) 기록가능 자기 소자
RU2595588C2 (ru) Магнитный записывающий элемент
US7245523B2 (en) Bistable magnetic device using soft magnetic intermediary material
KR100754930B1 (ko) 전압제어 자화반전 기록방식의 ｍｒａｍ 소자 및 이를이용한 정보의 기록 및 판독 방법
US7430135B2 (en) Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
KR101360991B1 (ko) 기억 소자 및 메모리
US20050094436A1 (en) High output nonvolatile magnetic memory
US20060238191A1 (en) Spin injection magnetic domain wall displacement device and element thereof
KR20100089860A (ko) 전류-유도성 스핀-운동량 전달을 기반으로 하는 고속의 저전력 자기 장치
JP2006269885A (ja) スピン注入型磁気抵抗効果素子
CN101114694A (zh) 磁单元和磁存储器
JP2004186274A (ja) スピン注入素子及びスピン注入素子を用いた磁気装置
CN101452991A (zh) 具有热辅助写入的磁元件
WO2017183574A1 (ja) 磁壁利用型スピンｍｏｓｆｅｔおよび磁壁利用型アナログメモリ
CN104662686A (zh) 存储元件、存储装置和磁头
JP2006270103A (ja) 導電制御デバイス
JP2004158750A (ja) 磁気抵抗効果素子、磁気記録素子およびこれらを利用した装置
JP5166600B2 (ja) トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
JP2007095765A (ja) 多値記録スピン注入磁化反転素子およびこれを用いた装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant