KR20180070581A - 자성 메모리 소자 - Google Patents

자성 메모리 소자 Download PDF

Info

Publication number
KR20180070581A
KR20180070581A KR1020187010538A KR20187010538A KR20180070581A KR 20180070581 A KR20180070581 A KR 20180070581A KR 1020187010538 A KR1020187010538 A KR 1020187010538A KR 20187010538 A KR20187010538 A KR 20187010538A KR 20180070581 A KR20180070581 A KR 20180070581A
Authority
KR
South Korea
Prior art keywords
arm
contact
layer
magnetic
memory element
Prior art date
Application number
KR1020187010538A
Other languages
English (en)
Other versions
KR102582983B1 (ko
Inventor
길즈 고딘
이온 미하이 미롱
올리비에 불레
사피어 체나투쿠치일
Original Assignee
쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스)
꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스), 꼼미사리아 아 레네르지 아토미끄 에뜨 옥스 에너지스 앨터네이티브즈 filed Critical 쌩뜨레 나티오날 데 라 르세르쉬 생띠끄 (씨. 엔. 알. 에스)
Publication of KR20180070581A publication Critical patent/KR20180070581A/ko
Application granted granted Critical
Publication of KR102582983B1 publication Critical patent/KR102582983B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H01L43/08—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H01L43/02—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

본 발명은 전도층 부분(32)과 비자성층 부분(36) 사이에 자성층 부분(34)을 포함하는 접촉부(31)로서, 자성층은 층의 평면에 수직인 자화를 갖는, 접촉부(31); 및 2개의 암(44A, 44B)에 의해 연장된 중심 부분을 포함하는 각진 전도성 트랙(42)으로서, 접촉부는 트랙 상에 전체적으로 배열되는, 각진 전도성 트랙(42)을 포함하고, 여기서, 각각의 암에 대해, 암의 중앙 축을 따라 접촉부를 향해 흐르는 전류는 암 중 하나의 암(44A)에 대해서는 주로 좌측에서 그리고 나머지 암(44B)에 대해서는 주로 우측에서 암에 가장 가까운 접촉부의 부분과 만나는 자성 메모리 소자에 관한 것이다.

Description

자성 메모리 소자
본 특허 출원은 본 설명의 필수적인 부분으로 여겨질 프랑스 특허 출원 FR15/59914의 우선권을 주장한다.
기술분야
본 출원은 자성 메모리 소자, 보다 구체적으로 전류-유도 역전(current-induced reversal)을 갖는 유형의 자성 메모리 소자에 관한 것이다.
프랑스 특허 제2,963,152호는 도 1a, 도 1b, 및 도 1c에 개략적으로 도시된 바와 같은 자성 메모리 소자를 기술한다. 도 1a 및 도 1b는 프랑스 특허 제2,963,152호의 도 1c-1f, 도 2a-2b, 및 도 3a-3d와 관련하여 기술된 바와 같은 자성 메모리 소자의 단면도 및 사시도를 각각 도시한다. 도 1c는 이 메모리 소자의 단순화된 평면도이다.
도 1a 및 도 1b에 도시된 바와 같이, 이 메모리 소자는 전도성 트랙(1) 위에 접촉부(3)를 포함한다. 접촉부(3)는 각각이 얇은 층의 부분 또는 여러 개의 얇은 층의 스택에 의해 형성된 영역의 스택을 포함한다. 전도성 트랙(1)은 예를 들어 실리콘 산화물 층으로 커버된 실리콘 웨이퍼로 구성된 기판(5) 상에 형성되고 단자 A와 단자 B에 걸쳐 연결된다. 접촉부(3)를 구성하는 스택은 트랙(1)으로부터, 비자성 전도성 재료로 제조된 영역(10), 자성 재료로 제조된 영역(11), 비자성 재료로 제조된 영역(12), 자성 재료로 제조된 영역(13), 및 전극(14)을 연속하여 포함한다. 층(12)의 재료는 전도성일 수 있다; 이것은 바람직하게는 터널 효과 전자에 의해 횡단될 수 있을 정도로 얇은 절연 재료이다. 비자성 영역(10)과 비자성 영역(12) 사이에 구조적 차이가 있어 층의 평면에 직교하는 방향으로 비대칭 시스템을 갖는다. 이 차이는 특히 이러한 층의 재료, 두께, 또는 성장 모드의 차이로 인해 초래될 수 있다.
다양한 층을 구성할 수 있는 재료의 목록은 전술한 특허에 제시되어 있다. 영역(11 및 13)의 자성 재료는 층의 평면에 직교하여 배향된 자화를 갖는 조건 하에 형성된다. 층(13)의 자성 재료는 무형의 자화(트랩 층)를 유지하는 조건 하에 형성된다. 상부 전극층(14)은 단자 C에 연결된다.
메모리 소자의 프로그래밍은 단자 A와 단자 B에 걸쳐 전류가 순환하게 함으로써 행해지고, 한편 (단자 A와 단자 B에 걸친 전류의 방향으로 층의 평면에 평행하게) 수평으로 배향된 필드 H가 인가된다. 단자 A와 단자 B에 걸친 전류 및 필드 벡터 H의 상대적인 방향에 따라, 층(11)은 그것의 자화가 위쪽 또는 아래쪽으로 배향되도록 프로그래밍된다.
이 메모리 소자를 판독하기 위해, 전압이 단자 C 및 단자 A와 단자 B 중 하나 또는 다른 하나 사이에 인가된다. 단자 C 및 단자 A와 단자 B 중 하나 또는 다른 하나 사이의 결과적인 전류는 층(11 및 13)의 자화의 상대적인 방향에 따라 상이한 값이라고 가정한다: 2개의 자화가 동일한 방향인 경우 높은 값, 그리고 2개의 자화가 반대 방향인 경우 낮은 값.
전술한 메모리 소자의 한 가지 특성은 단자 A와 단자 B에 걸쳐 순환하는 전류, 및 전류에 평행하는, 층의 평면에 인가된 자기장으로 인해 프로그래밍이 행해지는 것이다. 프로그래밍 중에는 단자 A 또는 단자 B로부터 단자 C를 향해 전류가 순환하지 않는다. 이것은 메모리 소자의 판독 동작과 기입 동작을 완전히 분리하는 이점을 갖는다.
많은 대안적인 실시예가 가능하다. 특히, 전술한 각각의 층은 원하는 특성을 얻기 위해 본 기술분야에 공지된 방식으로 층의 스택으로 구성될 수 있다.
트랙(1)이 자성층(11)의 성장에 적합한 비자성 재료로 제조되는 한, 비자성 전도성 재료로 제조된 층 부분(10)은 생략될 수 있다. 그러면, 트랙(1)은 접촉부(3) 아래에서 과도한 두께를 가질 수 있다. 층(11)에서의 자화의 역전이 가능하기 위해서는, 또한 스핀-궤도 쌍이 자성층에 존재할 필요가 있다. 이를 위해, 예를 들어 이 층(11)과 접촉하는 (또는 미세한 분리 층에 의해 이 층(11)으로부터 분리된) 층이 높은 스핀-궤도 커플링을 갖는 재료 또는 재료의 화합물로 구성될 필요가 있다. 다른 해결책은 예를 들어 자성층(11)과 층(10 및 12) 중 하나 또는 다른 하나 사이의 접촉부가 이 스핀-궤도 커플링을 생성하는 것이다; 이는 예를 들어 층(12)이 이 절연체로 구성되는 경우, 자성층(11)과 층(12)의 혼성화를 통해 일어날 수 있다 (<"Spin-orbit coupling effect by minority interface resonance states in single-crystal magnetic tunnel junctions", Y. Lu et al. Physical Review B, Vol. 86, p. 184420 (2012)> 참조).
도 1a 및 도 1b의 메모리 소자는 2개의 소자: 단자 A 및 단자 B 그리고 층 부분(10, 11, 및 12)이 제공된 트랙(1)을 포함하는 저장 소자, 및 위에서 주어진 예에서, 층(13 및 14) 및 전극 C를 포함하는 판독 소자로 분해될 수 있음을 알 것이다. 동일한 저장 소자로, 다양한 판독 모드, 예를 들어 광학 판독이 고려될 수 있다.
도 1c는 접촉부(3)의 단순화된 평면도이다. 접촉부(15 및 16)에 연결된 단자 A 및 단자 B뿐만 아니라 트랙(1) 및 접촉부(3)만이 도시되어 있다.
앞서 나타낸 바와 같이, 도 1a 내지 도 1c의 메모리 소자는 전류의 방향으로 0이 아닌 성분을 갖는 자기장의 인가와 동시에 단자 A 와 단자 B에 걸쳐 전류를 인가함으로써 프로그래밍 가능하다. 자기장을 발생시키는 수단의 예는 전술한 특허 출원에서 제공된다. 외부 필드의 인가 또는 필드(H)를 생성할 수 있는 특정 자성층의 생산은 실용적인 생산 문제를 제기한다.
특허 출원 US 2014/0110004는 자기장이 없을 시에 전류를 인가함으로써 프로그래밍될 수 있는 자성 메모리 소자를 기술한다. 도 2는 이 특허 출원의 도 18a에 대응하는 자성 메모리 소자의 개략적인 저면도이다. 자성 접촉부(20)는 도 1a 내지 도 1c와 관련하여 기술된 자성 접촉부(3)의 층과 유사한 층 부분의 스택을 포함한다. 접촉부(20)는 신장된 직사각형의 형태이다. 직사각형의 단부에 위치되고 직사각형의 큰 변으로부터 돌출하는 2개의 상이한 전극(24A 및 24B)은 단자 A 및 단자 B에 연결되어 자성층(11)에서 전류를 순환시킬 수 있게 한다. 단자 A로부터 단자 B로 향하는 또는 단자 B로부터 단자 A로 향하는 전류의 흐름 방향은 프로그래밍된 값을 정의한다. 접촉부 아래에 분리된 전극을 포함하는 메모리 소자의 이러한 구성은 다양한 생산 문제점을 야기한다.
생산하기 쉽고 약한 전류에 민감한, 자기장이 없을 시에 전류를 인가함으로써 프로그래밍 가능한 메모리 소자에 대한 필요성이 있다.
따라서, 일 실시예는 전도층 부분과 비자성층 부분 사이에 자성층 부분을 포함하는 접촉부로서, 자성층은 층의 평면에 수직인 자화를 갖는, 접촉부; 및 2개의 암(arm)에 의해 연장된 중심 부분을 포함하는 각진 전도성 트랙으로서, 접촉부는 트랙 상에 전체적으로 배열되는, 각진 전도성 트랙을 포함하고, 여기서, 각각의 암에 대해, 암의 중앙 축을 따라 접촉부를 향해 흐르는 전류는 암 중 하나의 암에 대해서는 주로 좌측에서 그리고 나머지 암에 대해서는 주로 우측에서 암에 가장 가까운 접촉부의 부분과 만나는 자성 메모리 소자를 제시한다.
다른 실시예에 따르면, 전도층 및 비자성층은 두께, 조성, 또는 구조가 상이하다.
일 실시예에 따르면, 자성층은 3nm보다 작은 두께를 갖는다.
일 실시예에 따르면, 위에서 본 접촉부는 디스크 형상이다.
일 실시예에 따르면, 각각의 암에 대해, 암에 가장 가까운 접촉부의 부분은 위에서 볼 때 암의 중앙 축과 예각을 이루는 방향으로 신장된 부분을 포함한다.
일 실시예에 따르면, 예각은 30°내지 60°이다.
일 실시예에 따르면, 상기 신장된 부분 중 적어도 하나는 팁을 형성한다.
일 실시예에 따르면, 상기 신장된 부분 중 적어도 하나는 둥근 팁을 형성한다.
일 실시예에 따르면, 둥근 팁은 1 내지 10nm 인 곡선 반경을 갖는다.
일 실시예에 따르면, 접촉부는 축을 따라 신장된 형상을 가지고, 트랙은 실질적으로 직각으로 각을 이룬다.
일 실시예에 따르면, 접촉부는 암 중 하나의 방향으로 신장된 직사각형의 형태이고 나머지 암에 가장 가까운 이 암의 에지에 가깝게 위치된 중심 부분을 갖는다.
다른 실시예는 하나의 암에서 나머지 암으로 전류를 통과시키는 것으로 구성되는 단계를 포함하고, 전류의 방향은 원하는 프로그래밍을 획득하기 위해 선택되는, 메모리 소자를 프로그래밍하는 방법을 제시한다.
이들 특징 및 이점, 뿐만 아니라 다른 것들이 첨부 도면과 관련하여 비제한적으로 제공되는 특정 실시예에 대한 다음의 설명에서 상세히 제시될 것이며, 도면들 중에서:
도 1a, 도 1b, 및 도 1c는 각각 자성 메모리 소자의 단면도, 사시도, 및 평면도이다;
도 2는 자성 메모리 소자의 개략적인 저면도이다;
도 3a 및 도 3b는 각각 자성 메모리 소자의 일 실시예의 개략적인 사시도 및 개략적인 평면도이다;
도 4a 내지 도 4c는 자성 메모리 소자의 다른 실시예의 개략적인 평면도이다; 그리고
도 5a 내지 도 5c는 자성 메모리 소자의 다른 실시예의 개략적인 평면도이다.
동일한 요소는 다양한 도면에서 동일한 참조 부호를 사용하여 표기되었고, 또한 다양한 도면은 축척대로 도시되지 않았다. 명확성을 위해, 설명된 실시예를 이해하는 데 유용한 요소만이 도시 및/또는 개략적으로 설명되었다.
다음의 설명에서, 달리 명시되지 않는 한, 용어 "상단", "하단" 등과 같은 절대적인 위치 한정자, 또는 용어 "위", "아래", "상부" 등과 같은 상대적인 한정자가 참조될 때에는, 도 1a, 도 1b, 및 도 3a의 관련 요소의 배향이 참조된다. 달리 명시되지 않는 한, 표현 "실질적으로" 및 "약"은 배향과 관련하여, 10도 이내, 바람직하게는 5도 이내를 의미한다.
도 3a 및 도 3b는 각각 자성 메모리 소자(30)의 일 실시예의 사시도 및 개략적인 평면도이다.
자성 메모리 소자(30)는 접촉부(31)를 포함한다. 접촉부(31)는 하단에서 상단으로, 전도층 부분(32), 층의 평면에 직교하는 자화를 갖는 프로그래밍 가능한 자성층 부분(34), 층(32)과 상이한 비자성층 부분(36), 자성층 부분(38), 및 전극(40)을 포함한다. 전도층(32) 및 비자성층(36)은 두께, 조성, 또는 구조가 상이하다. 전극(40)은 단자 C에 연결된다. 층(32, 34, 36, 38, 및 40)은 도 1a 내지 도 1c와 관련하여 전술한 각각의 영역(10, 11, 12, 13, 및 14)을 형성하는 얇은 층과 유사하다.
접촉부(31)는 그 단부에 단자 A 및 단자 B와의 접촉부가 제공되는 전도성 트랙(42) 상에 그 전체가 형성된다. 트랙(42)은 각을 이루고 각각의 중앙 축(45A 및 45B)을 갖는 2개의 암(44A 및 44B)을 포함한다. 중앙 축들(45A 및 45B) 사이의 각도는 30°내지 150°사이, 바람직하게는 60°내지 120°사이, 예를 들어 거의 직각으로 구성될 수 있다. 2개의 암(44A 및 44B)은 함께 트랙(42)의 중심 부분(46)에 이른다. 접촉부(31)는 위에서 볼 때 디스크 형상이고, 중앙 축(45A 및 45B)에 대하여 편심된 위치에서 중심 부분(46) 상에 위치된다. 암(44A)의 중앙 축(45A) 상에 배치되어 있고 중앙 축(45A)을 따라 접촉부를 보는 관찰자는 근본적으로 그의 좌측에서 접촉부와 만난다. 관찰자가 그 자신을 중앙 축(45B) 상에 배치하여 중앙 축(45B)을 따라 접촉부를 보는 경우, 그는 근본적으로 그의 우측에서 접촉부와 만난다.
동작 중에, 메모리 소자(30)는 단자 A와 단자 B에 걸쳐 전류를 순환시키기에 적합한 디바이스(미도시)에 연결된다. 본 발명자들은 단자 A로부터 단자 B를 향한 전류의 통과가 프로그래밍 가능한 층(34)의 자화에 배향을 부과한다는 것을 관찰하였다. 단자 B로부터 단자 A를 향한 전류의 통과는 역 배향을 부과한다. 따라서, 메모리 소자의 프로그래밍은 자기장을 생성할 수 있는 디바이스 없이 획득된다.
트랙(42)은 접촉부(31) 아래로 계속되고 접촉부 주위로 연장된다는 것을 알 것이다. 프로그래밍 전류가 단자 A와 단자 B에 걸쳐 순환할 때, 전류의 경로는 접촉부 아래의 그리고 접촉부 주위의 트랙, 뿐만 아니라 접촉부의 층(32 및 34)의 특정 구성을 가정한다. 실제로, 암(44A)으로부터 오는 전류는 그 좌측에서 접촉부와 만난다. 접촉부(31)는 암(44B)으로부터 오는 전류와 우측에서 만난다. 접촉부, 접촉부 아래, 및 접촉부 주위의 전류의 이러한 구성은 프로그래밍을 허용한다.
접촉부(31)는 트랙(42) 상에 전체적으로 위치되며, 이는 트랙(42)의 표면으로부터 쉽게 접촉부를 형성할 수 있게 한다는 것이 강조될 것이다. 결과적으로, 트랙(42)을 제조하는 재료 및 방법이 프로그래밍 가능한 자성층(34)의 성장에 적합한 한, 전도층(32)은 생략될 수 있다.
메모리 소자(30)의 판독은 단자 C와 단자 A 또는 단자 B에 걸친 저항을 측정함으로써, 도 1a 및 도 1b와 관련하여 설명된 판독과 유사한 방식으로 획득된다. 상부층(38 및 40), 뿐만 아니라 층 C가 판독 어셈블리를 구성한다. 대안으로서, 어셈블리는 생략되고, 예를 들어 특별한 홀(Hall) 효과 또는 광학 판독 디바이스를 사용하는 전자 판독 디바이스로 교체될 수 있다.
도 4a 내지 도 5c는 자성 메모리 소자의 다른 실시예의 개략적인 평면도이다. 명확성을 위해, 도 3a 및 도 3b의 메모리 소자(30)의 요소와 동일한 역할을 하는 도 4a 내지 도 5c와 관련하여 설명된 메모리 소자의 요소는 동일한 참조 부호를 사용하여 표기된다. 도 4a 내지 도 5c에 도시된 자성 메모리 소자 각각은 트랙 상에 완전하게 위치된 접촉부를 포함한다. 각각의 접촉부는 도 3a 및 도 3b와 관련하여 설명된 접촉부(31)의 층의 스택과 유사한 층의 스택의 일부를 포함한다. 각각의 접촉부는 단자 C와의 접촉에 의해 맨 위에 있게 된다(topped).
도 4a에서, 자성 소자(50)는 전도성 트랙(52) 상에 형성된 접촉부(51)를 포함한다. 전도성 트랙은 2개의 암(44A 및 44B) 사이의 중심 각도를 포함하고, 접촉부(51)는 그 각도에 위치된다. 암들 사이의 각도는 30°내지 150°사이, 바람직하게는 60°내지 120°사이, 예를 들어 대략 직각으로 구성될 수 있다. 암(44A 및 44B)은 각각의 중앙 축(45A 및 45B)을 각각 가지며, 단부에는 각각의 단자 및 단자 B와의 접촉부가 제공된다. 위에서 볼 때, 접촉부(51)는 2개의 팁(55, 56)에 의해 그 작은 변 각각으로부터 연장되는 신장된 직사각형(53)의 형상이다. 직사각형의 축(54)은 중앙 축(45A 및 45B)과 30°내지 60°사이, 예를 들어 실질적으로 45°와 동일하게 구성된 각도를 형성하고, 2개의 암(44A 및 44B)은 축(54)의 한 측면에 위치된다. 중앙 축(45A)과 축(54)은 시계 방향으로 배향되는 예각(58A)을 형성하고, 한편 중앙 축(45B)과 축(54)은 반시계 방향으로 배향되는 예각(58B)을 형성한다.
접촉부(51)를 향해 중앙 축(45A)을 따라 흐르는 전류는 전류의 좌측에서 접촉부의 가장 가까운 부분과 만난다. 접촉부(51)를 향해 중앙 축(45B)을 따라 흐르는 전류 회로는 전류 회로의 우측에서 접촉부의 가장 가까운 부분과 만난다. 따라서, 단자 A와 단자 B에 걸친 전류의 흐름은 암(44A 및 44B)에 가장 가까운 접촉부(51)의 부분에서 프로그래밍 가능한 층(34)의 자화에 배향을 부과한다. 본 발명자들은 현저하게, 그러면 국부적으로 부과된 이러한 배향이 전체 접촉부의 층(34)의 자화로 연장된다는 것을 관찰하고 증명하였다. 따라서, 자성 메모리 소자(50)는 자기장을 추가할 필요 없이 단자 A와 단자 B에 걸쳐 흐르는 전류에 의해 프로그래밍 가능하다.
또한, 암(44A 및 44B)에 가장 가까운 접촉부(51)의 부분은 팁 형태를 갖는다. 본 발명자들은 이러한 팁의 존재가 유리하게도 감소된 전류로 메모리 소자를 프로그래밍하는 것을 가능하게 한다는 것을 관찰하고 입증하였다.
도 4b는 전술한 메모리 소자(50)의 대안예(60)를 도시한다. 메모리 소자(60)는 트랙(62) 상에 접촉부(61)를 포함한다. 트랙(62)은 메모리 소자(50)의 트랙(52)의 암(44A 및 44B)과 동일한 방식으로 위치된 암(44A 및 44B)을 갖는다. 암은 중심 부분(46)에 연결된다. 접촉부(61)는 접촉부(51)의 형상 및 배열과 유사한 형상 및 배열을 가지고, 축(66)을 따라 2개의 팁(64 및 65)으로 신장된다. 축(66)은 메모리 소자(50)의 각도(58A 및 58B)와 동일한 각도(68A 및 68B)를 중앙 축(45A 및 45B)과 형성한다.
도 4c는 전술한 메모리 소자(50)의 다른 대안예를 도시한다. 메모리 소자(70)는 트랙(72) 상에 접촉부(71)를 포함한다. 트랙(72)은 메모리 소자(50)의 트랙(52)의 암(44A 및 44B)과 동일한 방식으로 위치된 암(44A 및 44B)을 갖는다. 중심 부분에 연결된 2개의 암은 굴곡의 형태로 둥근 각도를 형성한다. 접촉부(71)는 접촉부(51)의 형상 및 배열과 유사한 형상 및 배열을 가지고, 축(76)을 따라 2개의 팁(74 및 75)으로 신장된다. 축(76)은 메모리 소자(50)의 각도(58A 및 58B)와 동일한 각도(78A 및 78B)를 중앙 축(45A 및 45B)과 형성한다.
도 4b 및 도 4c에 도시된 트랙(62 및 72)의 각도는 접촉부(61 및 71)가 도 4a의 접촉부(51)보다 더 길어지고 더 뾰족한 팁을 가지는 것을 허용한다. 또한, 이들 각도 각각의 형상은 전류의 일부가 접촉부로부터 먼 각도의 부분을 통과하는 것을 방지할 수 있게 한다. 결과적으로, 도 4b 및 도 4c의 메모리 소자(61 및 71)는 도 4a의 접촉부(51)의 단순한 형태를 유지하면서 보다 낮은 전류로 프로그래밍될 수 있다.
도 5a에서, 자성 메모리 소자(80)는 트랙(82) 상에 위치된 접촉부(81)를 포함한다. 전도성 트랙은 2개의 암(44A 및 44B) 사이의 중심 각도를 포함하고, 접촉부(81)는 그 각도에 위치된다. 암들 사이의 각도는 15°내지 75°사이, 바람직하게는 30°내지 60°사이, 예를 들어 약 45°로 구성될 수 있다. 접촉부(81)는 트랙의 중심 부분 상에서, 암(44A)과 동일한 측면에 위치된 에지에 가까운 암(44B) 상에 위치된 중심 부분(83)을 포함한다. 중심 부분(83)은 암(44B)의 방향으로 신장된 직사각형의 형태이다. 중심 부분(83)은 팁 형성 부분(84 및 85)에 의해 그 작은 변 각각으로부터 연장된다. 부분(84)은 중앙 축(45B)과 30°내지 60°사이, 예를 들어 45°와 동일하게 구성된 예각을 형성하는 축(86)을 따라 암(44B)의 측면 상으로 연장된다. 부분(85)은 중심 부분(83)의 중앙 축(87)을 따라 암(44A)을 걸쳐 연장되고, 그 팁은 암(44B)에 대향하는 암(44A)의 에지에 접근한다. 중앙 축(45A)과 축(87)은 시계 방향으로 배향되는 예각(88A)을 형성하고, 한편 중앙 축(45B)과 축(86)은 반시계 방향으로 배향되는 예각(88B)을 형성한다.
도 5b에서, 자성 메모리 소자(90)는 트랙(92) 상에 위치된 접촉부(91)를 포함한다. 전도성 트랙은 2개의 암(44A 및 44B) 사이의 중심 각도를 포함하고, 접촉부(91)는 그 각도에 위치된다. 암들 사이의 각도는 30°내지 150°사이, 바람직하게는 60°내지 120°사이, 예를 들어 대략 직각으로 구성될 수 있다. 접촉부(91)는 트랙의 중심 부분 상에서, 암(44A)과 동일한 측면에 위치된 에지에 가까운 암(44B) 상에 위치된 중심 부분(93)을 포함한다. 중심 부분(93)은 신장된 직사각형의 형태이고, 그 큰 변은 중앙 축(45B)에 평행하다. 중심 부분(93)은 팁 형성 부분(94 및 95)에 의해 그 작은 변으로부터 연장된다. 부분(94)은 중앙 축(45B)과 30°내지 60°사이, 예를 들어 실질적으로 45°와 동일하게 구성되는 각도를 형성하는 방향(96)으로 암(44B)의 측면으로부터 연장된다. 부분(95)은 중앙 축(45A)과 30°내지 60°사이, 예를 들어 실질적으로 45°와 동일하게 구성되는 각도를 형성하는 방향(97)으로 암(44A)으로부터 가로지르며 연장된다. 중앙 축(45A)과 축(97)은 시계 방향으로 배향되는 예각(98A)을 형성하고, 한편 중앙 축(45B)과 축(96)은 반시계 방향으로 배향되는 예각(98B)을 형성한다.
따라서, 도 5a 및 도 5b에 도시된 메모리 소자(80 및 90)는 암에 가까운 팁 형상을 갖는다. 이들 부분의 배향은 암(44A)의 중앙 축 상에 위치된 관찰자가 중앙 축의 방향에서 접촉부를 볼 때, 그는 그의 좌측에서 팁과 만난다. 팁은 암(44B)의 중앙 축 상에 위치하여 접촉부를 보는 관찰자의 우측에 있다. 따라서, 메모리 소자(80 및 90)는 도 3a, 도 3b, 및 도 4a 내지 도 4c와 관련하여 전술한 메모리 소자와 동일한 방식으로 프로그래밍될 수 있다. 그러나, 메모리 소자(80 및 90)의 접촉부의 팁은 도 4a 내지 도 4c의 메모리 소자의 접촉부의 팁보다 더 뾰족하며, 이는 프로그래밍 전류의 유리한 추가적인 감소를 허용한다.
도 4a 내지 도 5b와 관련하여 설명된 접촉부의 특정 예가 뾰족한 모서리를 갖는 팁 형성 부분을 포함하지만, 실제 형상은 둥글게 될 수 있다. 곡선 반경은 예를 들어 1 내지 10nm일 수 있다. 대안적으로, 팁 형성 부분은 동일한 방향으로 길어지는 둥근 부분으로 대체될 수 있다.
도 5c는 도 5a의 메모리 소자(80)의 그러한 대안예를 도시한다. 메모리 소자(100)는 메모리 소자(80)의 트랙(82) 상에 위치된 접촉부(101)를 포함한다. 접촉부(101)는 접촉부(80)의 부분(83)과 유사하고 암(44B) 상에 동일하게 위치된 중심 부분(103)을 포함한다. 부분(103)은 도 5a의 방향(86 및 87)으로 길어지는 둥근 부분에 의해 연장된다.
메모리 소자(100)의 한 가지 이점은 접촉부(101)의 둥근 형상이 특히 치수가 작을 때 그 생산을 용이하게 한다는 것이다. 예로서, 도 3a 내지 도 5c의 암(44A 및 44B)의 중앙 축(45A 및 45B)에 직교하는 방향으로의 치수 또는 너비는 10nm 내지 200nm 이다. 암(44A 및 44B)의 너비는 상이할 수 있다.
예로서, 자성 소자를 프로그래밍하는 데 사용되는 전류 밀도는 105A/㎠ 내지 108A/㎠ 이다.
프로그래밍 가능한 자성층은 특정한 수직 자성 이방성을 갖는 합금, 특히 FePt, FePd, CoPt, 또는 희토류 전이 금속 합금, 특히 GdCo, TdFeCo를 포함할 수 있다. 프로그래밍 가능한 자성층은 스택에, 계면에 의해 야기되는 수직 자성 이방성을 갖는 금속 또는 합금, 특히 Co, Fe, CoFe, Ni, CoNi를 포함할 수 있다.
프로그래밍 가능한 자성층(34)을 샌드위치하는 층(32, 36) 중 하나는 Pt, W, Ir, Ru, Pd, Cu, Au, Bi, Hf와 같은 비자성 금속, 또는 이들 금속 합금, 또는 이들 금속 각각의 여러 층의 스택의 형태로 제조될 수 있다.
전도층(32)은 비자성 또는 반강자성 재료로 제조될 수 있다. 반강자성 재료의 예는 IrMn, FeMn, PtMn과 같은 Mn 기반 합금, 또는 PtFeMn과 같은 이들 화합물의 합금, 또는 NiOx의 CoOx와 같은 산화물을 포함한다.
프로그래밍 가능한 자성층을 위에 얹고 있는 비자성층(36)은 SiOx, AlOx, MgOx, TaOx, HfOx와 같은 유전체 산화물, 또는 SiN, BNx 등의 유전체 질화물로 제조될 수 있으며, 터널 효과를 허가할 수 있는 특정 두께를 갖는다.
프로그래밍 가능한 자성층을 샌드위치하는 층(32, 36) 중 하나의 두께는 0.5nm 내지 200nm 사이, 보다 특히 0.5nm 내지 100nm 사이, 그리고 바람직하게는 3nm 미만으로 구성될 수 있다.
프로그래밍 가능한 자성층의 두께는 3nm보다 작을 수 있다.
판독 어셈블리의 자성층(38)은 자성 재료 또는 자성 재료의 화합물로 제조될 수 있거나, 자성 재료 및 비자성 재료의 여러 층을 포함할 수 있다.
특정 실시예가 설명되었다. 다양한 대안 및 변경이 본 기술분야의 통상의 기술자에게 나타날 것이다. 특히, 특정 구성이 설명되었지만, 각각의 암에 대해, 암의 중앙 축의 방향에서 접촉부를 보는 암에 배치된 외부 관찰자가 암 중 하나의 암에 대해 대부분이 그의 좌측에서, 그리고 암 중 나머지 암에 대부분이 그의 우측에서 암에 가장 가까운 접촉부의 부분을 만나는 한 다른 구성이 가능하다.
또한, 전술한 자성 소자의 접촉부의 각각의 층은 원하는 특성을 얻기 위해 본 기술분야에서 공지된 방식으로 층의 스택으로 구성될 수 있다.
또한, 전술한 자성 메모리 소자에서, 암은 직선형이지만, 암은 또한 접촉부에 가장 가까운 부분에서 직선형 암과 동일한 방향을 가지며, 그리고 직선형 암의 중앙 축에 의해 정의된 중앙 축을 가지면서 만곡될 수 있다.

Claims (12)

  1. 자성 메모리 소자로서,
    전도층 부분(32)과 비자성층 부분(36) 사이에 자성층 부분(34)을 포함하는 접촉부(31; 51; 61; 71; 81; 91; 101) ― 상기 자성층은 층들의 평면에 수직인 자화를 가짐 ―; 및
    2개의 암(44A, 44B)에 의해 연장된 중심 부분을 포함하는 각진 전도성 트랙(42; 52; 62; 72; 82; 92; 102) ― 상기 접촉부는 상기 트랙 상에 전체적으로 배열됨 ―
    을 포함하고, 각각의 암에 대해, 상기 암의 중앙 축(45A, 45B)을 따라 상기 접촉부를 향해 흐르는 전류는 상기 암 중 하나의 암(44A)에 대해서는 주로 좌측에서 그리고 나머지 암(44B)에 대해서는 주로 우측에서 암에 가장 가까운 상기 접촉부의 부분과 만나는, 자성 메모리 소자.
  2. 제1항에 있어서,
    전도층(34) 및 비자성층(36)은 두께, 조성, 또는 구조가 상이한, 자성 메모리 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 자성층은 3nm보다 작은 두께를 갖는, 자성 메모리 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    위에서 본 상기 접촉부(31)는 디스크 형상인, 자성 메모리 소자(30).
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    각각의 암(44A, 44B)에 대해, 상기 암에 가장 가까운 상기 접촉부의 부분은, 위에서 볼 때 상기 암의 상기 중앙 축(45A, 45B)과 예각을 이루는 방향으로 신장된 부분을 포함하는, 자성 메모리 소자(50; 60; 70; 80; 90; 100).
  6. 제5항에 있어서,
    상기 예각은 30°내지 60°인, 자성 메모리 소자.
  7. 제5항 또는 제6항에 있어서,
    상기 신장된 부분 중 적어도 하나는 팁을 형성하는, 자성 메모리 소자(50; 60; 70; 80; 90).
  8. 제5항 또는 제6항에 있어서,
    상기 신장된 부분 중 적어도 하나는 둥근 팁을 형성하는, 자성 메모리 소자(50; 60; 70; 80; 90).
  9. 제8항에 있어서,
    상기 둥근 팁은 1 내지 10nm 인 곡선 반경을 갖는, 자성 메모리 소자(50; 60; 70; 80; 90).
  10. 제5항 내지 제9항 중 어느 한 항에 있어서,
    상기 접촉부(51; 61; 71)는 축(54; 66; 76)을 따라 신장된 형상을 가지고, 상기 트랙(52; 62; 72)은 실질적으로 직각으로 각을 이루는, 자성 메모리 소자(50; 60; 70).
  11. 제5항 내지 제10항 중 어느 한 항에 있어서,
    상기 접촉부는 중심 부분(83; 93; 103)을 가지며, 상기 중심 부분(83; 93; 103)은 상기 암 중 하나의 암(44B) 방향으로 신장된 직사각형의 형태이고 나머지 암에 가장 가까운 암(44B)의 에지에 인접하여 위치되는, 자성 메모리 소자(80; 90; 100).
  12. 제1항 내지 제11항 중 어느 한 항에 따른 메모리 소자를 프로그래밍하는 방법으로서,
    하나의 암에서 나머지 암으로 전류를 통과시키는 단계를 포함하고, 상기 전류의 방향은 요구되는 프로그래밍을 획득하기 위해 선택되는, 메모리 소자를 프로그래밍하는 방법.
KR1020187010538A 2015-10-16 2016-10-05 자성 메모리 소자 KR102582983B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1559914A FR3042634B1 (fr) 2015-10-16 2015-10-16 Point memoire magnetique
FR1559914 2015-10-16
PCT/FR2016/052568 WO2017064394A1 (fr) 2015-10-16 2016-10-05 Point memoire magnetique

Publications (2)

Publication Number Publication Date
KR20180070581A true KR20180070581A (ko) 2018-06-26
KR102582983B1 KR102582983B1 (ko) 2023-09-25

Family

ID=55486758

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187010538A KR102582983B1 (ko) 2015-10-16 2016-10-05 자성 메모리 소자

Country Status (7)

Country Link
US (1) US10381059B2 (ko)
EP (1) EP3363056A1 (ko)
JP (1) JP6949834B2 (ko)
KR (1) KR102582983B1 (ko)
CN (1) CN108352445B (ko)
FR (1) FR3042634B1 (ko)
WO (1) WO2017064394A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833249B2 (en) 2017-09-18 2020-11-10 Centre National De La Recherche Scientifique Magnetic memory cell of current programming type
US10541268B2 (en) 2017-12-28 2020-01-21 Spin Memory, Inc. Three-dimensional magnetic memory devices
US10326073B1 (en) * 2017-12-29 2019-06-18 Spin Memory, Inc. Spin hall effect (SHE) assisted three-dimensional spin transfer torque magnetic random access memory (STT-MRAM)
US10693056B2 (en) 2017-12-28 2020-06-23 Spin Memory, Inc. Three-dimensional (3D) magnetic memory device comprising a magnetic tunnel junction (MTJ) having a metallic buffer layer
US10347308B1 (en) 2017-12-29 2019-07-09 Spin Memory, Inc. Systems and methods utilizing parallel configurations of magnetic memory devices
US10424357B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction (MTJ) memory device having a composite free magnetic layer
US10803916B2 (en) 2017-12-29 2020-10-13 Spin Memory, Inc. Methods and systems for writing to magnetic memory devices utilizing alternating current
US10403343B2 (en) 2017-12-29 2019-09-03 Spin Memory, Inc. Systems and methods utilizing serial configurations of magnetic memory devices
US10770510B2 (en) 2018-01-08 2020-09-08 Spin Memory, Inc. Dual threshold voltage devices having a first transistor and a second transistor
US10319424B1 (en) 2018-01-08 2019-06-11 Spin Memory, Inc. Adjustable current selectors
US10192789B1 (en) 2018-01-08 2019-01-29 Spin Transfer Technologies Methods of fabricating dual threshold voltage devices
US10878870B2 (en) 2018-09-28 2020-12-29 Spin Memory, Inc. Defect propagation structure and mechanism for magnetic memory
US10692556B2 (en) 2018-09-28 2020-06-23 Spin Memory, Inc. Defect injection structure and mechanism for magnetic memory
US10916282B2 (en) * 2019-06-20 2021-02-09 International Business Machines Corporation Control of switching trajectory in spin orbit torque devices by micromagnetic configuration

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090273972A1 (en) * 2006-04-11 2009-11-05 Institute Of Physics, Chinese Academy Of Sciences Magnetic logic element with toroidal multiple magnetic films and a method of logic treatment using the same
US20100207220A1 (en) * 2007-10-19 2010-08-19 Snu R & Db Foundation Ultrafast magnetic recording element and nonvolatile magnetic random access memory using the magnetic recording element
JP2012099210A (ja) * 2010-11-04 2012-05-24 Seagate Technology Llc メモリ装置およびその動作方法
KR20130071467A (ko) * 2010-07-26 2013-06-28 상뜨로 나쇼날 드 라 러쉐르쉐 샹띠피크 자기 메모리 소자

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6707122B1 (en) * 1999-11-30 2004-03-16 Nec Laboratories America, Inc. Extraordinary magnetoresistance at room temperature in inhomogeneous narrow-gap semiconductors
US6508119B2 (en) * 2000-07-21 2003-01-21 International Avionics, Inc. Liquid level measurement and fuel transducer using anisotropic magnetoresistance device
US6638774B2 (en) * 2002-01-15 2003-10-28 Infineon Technologies, Ag Method of making resistive memory elements with reduced roughness
JP5486731B2 (ja) * 2011-03-22 2014-05-07 ルネサスエレクトロニクス株式会社 磁気メモリ
JP5677186B2 (ja) * 2011-05-06 2015-02-25 株式会社東芝 半導体記憶装置
FR3031622B1 (fr) * 2015-01-14 2018-02-16 Centre National De La Recherche Scientifique Point memoire magnetique

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090273972A1 (en) * 2006-04-11 2009-11-05 Institute Of Physics, Chinese Academy Of Sciences Magnetic logic element with toroidal multiple magnetic films and a method of logic treatment using the same
US20100207220A1 (en) * 2007-10-19 2010-08-19 Snu R & Db Foundation Ultrafast magnetic recording element and nonvolatile magnetic random access memory using the magnetic recording element
KR20130071467A (ko) * 2010-07-26 2013-06-28 상뜨로 나쇼날 드 라 러쉐르쉐 샹띠피크 자기 메모리 소자
JP2012099210A (ja) * 2010-11-04 2012-05-24 Seagate Technology Llc メモリ装置およびその動作方法

Also Published As

Publication number Publication date
KR102582983B1 (ko) 2023-09-25
EP3363056A1 (fr) 2018-08-22
WO2017064394A1 (fr) 2017-04-20
FR3042634A1 (fr) 2017-04-21
US20180308534A1 (en) 2018-10-25
CN108352445B (zh) 2021-09-28
CN108352445A (zh) 2018-07-31
FR3042634B1 (fr) 2017-12-15
US10381059B2 (en) 2019-08-13
JP2018537846A (ja) 2018-12-20
JP6949834B2 (ja) 2021-10-13

Similar Documents

Publication Publication Date Title
KR102582983B1 (ko) 자성 메모리 소자
US10522742B2 (en) Spin current magnetization reversal element, magnetoresistance effect element, and magnetic memory
US9425387B1 (en) Magnetic element with perpendicular magnetic anisotropy for high coercivity after high temperature annealing
US10096771B2 (en) Magnetic element and memory device
JP6751397B2 (ja) 磁気メモリスロット
JP6297104B2 (ja) 磁気記憶装置及びその製造方法
JP3868375B2 (ja) 磁気記憶素子、その製造方法および駆動方法、ならびにメモリアレイ
US8716817B2 (en) Magnetic memory element and nonvolatile memory device
US20190080738A1 (en) Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten
US6379978B2 (en) Memory cell configuration in which an electrical resistance of a memory element represents an information item and can be influenced by a magnetic field, and method for fabricating it
KR101338050B1 (ko) 평면외 자기 터널 접합 셀들을 스위칭하는 방법
JP2018537846A5 (ko)
KR20180003599A (ko) 자기 터널 접합
JP6970654B2 (ja) 磁気記憶装置
US8324672B2 (en) Spin transport device
US10622046B2 (en) Magnetic memory cell
US8481337B2 (en) Manufacturing method of silicon spin transport device and silicon spin transport device
EP2760025B1 (en) TAS-MRAM element with low writing temperature
US20190088859A1 (en) Magnetic memory device
EP3882995A1 (en) Magnetoresistive element comprising discontinuous interconnect segments and magnetic memory comprising a plurality of the magnetoresistive element
JPH11289115A (ja) スピン偏極素子
JP2005260273A (ja) トンネル相変態磁気抵抗（ｔｐｍｒ）素子
JP2001291914A (ja) 磁気抵抗（ｍｒ）素子の構造および製造方法
JP2001358382A (ja) 磁気抵抗（ｍｒ）素子の構造および製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant