JP5072877B2 - スピントランジスタ - Google Patents
スピントランジスタ Download PDFInfo
- Publication number
- JP5072877B2 JP5072877B2 JP2009030130A JP2009030130A JP5072877B2 JP 5072877 B2 JP5072877 B2 JP 5072877B2 JP 2009030130 A JP2009030130 A JP 2009030130A JP 2009030130 A JP2009030130 A JP 2009030130A JP 5072877 B2 JP5072877 B2 JP 5072877B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- heusler alloy
- semiconductor substrate
- mgo
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Magnetic Films (AREA)
- Hall/Mr Elements (AREA)
Description
まず、本発明の第1実施形態のホイスラー合金を用いた埋め込み型スピンMOSFETについて説明する。
次に、本発明の第2実施形態のホイスラー合金を用いた埋め込み型スピンMOSFETについて説明する。第2実施形態において前記第1実施形態における構成と同様の部分には同じ符号を付す。第2実施形態は、第1実施形態においてソース領域またはドレイン領域の少なくとも一方に、ホイスラー合金層、MgO層、ホイスラー合金層の積層から形成されたMTJ構造を有するものである。
本発明の実施例1として、図12に示すように、Si(001)基板11上に膜厚の異なるMgO層14をそれぞれ作製した。作製には超高真空スパッタ装置を用いた。図12は、実施例1として作製した構造の断面図である。
本発明の実施例2として、図14に示すように、Si(001)基板11上に膜厚が1nmのMgO層14を形成した後、MgO層14上にホイスラー合金層15を膜厚30nm形成した構造を作製した。ホイスラー合金層15としては、Co2Fe(Al0.5Si0.5)を用い、超高真空スパッタ装置によって作製した。作製後に、400℃及び500℃のアニール処理を行った。図14は、実施例2として作製した構造の断面図である。
本発明の実施例3として、図16に示すように、Si(001)基板11上に膜厚が5nmの配向したMgO層14を形成した後、MgO層14上にホイスラー合金層15を膜厚30nm形成した構造を作製した。ホイスラー合金層15としては、Co2Fe(Al0.5Si0.5)を用い、超高真空スパッタ装置によって作製した。図16は、実施例3として作製した構造の断面図である。
本発明の実施例4として、図1及び図9に示したスピンMOSFETを作製した。作製方法は第1、第2実施形態で記述した通りである。ホイスラー合金層としては、Co2Fe(Al0.5Si0.5)を用い、超高真空スパッタ装置によって作製した。
Claims (4)
- 半導体基板上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板に設けられた溝に形成されたソース電極及びドレイン電極を備え、前記ソース電極及びドレイン電極の一方は、
前記半導体基板に設けられた前記溝内の底面上、及び前記溝内の前記ゲート電極側の側面上に形成された第1酸化層と、
前記溝内の前記第1酸化層上に形成された第1ホイスラー合金層とを具備し、
前記側面上に形成された前記第1酸化層は前記底面上に形成された前記第1酸化層より膜厚が薄いことを特徴とし、
前記ソース電極及びドレイン電極の他方は、
前記半導体基板に設けられた前記溝内の底面上、及び前記溝内の前記ゲート電極側の側面上に形成された第2酸化層と、
前記溝内の前記第2酸化層上に形成された第2ホイスラー合金層と、
前記溝内の前記第2ホイスラー合金層の底面上及び側面上に形成された第3酸化層と、
前記溝内の前記第3酸化層上に形成された第3ホイスラー合金層とを具備し、
前記溝内の前記側面上に形成された前記第2酸化層は前記底面上に形成された前記第2酸化層より膜厚が薄く、前記第2ホイスラー合金層の前記側面上に形成された第3酸化層は前記底面上に形成された第3酸化層より膜厚が薄いことを特徴とするスピントランジスタ。 - 前記第1,第2,第3酸化層は、NaCl構造を有し、かつ(001)配向した膜であることを特徴とする請求項1に記載のスピントランジスタ。
- 前記第1,第2,第3酸化層は、酸化マグネシウムを含むことを特徴とする請求項1または2に記載のスピントランジスタ。
- 前記半導体基板は、Si、Ge、GaAsの少なくともいずれかを表面に含むことを特徴とする請求項1乃至3のいずれかに記載のスピントランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030130A JP5072877B2 (ja) | 2009-02-12 | 2009-02-12 | スピントランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009030130A JP5072877B2 (ja) | 2009-02-12 | 2009-02-12 | スピントランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010186875A JP2010186875A (ja) | 2010-08-26 |
JP5072877B2 true JP5072877B2 (ja) | 2012-11-14 |
Family
ID=42767346
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009030130A Expired - Fee Related JP5072877B2 (ja) | 2009-02-12 | 2009-02-12 | スピントランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5072877B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007189039A (ja) * | 2006-01-13 | 2007-07-26 | Alps Electric Co Ltd | トンネル型磁気検出素子及びその製造方法 |
JP4384196B2 (ja) * | 2007-03-26 | 2009-12-16 | 株式会社東芝 | スピンfet、磁気抵抗効果素子及びスピンメモリ |
-
2009
- 2009-02-12 JP JP2009030130A patent/JP5072877B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010186875A (ja) | 2010-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4703660B2 (ja) | スピンmos電界効果トランジスタ | |
US11849646B2 (en) | Nitride capping layer for spin torque transfer (STT) magnetoresistive random access memory (MRAM) | |
JP4580966B2 (ja) | ホイスラー合金を有する積層体、この積層体を用いたスピンmos電界効果トランジスタ及びトンネル磁気抵抗効果素子 | |
US7352021B2 (en) | Magnetic random access memory devices having titanium-rich lower electrodes with oxide layer and oriented tunneling barrier | |
US20230060687A1 (en) | Dual Magnetic Tunnel Junction Devices For Magnetic Random Access Memory (Mram) | |
JP4764466B2 (ja) | ホイスラー合金を有する積層体、この積層体を用いた磁気抵抗素子、及びスピントランジスタ | |
KR101929583B1 (ko) | 비휘발성 자기 메모리 소자 | |
KR102567975B1 (ko) | 자기 소자 | |
JP7442580B2 (ja) | 調整可能な大きい垂直磁気異方性を有する磁気トンネル接合 | |
US11087810B2 (en) | Free layer structure in magnetic random access memory (MRAM) for Mo or W perpendicular magnetic anisotropy (PMA) enhancing layer | |
KR20100039310A (ko) | 자기저항 효과 소자의 제조 방법 | |
US20140284733A1 (en) | Magnetoresistive element | |
JP2012204432A (ja) | 磁気ランダムアクセスメモリ及びその製造方法 | |
TWI602329B (zh) | 磁穿隧接面 | |
JP5144569B2 (ja) | スピントランジスタ及び論理回路装置 | |
KR102505246B1 (ko) | 반도체 메모리 장치 | |
JP5072877B2 (ja) | スピントランジスタ | |
KR20130103125A (ko) | 자기 소자 | |
JP2009239122A (ja) | 磁気抵抗効果素子及びスピンmos電界効果トランジスタ | |
US10867651B2 (en) | Initialization process for magnetic random access memory (MRAM) production | |
JP5377531B2 (ja) | スピンmos電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120704 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120821 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |