KR20130103125A - 자기 소자 - Google Patents

자기 소자 Download PDF

Info

Publication number
KR20130103125A
KR20130103125A KR1020120024503A KR20120024503A KR20130103125A KR 20130103125 A KR20130103125 A KR 20130103125A KR 1020120024503 A KR1020120024503 A KR 1020120024503A KR 20120024503 A KR20120024503 A KR 20120024503A KR 20130103125 A KR20130103125 A KR 20130103125A
Authority
KR
South Korea
Prior art keywords
magnetic
pattern
layer
metallic glass
conductive
Prior art date
Application number
KR1020120024503A
Other languages
English (en)
Other versions
KR101950004B1 (ko
Inventor
김기준
권형준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020120024503A priority Critical patent/KR101950004B1/ko
Priority to US13/682,737 priority patent/US8823119B2/en
Publication of KR20130103125A publication Critical patent/KR20130103125A/ko
Application granted granted Critical
Publication of KR101950004B1 publication Critical patent/KR101950004B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Abstract

자기 소자는 자성층 패턴을 포함하는 자성체 구조와, 금속성 유리 합금 (metallic glass alloy)을 포함하고 상기 자성체 구조의 적어도 일부를 덮는 도전 패턴을 포함한다.

Description

자기 소자 {Magnetic device}
본 발명의 기술적 사상은 자기 소자에 관한 것으로, 특히 비휘발성 자성층을 구비하는 자기 소자 및 그 제조 방법에 관한 것이다.
자기터널접합 (magnetic tunnel junction: MTJ)의 자기저항 특성을 이용하는 전자 소자에 대한 많은 연구가 이루어지고 있다. 특히, 고집적화된 MRAM (magnetic random access memory) 소자의 MTJ 셀이 미세화됨에 따라, MTJ (magnetic tunnel junction) 셀에 직접 전류를 인가하여 자화반전을 유도하여 STT (spin transfer torque)라는 물리 현상에 의해 정보를 저장하는 STT-MRAM이 주목을 받고 있다. 고집적화된 STT-MRAM을 구현하기 위하여 미세한 크기의 MTJ 구조를 형성할 필요가 있다. 이와 같이 미세한 크기의 MTJ 구조를 형성하는 경우, 신뢰성 있는 MTJ 셀을 얻는 데 유리하게 적용될 수 있는 MTJ 구조의 형성 기술이 필요하다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 고집적화된 고밀도 자기 소자를 제조하는 데 있어서, 기판상에 형성되는 복수의 자성 패턴에서의 CD (critical dimension) 균일도를 향상시키는 효과를 제공할 수 있는 물질층을 포함하는 자기 소자를 제공하는 것이다.
본 발명의 기술적 사상에 의한 제1 양태에 따른 자기 소자는 자성층 패턴을 포함하는 자성체 구조와, 금속성 유리 합금 (metallic glass alloy)을 포함하고 상기 자성체 구조의 적어도 일부를 덮는 도전 패턴을 포함한다.
상기 금속성 유리 합금은 1B 족, 2A 족, 3A 족, 4A 족, 또는 8B 족 중에서 선택되는 적어도 하나의 제1 원소를 포함하고, 상기 적어도 하나의 제1 원소는 40 ∼ 80 원자%의 양으로 함유되는 주성분 원소를 포함할 수 있다.
상기 금속성 유리 합금은 적어도 1000 MPa의 경도 (hardness) 및/또는 적어도 10 MPam1 /2의 파괴 인성 (fracture toughness)를 가질 수 있다.
상기 도전 패턴은 상기 금속성 유리 합금을 포함하는 제1 층과, 결정질(crystalline) 금속을 포함하는 제2 층을 포함할 수 있다.
본 발명의 기술적 사상에 의한 제2 양태에 따른 자기 소자는 자성층 패턴과, 수평 방향에서 제1 폭을 가지는 터널링 배리어를 포함하는 자성체 구조와, 상기 자성체 구조 위에 형성되고, 수평 방향에서 상기 제1 폭과 같거나 더 작은 제2 폭을 가지고, 금속성 유리 합금 (metallic glass alloy)을 포함하는 도전 패턴을 포함한다.
본 발명의 기술적 사상에 의한 자기 소자는 향상된 CD 균일도를 가지는 미세한 폭의 복수의 자성체 구조를 포함한다. 상기 복수의 자성체 구조를 형성하기 위한 자성층의 식각 공정시 경도 (hardness) 및/또는 파괴 인성 (fracture toughness)이 우수한 금속성 유리 합금을 포함하는 도전성 마스크 패턴을 식각 마스크로 이용한다. 따라서, 통상의 경우에 비해 감소된 두께를 가지는 식각 마스크를 사용하여 자성층을 포함하는 적층 구조를 식각할 수 있으며, 적층 구조의 식각 후 얻어지는 자성체 구조들 또는 자기저항 소자들의 CD (critical dimension) 균일도를 향상시킬 수 있다. 상기 금속성 유리 합금을 포함하는 도전성 마스크 패턴 중 식각 마스크로 이용하고 남은 부분을 전극으로 이용함으로써, 자기소자의 두께를 감소시킬 수 있다.
도 1a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 단면도이다.
도 1b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 단면도이다.
도 1c는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 단면도이다.
도 2는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 단면도이다.
도 3은 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 단면도이다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 단면도이다.
도 5는 본 발명의 기술적 사상에 의한 자기 소자에 포함되는 금속성 유리 합금 패턴의 물리적 특성을 보여주는 그래프이다.
도 6a 내지 도 6h는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 7은 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자의 개략적인 단면도이다.
도 8은 본 발명의 기술적 사상에 의한 자기 소자를 포함하는 시스템이다.
도 9는 본 발명의 기술적 사상에 의한 자기 소자를 포함하는 메모리 카드이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 첨부 도면에 있어서, 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자(100A)의 단면도이다.
자기 소자(100A)는 자성체 구조(110)와, 상기 자성체 구조(110)의 상면을 덮는 도전 패턴(130A)을 포함한다. 상기 도전 패턴(130A)은 금속성 유리 합금 패턴 (metallic glass alloy pattern)(132)을 포함한다.
상기 자성체 구조(110)는 수직 방향으로 순차 적층된 하부 전극(112), 하부 자성층 패턴(114), 터널링 배리어(115), 상부 자성층 패턴(116), 및 도전성 캡핑 패턴(118)을 포함한다.
일부 실시예에서, 상기 하부 자성층 패턴(114) 및 상부 자성층 패턴(116) 중 적어도 하나는 Co/Pd, Co/Pt, Co/Ni, Fe/Pd, Fe/Pt, MgO, PtMn, IrMn, CoFe 합금, 또는 CoFeB 합금 중에서 선택되는 적어도 하나의 물질을 포함한다.
상기 터널링 배리어(115)는 수평 방향에서 제1 폭(W11)을 가진다. 그리고, 상기 금속성 유리 합금 패턴(132)을 포함하는 도전 패턴(130A)은 수평 방향에서 제1 폭(W11)과 같거나 더 작은 제2 폭(W12)을 가진다. 도 1a에는 상기 터널링 배리어(115)의 제1 폭(W11)과 상기 도전 패턴(130A)의 제2 폭(W12)이 대략 동일한 것으로 도시되어 있으나, 본 발명은 이에 한정되는 것은 아니다. 일부 실시예에서, 상기 자성체 구조(110)는 도전성 캡핑 패턴(118)으로부터 상기 하부 전극(112) 측에 더 가까워질수록 더 큰 폭을 가지도록 형성될 수 있으며, 따라서 상기 자성체 구조(110)는 경사진 측벽을 가질 수 있다. 그리고, 상기 터널링 배리어(115)의 제1 폭(W11)이 상기 도전 패턴(130A)의 제2 폭(W12) 보다 더 클 수 있다.
상기 하부 전극(112)은 Ti, Ta, Ru, TiN, TaN, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 일부 실시예에서, 상기 하부 전극(112)은 Ti＼Ru, Ta＼Ru, TiN＼Ru, TaN＼Ru, 또는 TiN＼Ru 중에서 선택되는 이중층 구조를 가질 수 있다. 일부 실시예에서, 상기 하부 전극(112)은 약 20 ∼ 50 Å의 두께를 가진다.
상기 하부 자성층 패턴(114)은 Fe, Co, Ni, Pd, 또는 Pt 중에서 선택되는 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상기 하부 자성층 패턴(114)은 Co-M1 합금 (여기서, M1은 Pt, Pd, 또는 Ni 중에서 선택되는 적어도 하나의 금속), 또는 Fe-M2 합금 (여기서, M2는 Pt, Pd, 또는 Ni 중에서 선택되는 적어도 하나의 금속)으로 이루어진다. 다른 실시예에서, 상기 하부 자성층 패턴(114)은 B, C, Cu, Ag, Au, 또는 Cr 중에서 선택되는 적어도 하나의 물질을 더 포함한다. 일부 실시예에서, 상기 하부 자성층 패턴(114)은 약 10 ∼ 50 Å의 두께를 가진다.
상기 상부 자성층 패턴(116)은 Co, Co-M1 합금 (여기서, M1은 Pt, Pd, 또는 Ni 중에서 선택되는 적어도 하나의 금속), Fe-M2 합금 (여기서, M2는 Pt, Pd, 또는 Ni 중에서 선택되는 적어도 하나의 금속), Ru, Ta, Cr, 또는 Cu 중에서 선택되는 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상기 상부 자성층 패턴(116)은 약 30 ∼ 500 Å의 두께를 가진다.
일부 실시예에서, 상기 하부 자성층 패턴(114) 및 상부 자성층 패턴(116) 중 적어도 하나는 PMA (perpendicular magnetic anisotropy) 물질을 포함한다. 일부 실시예에서, 상기 하부 자성층 패턴(114) 및 상부 자성층 패턴(116) 중 적어도 하나는 SAF (Synthetic anti-ferromagnet) 구조를 포함한다. 상기 SAF 구조는 강자성체 적층 구조 중에 Ru 중간층이 삽입된 구조이다. 예를 들면, 상기 SAF 구조는 CoFeB/Ta/(Co/Pt)m/Ru/(Co/Pd)n (여기서, m 및 n은 자연수)의 다층 구조를 가질 수 있다. 본 발명에서 채용 가능한 SAF 구조는 상기 예시된 바에 한정되는 것은 아니며, 다양하게 변형된 구조를 채용할 수 있다.
상기 하부 자성층 패턴(114)과 상부 자성층 패턴(116)과의 사이에 개재되어 있는 상기 터널링 배리어(115)는 MgO, Al2O3, B2O3, 또는 SiO2 로 이루어질 수 있다. 일부 실시예에서, 상기 터널링 배리어(115)는 약 5 ∼ 30 Å의 두께를 가진다.
상기 도전성 캡핑 패턴(118)은 Ti, Ta, Ru, TiN, TaN, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 일부 실시예에서, 상기 도전성 캡핑 패턴(118)은 Ti＼Ru, Ta＼Ru, TiN＼Ru, TaN＼Ru, 또는 TiN＼Ru 중에서 선택되는 이중층 구조를 가질 수 있다. 일부 실시예에서, 상기 도전성 캡핑 패턴(118)은 약 20 ∼ 50 Å의 두께를 가진다.
상기 자성체 구조(110)에서, 상기 하부 자성층 패턴(114) 및 상부 자성층 패턴(116)의 구성은 상기 설명에만 제한되는 것은 아니며, 다양한 변형이 가능하다. 예를 들면, 상기 하부 자성층 패턴(114)에 대한 상기 설명이 상기 상부 자성층 패턴(116)에 적용될 수도 있고, 그 반대로 상기 상부 자성층 패턴(116)에 대한 상기 설명이 상기 하부 자성층 패턴(114)에 적용될 수도 있다.
일부 실시예에서, 상기 자성체 구조(110)는 수직 자화 방식의 MTJ (magnetic tunnel junction) 소자를 구현하는 데 사용될 수 있다.
상기 자기 소자(100A)에서, 상기 도전성 캡핑 패턴(118) 및 금속성 유리 합금 패턴(132)은 상부 전극을 구성할 수 있다.
상기 금속성 유리 합금 패턴(132)은 그 원자 구조에서 뚜렷한 특정 패턴이 존재하지 않는 비정질 원자 구조를 가지는 합금으로서, 다중 성분의 화학조성 (multi-component chemical compositions)을 갖는다. 상기 금속성 유리 합금 패턴(132)은 서로 다른 3 개 이상의 원소를 포함하는 합금으로 이루어진다.
일부 실시예에서, 상기 금속성 유리 합금 패턴(132)은 1B 족, 2A 족, 3A 족, 4A 족, 또는 8B 족 중에서 선택되는 적어도 하나의 제1 원소를 포함한다. 일부 실시예에서, 상기 적어도 하나의 제1 원소는 40 ∼ 80 원자%의 양으로 함유되는 주성분을 포함한다. 예를 들면, 상기 제1 원소는 Zr, Pd, Pt, Fe, Cu, Mg, 또는 La 중에서 선택되는 적어도 하나의 원소로 이루어질 수 있다.
다른 일부 실시예에서, 상기 금속성 유리 합금 패턴(132)은 상기 적어도 하나의 제1 원소에 더하여, 3B 족, 4B 족, 5A 족, 5B 족, 6A 족, 또는 란탄 계열 중에서 선택되는 적어도 하나의 제2 원소를 더 포함한다.
일부 실시예에서, 상기 금속성 유리 합금 패턴(132)은 Zr, Pd, Pt, Fe, Cu, Mg, 또는 La 중에서 선택되고, 40 ∼ 80 원자%의 양으로 함유되는 제1 원소와, Si, Cu, Al, Mo, C, P, Ti, Be, 또는 Zr 중에서 선택되고, 10 ∼ 40 원자%의 양으로 함유되는 적어도 하나의 제2 원소와, Cu, Al, Ni, Si, Tb, Co, B, Er, Cr, Mo, C, P, Hf, Ti, Ta, Au, Ag, Ge, Ce, Ca, Gd, Nb, 또는 V 중에서 선택되고, 0.1 ∼ 10 원자%의 양으로 함유되는 적어도 하나의 제3 원소를 포함한다. 여기서, 상기 제1 원소, 상기 제2 원소, 및 상기 제3 원소는 각각 서로 다른 원소로 이루어진다.
일부 실시예에서, 상기 금속성 유리 합금 패턴(132)은 Zr를 주성분으로 하는 금속성 유리로 이루어진다. 상기 금속성 유리 합금 패턴(132)은 ZraCubAlcNidSieTifBegVhNbi (식중, a, b, c, d, e, f, g, h, 및 i는 각각 원자%, 40 ≤ a ≤ 80, 10 ≤ b ≤ 35, 0 ≤ c ≤ 15, 0 ≤ d ≤ 15, 0 ≤ e ≤ 10, 0 ≤ f ≤ 15, 0 ≤ g ≤ 30, 0 ≤ h ≤ 10, 0 ≤ i ≤ 5, a + b + c + d + e + f + g + h + i = 100)의 식으로 표시될 수 있다. 예를 들면, 상기 금속성 유리 합금 패턴(132)은 Zr75Cu19Al6, Zr47Cu31Al13Ni9, Zr61Cu17 .5Al7 .5Ni10Si4, Zr60Al13Ni10Ti13V4, Zr55Cu30Al10Ni5, Zr41 .2Cu12 .5Ni10Ti13 .8Be22 .5, Zr46 .75Cu7 .5Ni10Ti8 .25Be27 .5, Zr52.5Cu17.9Al10Ni14.6Ti5, 또는 Zr58 .5Cu15 .6Al10 .3Ni12 .8Nb2 . 8 로 표시될 수 있다.
다른 일부 실시예에서, 상기 금속성 유리 합금 패턴(132)은 Pd를 주성분으로 하는 금속성 유리로 이루어진다. 상기 금속성 유리 합금 패턴(132)은 PdaSibCuc (식중, a, b, 및 c는 각각 원자%, 70 ≤ a ≤ 80, 10 ≤ b ≤ 20, 5 ≤ c ≤ 10, a + b + c = 100), 또는 PdaSibPcAgdGee (식중, a, b, c, d, 및 e는 각각 원자%, 70 ≤ a ≤ 80, 7 ≤ b ≤ 15, 5 ≤ c ≤ 10, 0.5 ≤ d ≤ 5, 0.5 ≤ e ≤ 5, a + b + c + d + e = 100)의 식으로 표시될 수 있다. 예를 들면, 상기 금속성 유리 합금 패턴(132)은 Pd76Si17Cu7 또는 Pd79Si9.5P6Ag3.5Ge2 로 표시될 수 있다.
다른 일부 실시예에서, 상기 금속성 유리 합금 패턴(132)은 Pt를 주성분으로 하는 금속성 유리로 이루어진다. 상기 금속성 유리 합금 패턴(132)은 PtaPbCucNid (식중, a, b, c, 및 d는 각각 원자%, 40 ≤ a ≤ 80, 5 ≤ b ≤ 35, 5 ≤ c ≤ 20, 1 ≤ d ≤ 10, a + b + c + d = 100)의 식으로 표시될 수 있다. 예를 들면, 상기 금속성 유리 합금 패턴(132)은 Pt57 .5P22 .5Cu14 .7Ni5 . 3 로 표시될 수 있다.
다른 일부 실시예에서, 상기 금속성 유리 합금 패턴(132)은 Fe를 주성분으로 하는 금속성 유리로 이루어진다. 상기 금속성 유리 합금 패턴(132)은 FeaCbMocBdCoePfCrgNihEri (식중, a, b, c, d, e, f, g, h, 및 i는 각각 원자%, 40 ≤ a ≤ 80, 1 ≤ b ≤ 20, 1 ≤ c ≤ 20, 1 ≤ d ≤ 10, 0 ≤ e ≤ 10, 0 ≤ f ≤ 20, 0 ≤ g ≤ 10, 0 ≤ h ≤ 10, 0 ≤ i ≤ 5, a + b + c + d + e + f + g + h = 100)의 식으로 표시될 수 있다. 예를 들면, 상기 금속성 유리 합금 패턴(132)은 Fe58C15Mo14B6Co6.5Er0.5, Fe66C10Mo10B3P8Cr3, 또는 Fe70C5Mo5B2 .5P12 .5Ni5 로 표시될 수 있다.
다른 일부 실시예에서, 상기 금속성 유리 합금 패턴(132)은 Cu를 주성분으로 하는 금속성 유리로 이루어진다. 상기 금속성 유리 합금 패턴(132)은 CuaZrbHfcTid (식중, a, b, c, 및 d는 각각 원자%, 40 ≤ a ≤ 80, 1 ≤ b ≤ 20, 1 ≤ c ≤ 20, 1 ≤ d ≤ 20, a + b + c + d = 100)의 식으로 표시될 수 있다. 예를 들면, 상기 금속성 유리 합금 패턴(132)은 Cu60Zr20Hf10Ti10 로 표시될 수 있다.
다른 일부 실시예에서, 상기 금속성 유리 합금 패턴(132)은 Mg를 주성분으로 하는 금속성 유리로 이루어진다. 상기 금속성 유리 합금 패턴(132)은 MgaCubTbc (식중, a, b, 및 c는 각각 원자%, 50 ≤ a ≤ 80, 5 ≤ b ≤ 30, 1 ≤ c ≤ 20, a + b + c = 100)의 식으로 표시될 수 있다. 예를 들면, 상기 금속성 유리 합금 패턴(132)은 Mg65Cu25Tb10 로 표시될 수 있다.
다른 일부 실시예에서, 상기 금속성 유리 합금 패턴(132)은 La를 주성분으로 하는 금속성 유리로 이루어진다. 상기 금속성 유리 합금 패턴(132)은 LaaAlbCucNidCoe (식중, a, b, c, d, 및 e는 각각 원자%, 40 ≤ a ≤ 80, 5 ≤ b ≤ 30, 1 ≤ c ≤ 20, 1 ≤ d ≤ 10, 1 ≤ e ≤ 10, a + b + c + d + e = 100)의 식으로 표시될 수 있다. 예를 들면, 상기 금속성 유리 합금 패턴(132)은 La55Al25Cu10Ni5Co5 로 표시될 수 있다.
도 1b는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자(100B)의 단면도이다. 도 1b에 있어서, 도 1a에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도전 패턴(130B)은 금속성 유리 합금을 포함하는 제1 층(132A)과, 결정질 (crystalline) 금속을 포함하는 제2 층(134)을 포함한다.
일부 실시예에서, 상기 제1 층(132A)은 도 1a에 예시된 금속성 유리 합금 패턴(132)에 대하여 설명한 바와 같은 재료로 이루어지는 비정질층이다. 일부 실시예에서, 상기 제2 층(134)은 결정질 금속을 포함한다. 일부 실시예에서, 상기 제2 층(134)은 금속 또는 금속 질화물로 이루어진다. 일부 실시예에서, 상기 제2 층(134)은 Ru, W, TiN, TaN, Ti, 또는 Ta 중에서 선택되는 적어도 하나의 물질을 포함할 수 있다. 다른 일부 실시예에서, 상기 제2 층(134)은 Ru＼TiN 또는 TiN＼W의 이중층 구조를 가질 수 있다.
도 1b에는 도전 패턴(130B)에 상기 제1 층(132A) 및 제2 층(134)이 각각 1 층 씩 포함된 경우를 예시하였으나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 예를 들면, 상기 도전 패턴(130B)은 상기 제1 층(132A)과 같은 복수의 비정질층과 상기 제2 층(134)과 같은 복수의 결정질층이 교대로 1 층씩 적층된 다중층 구조를 가질 수도 있다.
도 1c는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자(100C)의 단면도이다. 도 1c에 있어서, 도 1a 및 도 1b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
자기 소자(100C)의 도전 패턴(130C)은 금속성 유리 합금을 포함하는 제1 층(132A)이 결정질 금속을 포함하는 제2 층(134)의 위에 형성되어 있다는 점을 제외하고, 도 1b에 예시한 자기 소자(100B)와 동일하다. 자기 소자(100C)에서는 제2 층(134)이 도전성 캡핑 패턴(118)의 바로 위에 형성되어 있으며, 따라서, 상기 제1 층(132A)은 상기 제2 층(134)을 사이에 두고 자성체 구조(110)와 이격되어 있다. 상기 제1 층(132A) 및 제2 층(134)에 대한 보다 상세한 사항은 도 1b를 참조하여 설명한 바를 참조한다.
도 2는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자(200)의 단면도이다. 도 2에 있어서, 도 1a에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
자기 소자(200)는 자성체 구조(210)와, 상기 자성체 구조(210)의 상면을 덮는 도전 패턴(130A)을 포함한다. 상기 도전 패턴(130A)은 금속성 유리 합금 패턴(132)을 포함한다. 일부 실시예에서, 상기 도전 패턴(130A) 대신, 도 1b 또는 도 1c에 예시한 바와 같이 금속성 유리 합금을 포함하는 제1 층(132A)과, 결정질 금속을 포함하는 제2 층(134)을 포함하는 도전 패턴(130B) 또는 도전 패턴(130C)을 형성할 수도 있다.
상기 자성체 구조(210)는 수직 방향으로 순차 적층된 하부 전극(112), 하부 자성층 패턴(114), 터널링 배리어(115), 상부 자성층 패턴(216), 및 도전성 캡핑 패턴(118)을 포함한다.
상기 상부 자성층 패턴(216)은 터널링 배리어(115) 위에 차례로 적층된 핀드층 (pinned layer)(216A) 및 피닝층 (pinning layer)(216B)을 포함한다.
상기 핀드층(216A)은 Co, Fe, Pt, 또는 Pd 중에서 선택되는 적어도 하나의 강자성 물질을 포함할 수 있다. 상기 핀드층(216A)은 도 1a를 참조하여 설명한 바와 같은 SAF 구조를 가질 수 있다. 일부 실시예에서, 상기 핀드층(216A)은 약 30 ∼ 50 Å의 두께를 가진다.
상기 피닝층(216B)은 반강자성 물질 (anti-ferromagnetic material)을 포함할 수 있다. 일부 실시예에서, 상기 피닝층(216B)은 PtMn, IrMn, NiMn, FeMn, MnO, MnS, MnTe, MnF2, FeCl2, FeO, CoCl2, CoO, NiCl2, NiO, 또는 Ni 중에서 선택되는 적어도 하나를 포함할 수 있다. 일부 실시예에서, 상기 피닝층(216B)은 약 50 ∼ 150 Å의 두께를 가진다.
상기 자기 소자(200)에서 상기 도전성 캡핑 패턴(118) 및 금속성 유리 합금 패턴(132)은 상부 전극을 구성할 수 있다.
일부 실시예에서, 상기 자성체 구조(210)는 수평 자화 방식의 MTJ 소자를 구현하는 데 사용될 수 있다.
도 3은 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자(300)의 단면도이다. 도 3에 있어서, 도 1a에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
자기 소자(300)는 자성체 구조(310)와, 상기 자성체 구조(310)의 상면을 덮는 도전 패턴(130A)을 포함한다. 상기 도전 패턴(130A)은 금속성 유리 합금 패턴(132)을 포함한다. 일부 실시예에서, 상기 도전 패턴(130A) 대신, 도 1b 또는 도 1c에 예시한 바와 같이 금속성 유리 합금을 포함하는 제1 층(132A)과, 결정질 금속을 포함하는 제2 층(134)을 포함하는 도전 패턴(130B) 또는 도전 패턴(130C)을 형성할 수도 있다.
상기 자성체 구조(310)는 수직 방향으로 순차 적층된 하부 전극(112), 하부 자성층 패턴(114), 제1 터널링 배리어(315), 중간 자성층 패턴(322), 제2 터널링 배리어(325), 상부 자성층 패턴(326), 및 도전성 캡핑 패턴(328)을 포함한다.
상기 제2 터널링 배리어(325)는 상기 제1 터널링 배리어(315)보다 더 큰 두께를 가진다. 일부 실시예에서, 상기 제2 터널링 배리어(325)에서의 저항은 상기 제1 터널링 배리어(315)에서의 저항보다 더 크다. 예를 들면, 상기 제2 터널링 배리어(325)에서의 저항은 상기 제1 터널링 배리어(315)에서의 저항보다 약 10 배 이상 클 수 있다. 일부 실시예에서, 상기 제1 터널링 배리어(315) 및 제2 터널링 배리어(325)는 MgO로 이루어진다.
상기 중간 자성층 패턴(322)은 CoFeB 합금층(322A), Ta 층(322B), 및 CoFeB합금층(322C)이 차례로 적층된 구조를 가진다.
상기 상부 자성층 패턴(326)은 도 1a의 상부 자성층 패턴(116)에 대하여 설명한 바와 동일한 재료로 이루어질 수 있다. 상기 도전성 캡핑 패턴(328)은 도 1a의 도전성 캡핑 패턴(118)과 동일한 구성을 가질 수 있다.
일부 실시예에서, 상기 중간 자성층 패턴(322)은 자유층 (free layer)이고, 상기 하부 자성층 패턴(114) 및 상부 자성층 패턴(326)은 각각 핀드층 (pinned layer)이다. 상기 하부 자성층 패턴(114) 및 상부 자성층 패턴(326)은 서로 다른 구조를 가질 수 있다.
상기 자성체 구조(310)에서, 상기 하부 자성층 패턴(114), 중간 자성층 패턴(322), 및 상부 자성층 패턴(326)의 구성은 상기 설명에만 제한되는 것은 아니며, 다양한 변형이 가능하다. 예를 들면, 상기 하부 자성층 패턴(114)에 대한 상기 설명이 상기 상부 자성층 패턴(326)에 적용될 수도 있고, 그 반대로 상기 상부 자성층 패턴(326)에 대한 상기 설명이 상기 하부 자성층 패턴(114)에 적용될 수도 있다.
상기 자기 소자(300)에서, 상기 도전성 캡핑 패턴(318) 및 금속성 유리 합금 패턴(132)은 상부 전극을 구성할 수 있다.
일부 실시예에서, 상기 자성체 구조(310)는 수직 자화 방식의 MTJ 소자를 구현하는 데 사용될 수 있다. 상기 자성체 구조(310)에서는 자유층으로 사용되는 상기 중간 자성층 패턴(322)에서 Ta/CoFeB/MgO의 수직 자기 터널 접합 구조를 이용함으로써, 스핀토크 (spin torque) 스위칭 전류 (switching current)를 감소시킬 수 있다.
도 4는 본 발명의 기술적 사상에 의한 일 실시예에 따른 자기 소자(400)의 단면도이다. 도 4에 있어서, 도 1a에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
자기 소자(400)는 자성체 구조(410)와, 상기 자성체 구조(410)의 상면을 덮는 도전 패턴(130A)을 포함한다. 상기 도전 패턴(130A)은 금속성 유리 합금 패턴(132)을 포함한다. 일부 실시예에서, 상기 도전 패턴(130A) 대신, 도 1b 또는 도 1c에 예시한 바와 같이 금속성 유리 합금을 포함하는 제1 층(132A)과, 결정질 금속을 포함하는 제2 층(134)을 포함하는 도전 패턴(130B) 또는 도전 패턴(130C)을 형성할 수도 있다.
상기 자성체 구조(410)는 수직 방향으로 순차 적층된 하부 전극(112), 제1 터널링 배리어(415), 제1 자성층 패턴(424), 제2 터널링 배리어(425), 제2 자성층 패턴(426), 제3 터널링 배리어(435), 및 도전성 캡핑 패턴(438)을 포함한다.
상기 하부 전극(112)은 그 상부의 막들을 형성하는 데 필요한 시드층(seed layer)으로 사용될 수 있다. 일부 실시예에서, 상기 하부 전극(112)은 Ta로 이루어진다.
상기 제2 터널링 배리어(425)는 상기 제1 터널링 배리어(415) 및 제3 터널링 배리어(435) 보다 더 큰 두께를 가진다. 일부 실시예에서, 상기 제1 터널링 배리어(415) 및 제2 터널링 배리어(435)은 대략 동일한 두께를 가질 수 있다. 일부 실시예에서, 상기 제2 터널링 배리어(425)에서의 저항은 상기 제1 터널링 배리어(415) 및 제3 터널링 배리어(435)의 저항보다 더 크다. 예를 들면, 상기 제2 터널링 배리어(425)에서의 저항은 상기 제1 터널링 배리어(415) 및 제3 터널링 배리어(435) 각각의 저항보다 약 10 배 이상 클 수 있다. 일부 실시예에서, 상기 제1 터널링 배리어(415), 제2 터널링 배리어(425), 및 제3 터널링 배리어(435)는 각각 MgO로 이루어진다.
상기 제2 터널링 배리어(425)를 사이에 두고 그 양측에는 상기 제1 자성층 패턴(424) 및 제2 자성층 패턴(426)이 배치되어 있다. 상기 제1 자성층 패턴(424)은 CoFeB 합금층(424A), Ta 층(424B), 및 CoFeB 합금층(424C)이 차례로 적층된 구조를 가진다. 상기 제2 자성층 패턴(426)은 CoFeB 합금층(426A), Ta 층(426B), 및 CoFeB 합금층(426C)이 차례로 적층된 구조를 가진다. 일부 실시예에서, 상기 제1 자성층 패턴(424) 및 제2 자성층 패턴(426)은 서로 동일한 두께를 가진다. 다른 일부 실시예에서, 상기 제1 자성층 패턴(424) 및 제2 자성층 패턴(426)은 서로 다른 두께를 가진다.
상기 도전성 캡핑 패턴(438)은 도 1a의 도전성 캡핑 패턴(118)에 대하여 설명한 바와 동일한 재료로 이루어질 수 있다. 예를 들면, 상기 도전성 캡핑 패턴(438)은 Ta로 이루어질 수 있다.
일부 실시예에서, 상기 제1 자성층 패턴(424)은 자유층이고, 상기 제2 자성층 패턴(426)은 핀드층이다.
상기 자성체 구조(410)에서, 상기 제1 자성층 패턴(424) 및 제2 자성층 패턴(426)의 구성은 상기 설명에만 제한되는 것은 아니며, 다양한 변형이 가능하다. 예를 들면, 상기 제1 자성층 패턴(424)에 대한 상기 설명이 상기 제2 자성층 패턴(426)에 적용될 수도 있고, 그 반대로 상기 제2 자성층 패턴(426)에 대한 상기 설명이 상기 제1 자성층 패턴(424)에 적용될 수도 있다.
상기 자기 소자(400)에서, 상기 도전성 캡핑 패턴(438) 및 금속성 유리 합금 패턴(132)은 상부 전극을 구성할 수 있다.
일부 실시예에서, 상기 자성체 구조(410)는 수직 자화 방식의 MTJ 소자를 구현하는 데 사용될 수 있다. 수직 자화 방식의 MTJ 소자에서 상기 자성체 구조(410)가 Ta/CoFeB/MgO/CoFeB/Ta 적층 구조를 포함함으로써, 비교적 높은 TMR (tunnel magnetoresistance ratio)를 얻을 수 있으며, 상기 자성체 구조(410)가 20 nm 또는 그 이하의 미세한 선폭을 가지는 경우에도 우수한 열적 안정성을 얻을 수 있고, 스위칭 전류를 낮출 수 있다.
도 5는 본 발명의 기술적 사상에 의한 자기 소자에 포함되는 금속성 유리 합금 패턴(132) (도 1a 및 도 2 내지 도 4 참조)의 물리적 특성을 보여주는 그래프이다.
상기 금속성 유리 합금 패턴(132)은 도 5에서 "A"로 표시된 범위와 같이, 적어도 1000 MPa의 경도 (hardness) 및/또는 적어도 10 MPam1 /2의 파괴 인성 (fracture toughness)을 가지는 물질로 이루어질 수 있다.
도 6a 내지 도 6h는 본 발명의 기술적 사상에 의한 실시예들에 따른 자기 소자(500) (도 6h 참조)의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 본 예에서는 상기 자기 소자(500)의 제조 공정으로서 STT-MRAM (spin transfer torque magnetoresistive random access memory) 소자의 제조 공정을 예시한다.
도 6a를 참조하면, 기판(502)상에 소자분리막(504)을 형성하여 활성 영역(506)을 정의하고, 상기 활성 영역(506)에 트랜지스터(510)를 형성한다.
일부 실시예에서, 상기 기판(502)은 반도체 웨이퍼이다. 적어도 일 실시예에서, 상기 기판(502)은 Si를 포함한다. 다른 일부 실시예에서, 상기 기판(502)은 Ge과 같은 반도체 원소, 또는 SiC, GaAs, InAs, 및 InP와 같은 화합물 반도체를 포함할 수 있다. 적어도 하나의 실시예에서, 상기 기판(502)은 SOI (silicon on insulator) 구조를 가질 수 있다. 예를 들면, 상기 기판(502)은 BOX 층 (buried oxide layer)을 포함할 수 있다. 일부 실시예에서, 상기 기판(502)은 도전 영역, 예를 들면 불순물이 도핑된 웰 (well), 또는 불순물이 도핑된 구조물을 포함할 수 있다. 상기 소자분리막(504)은 STI (shallow trench isolation) 구조를 가질 수 있다.
상기 트랜지스터(510)는 게이트 절연막(512), 게이트 전극(514), 소스 영역(516), 및 드레인 영역(518)을 포함한다. 상기 게이트 전극(514)은 절연 캡핑 패턴(520) 및 절연 스페이서(522)에 의해 그 상면 및 양 측벽이 각각 절연되도록 형성된다.
그 후, 기판(502) 상에 상기 트랜지스터(510)를 덮는 평탄화된 제1 층간절연막(530)을 형성하고, 상기 제1 층간절연막(530)을 관통하여 상기 소스 영역(516)에 전기적으로 연결되는 제1 콘택 플러그(532)와, 상기 드레인 영역(518)에 전기적으로 연결되는 제2 콘택 플러그(534)를 형성한다. 상기 제1 층간 절연막(530) 위에 도전충을 형성한 후, 상기 도전층을 패터닝하여, 상기 복수의 제1 콘택 플러그(532)를 통해 상기 소스 영역(516)에 전기적으로 연결되는 소스 라인(536)과, 상기 소스 라인(536)의 양측에서 상기 제2 콘택 플러그(534)를 통해 상기 드레인 영역(518)에 각각 전기적으로 연결되는 도전 패턴(538)을 형성한다.
그 후, 상기 제1 층간절연막(530) 위에서 상기 소스 라인(536) 및 도전 패턴(538)을 덮도록 제2 층간절연막(540)을 형성한다. 포토리소그래피 공정을 이용하여, 상기 도전 패턴(538)의 상면을 노출시키도록 상기 제2 층간절연막(540)을 일부 제거하여 하부전극 콘택홀(540H)을 형성한다. 상기 하부 전극 콘택홀(540H) 내에 도전 물질을 채우고, 상기 제2 층간절연막(540)의 상부면이 노출되도록 상기 도전 물질을 연마하여, 하부 전극 콘택 플러그(542)를 형성한다. 일부 실시예에서, 상기 하부 전극 콘택 플러그(542)는 TiN, Ti, TaN, Ta, 또는 W 중에서 선택되는 적어도 하나의 물질을 포함한다.
도 6b를 참조하면, 상기 제2 층간절연막(540) 및 하부 전극 콘택 플러그(542) 위에 하부 전극층(552), 하부 자성층(554), 터널링 배리어층(555), 상부 자성층(556), 및 도전성 캡핑층(558)이 차례로 적층된 적층 구조(550)를 형성한다.
일부 실시예에서, 상기 적층 구조(550)는 도 1a의 자성체 구조(110)를 형성하는 데 필요한 구성을 가질 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니며, 형성하고자 하는 자기 소자의 원하는 특성에 따라 다양한 종류의 막들이 추가 또는 대체될 수 있다.
본 예에서는 상기 적층 구조(550)가 도 1a 내지 도 1c에 예시한 자성체 구조(110)와 동일한 순서로 적층된 경우를 설명한다. 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니다. 예들 들면, 상기 적층 구조(550)는 도 2에 예시한 자성체 구조(210), 도 3에 예시한 자성체 구조(310), 또는 도 4에 예시한 자성체 구조(410)와 동일한 순서로 적층된 구조를 가질 수 있다.
도 6c를 참조하면, 상기 적층 구조(550) 위에 도전성 마스크층(560)을 형성한다.
상기 도전성 마스크층(560)은 금속성 유리 합금을 포함한다.
일부 실시예에서, 상기 도전성 마스크층(560)은 도 1a에 예시한 도전 패턴(130A)에 대하여 설명한 바와 같이 금속성 유리 합금으로 이루어지는 단일층으로 구성된다. 다른 일부 실시예에서, 상기 도전성 마스크층(560)은 서로 다른 조성을 가지는 금속성 유리 합금으로 이루어지는 복수의 비정질층을 포함하는 다중층으로 이루어진다. 일부 실시예에서, 금속성 유리 합금으로 이루어지는 단일층 또는 다중층 구조의 도전성 마스크층(560)을 형성하기 위하여, 초급냉법 (rapid solidification process), 증기 응축법 (vapor condensation), PVD (physical vapor deposition), 고상 반응 (solid state reaction), 이온 조사 (ion irradiation), 용융방사 (melt spinning), MA (mechanical alloying), ALD (atomic layer deposition), 또는 CVD (chemical vapor deposition) 공정 중 적어도 하나의 공정을 이용할 수 있다. 상기 PVD 공정으로서 예를 들면 전자 빔 증착 (electron beam evaporation), 스퍼터링 (sputtering), 또는 PLD (pulsed laser deposition) 공정을 이용할 수 있다. 상기 CVD 공정으로서 예를 들면 열 CVD (thermal CVD) 또는 PECVD (plasma-enhanced CVD) 공정을 이용할 수 있다.
또 다른 일부 실시예에서, 상기 도전성 마스크층(560)은 도 1b에 예시한 도전 패턴(130B), 또는 도 1c에 예시한 도전 패턴(130C)에 대하여 설명한 바와 유사하게, 금속성 유리 합금을 포함하는 제1 층과, 결정질 금속을 포함하는 제2 층을 포함하는 다중층으로 이루어진다. 일부 실시예에서, 상기 제2 층은 금속 또는 금속 질화물로 이루어진다. 일부 실시예에서, 상기 제2 층은 Ru, W, TiN, TaN, Ti, 또는 Ta 중에서 선택되는 적어도 하나의 물질을 포함한다. 예를 들면, 상기 제2 층은 Ru＼TiN 또는 TiN＼W의 이중층 구조를 가질 수 있다.
상기 도전성 마스크층(560)을 구성하는 금속성 유리 합금의 구성 재료에 대한 보다 상세한 사항은 도 1a을 참조하여 금속성 유리 합금 패턴(132)에 대하여 설명한 바와 같다. 비정질 재료인 금속성 유리 합금은 결정질(crystalline) 재료에 비해 그 경도 및 파괴 인성이 우수하다. 따라서, 상기 도전성 마스크층(560)을 금속성 유리 합금을 사용하여 형성함으로써, 상기 도전성 마스크층(560)을 결정질 재료로 형성하는 경우에 비해 상기 도전성 마스크층(560)의 두께를 현저하게 감소시킬 수 있다. 일부 실시예에서, 상기 도전성 마스크층(560)은 약 200 ∼ 500 Å의 두께로 형성될 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되는 것은 아니며, 필요에 따라 상기 도전성 마스크층(560)을 상기 예시된 두께보다 더 작거나 더 큰 두께로 형성할 수 있다.
일부 실시예에서, 도전성 마스크층(560)은 적어도 1000 MPa의 경도 (hardness) 및/또는 적어도 10 MPam1 /2의 파괴 인성 (fracture toughness)를 가지는 금속성 유리 합금을 포함한다.
도 6d를 참조하면, 상기 도전성 마스크층(560)을 패터닝하여, 상기 적층 구조(550)의 상면을 일부 덮는 복수의 도전성 마스크 패턴(560A)을 형성한다.
상기 복수의 도전성 마스크 패턴(560A)은 상기 하부 전극 콘택 플러그(542)와 동일축상에 위치될 수 있다.
일부 실시예에서, 상기 복수의 도전성 마스크 패턴(560A)을 형성하기 위하여, 먼저 포토리소그래피 공정을 이용하여 상기 도전성 마스크층(560) (도 6c 참조) 위에 복수의 하드마스크 패턴(도시 생략)을 형성한 후, 상기 복수의 도전성 마스크 패턴(560A)이 남도록 상기 복수의 하드마스크 패턴을 식각 마스크로 이용하여 상기 도전성 마스크층(560)을 식각하는 공정을 이용할 수 있다.
일부 실시예에서, 상기 복수의 하드마스크 패턴은 비금속성 하드마스크로 이루어질 수 있다. 예를 들면, 상기 복수의 하드마스크 패턴은 ZrO2, ZnS, ZnOx (1 ≤ x ≤ 2), YBa2Cu3O7, TiO2, TiN, Ta2O5, SnO, Si3N4, MoS2, MgO, InSnO, BN, B4C, Al2O3, 또는 C 중에서 선택되는 적어도 하나의 원소를 포함할 수 있다. 일부 실시예에서, 상기 복수의 하드마스크 패턴은 ZrO2, ZnS, ZnOx (1 ≤ x ≤ 2), YBa2Cu3O7, TiO2, TiN, Ta2O5, SnO, Si3N4, MoS2, MgO, InSnO, BN, B4C, Al2O3, 또는 C 중에서 선택되는 적어도 하나의 주성분 원소를 포함할 수 있으며, 상기 주성분 원소는 상기 복수의 하드마스크 패턴 내에 약 10 ∼ 80 원자%의 양으로 함유될 수 있다.
도 6e를 참조하면, 상기 복수의 도전성 마스크 패턴(560A)을 식각 마스크로 이용하여 상기 적층 구조(550)의 일부를 식각한다.
상기 적층 구조(550)의 일부를 식각하기 위하여, 상기 복수의 도전성 마스크 패턴(560A)이 형성된 결과물을 플라즈마 식각 챔버 내에 로딩한 후, 플라즈마 식각 공정을 행할 수 있다. 일부 실시예들에서, 상기 적층 구조(550)의 일부를 식각하기 위하여, RIE (reactive ion etching), IBE (ion beam etching), 또는 Ar 밀링 ( milling) 공정을 이용할 수 있다. 상기 적층 구조(550)의 식각을 위하여, SF6, NF3, SiF4, CF4, Cl2, CH3OH, CH4, CO, NH3, H2, N2, HBr, 또는 이들의 조합으로 이루어지는 제1 식각 가스를 사용할 수 있다. 다른 일부 실시예에서, 상기 적층 구조(550)의 식각시, 상기 제1 식각 가스에 더하여 Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나의 제1 첨가 가스 (additional gas)를 더 사용할 수 있다.
도 6e에서는 상기 적층 구조(550) 중 일부인 상기 도전성 캡핑층(558), 상부 자성층(556), 및 터널링 배리어층(555)을 식각하는 제1 식각 공정을 행하여, 복수의 도전성 캡핑 패턴(558A), 복수의 상부 자성층 패턴(556A), 및 복수의 터널링 배리어(555A)를 형성하는 경우를 예시한다.
상기 제1 식각 공정은 ICP (Inductively Coupled Plasma) 소스, CCP (Capacitively Coupled Plasma) 소스, ECR (Electron Cyclotron Resonance) 플라즈마 소스, 헬리콘파 여기 플라즈마 (HWEP: Helicon-Wave Excited Plasma) 소스, 또는 ACP (Adaptively Coupled Plasma) 소스로부터 형성된 플라즈마를 이용하여 행해질 수 있다.
상기 제1 식각 공정은 약 -10 ∼ 65 ℃의 온도, 및 약 2 ∼ 5 mT의 압력하에서 행해질 수 있다. 상기 제1 식각 공정이 행해지는 동안, 상기 복수의 도전성 마스크 패턴(560A)은 그 상면으로부터 일부가 제1 식각 공정시의 식각 분위기에 의해 소모되어 낮아진 두께를 가질 수 있다.
상기 제1 식각 공정이 진행되는 동안, 상기 복수의 터널링 배리어(555A)가 형성되고 난 후 노출되는 하부 자성층(554)이 그 상면으로부터 소정 두께 만큼 더 식각된 후 상기 제1 식각 공정이 종료될 수 있다. 일부 실시예에서, 상기 제1 식각 공정이 종료되어야 할 종료점 (end point)을 결정하기 위하여, 발광 분광기 (optical emission spectroscopy)를 이용할 수 있다. 상기 하부 자성층(554)을 종결점으로 설정하여 상기 제1 식각 공정을 행하기 위하여, 발광 분광기에서 상기 하부 자성층(554)을 구성하는 원소들 중 어느 하나의 원소의 발광 파장이 검출될 때까지 상기 제1 식각 공정을 진행할 수 있다.
일부 실시예에서, 상기 제1 식각 공정시의 식각 분위기를 조성하기 위하여 플라즈마 식각 장치 내에서 인가되는 소스 파워 및 바이어스 파워가 각각 연속파 모드로 출력되는 상태에서 상기 제1 식각 공정을 행할 수 있다.
도 6f를 참조하면, 상기 복수의 도전성 마스크 패턴(560A)을 식각 마스크로 이용하여 상기 적층 구조(550)의 나머지 일부를 식각한다.
상기 적층 구조(550)의 나머지 일부를 식각하기 위하여, 도 6e의 결과물에서 상기 복수의 도전성 마스크 패턴(560A) 사이에서 노출되어 있는 하부 자성층(554)과, 그 아래의 하부 전극층(552)을 플라즈마 식각 공정에 의해 식각하는 제2 식각 공정을 행한다. 그 결과, 복수의 하부 자성층 패턴(554A) 및 복수의 하부 전극(552A)이 형성된다.
상기 제2 식각 공정은 도 6e를 참조하여 제1 식각 공정에 대하여 설명한 바와 대체로 유사하다. 단, 상기 제2 식각 공정시 상기 제1 식각 가스를 사용할 수도 있고, 상기 제1 식각 가스와는 다른 조성을 가지는 제2 식각 가스를 사용할 수도 있다. 상기 제2 식각 가스는 SF6, NF3, SiF4, CF4, Cl2, CH3OH, CH4, CO, NH3, H2, N2, HBr, 또는 이들의 조합으로 이루어질 수 있다. 다른 일부 실시예에서, 상기 제2 식각 공정시, 상기 제1 식각 가스 또는 제2 식각 가스에 더하여 Ne, Ar, Kr, 또는 Xe 중에서 선택되는 적어도 하나의 제2 첨가 가스를 더 사용할 수 있다.
상기 제2 식각 공정이 행해지는 동안, 플라즈마 식각 장치에서 소스 파워 및 바이어스 파워가 각각 연속파 모드로 출력될 수 있다. 일부 실시예에서, 상기 제2 식각 공정이 행해지는 동안, 소스 파워 및 바이어스 파워 중 어느 하나가 온 (ON) 상태 및 오프 (OFF) 상태로 교번적으로 전환되는 펄스드 모드의 소스 파워, 또는 펄스드 모드의 바이어스 파워가 출력될 수 있다. 다른 일부 실시예에서, 상기 제2 식각 공정이 행해지는 동안, 동기식 펄스 플라즈마 식각 공정을 행하기 위하여, 펄스드 모드의 소스 파워 및 펄스드 모드의 바이어스 파워가 동시에, 또는 시차를 두고 출력될 수 있다. 일부 실시예에서, 제2 식각 공정을 위한 소스 파워 및 바이어스 파워 각각의 출력 모드는 제1 식각 공정을 위한 소스 파워 및 바이어스 파워 각각의 출력 모드와는 다르게 설정될 수 있다. 예를 들면, 제1 식각 공정시에는 소스 파워 및 바이어스 파워가 각각 연속파 모드로 출력되고, 제2 식각 공정시에는 동기식 펄스 플라즈마 식각 공정을 행할 수 있도록 펄스드 모드의 소스 파워 및 펄스드 모드의 바이어스 파워가 출력될 수 있다.
상기 제2 식각 공정이 행해지는 동안, 상기 복수의 도전성 마스크 패턴(560A)은 그 상면으로부터 일부가 제2 식각 공정시의 식각 분위기에 의해 소모되어 도 6e에서보다 더 낮아진 두께를 가질 수 있다. 도시하지는 않았으나, 상기 제2 식각 공정시, 상기 복수의 하부 전극(552A)이 형성된 후 노출되는 제2 층간절연막(540)이 그 상면으로부터 소정 두께 만큼 식각될 수 있다.
상기 제2 식각 공정의 결과물로서, 상기 복수의 하부 전극 콘택 플러그(542) 위에는 하부 전극(552A), 하부 자성층 패턴(554A), 터널링 배리어(555A), 상부 자성층 패턴(556A), 도전성 캡핑 패턴(558A), 및 도전성 마스크 패턴(560A)의 남은 부분으로 이루어지는 복수의 자기저항 소자(570)가 얻어지게 된다. 상기 복수의 자기저항 소자(570)에서, 상기 복수의 도전성 마스크 패턴(560A)의 남은 부분과 상기 도전성 캡핑 패턴(558A)은 상부 전극으로서의 기능을 하게 된다.
도 6e를 참조하여 설명한 제1 식각 공정과, 도 6f를 참조하여 설명한 제2 식각 공정은 동일한 식각 분위기하에서 행해질 수 있다. 또는, 상기 제1 식각 공정 및 제2 식각 공정은 적어도 하나의 조건이 다른 식각 분위기하에서 행해질 수 있다. 상기 제1 식각 공정 후 동일 반응 챔버 내에서 연속적으로 상기 제2 식각 공정을 행할 수 있다.
도 6e를 참조하여 설명한 제1 식각 공정과, 도 6f를 참조하여 설명한 제2 식각 공정시, 경도 (hardness) 및 파괴 인성 (fracture toughness)이 우수한 금속성 유리 합금을 포함하는 복수의 도전성 마스크 패턴(560A)을 식각 마스크로 이용하여 적층 구조(550)를 식각하여 복수의 자기저항 소자(570)를 형성한다. 따라서, 현저하게 감소된 두께를 가지는 식각 마스크를 사용하여 자성층을 포함하는 적층 구조(550)를 식각할 수 있다. 또한, 식각 공정이 진행되는 동안 상기 복수의 도전성 마스크 패턴(560A)의 선폭의 치수 변화 가능성이 낮아서, 상기 적층 구조(550)의 식각 후 얻어지는 복수의 자기저항 소자(570)의 CD (critical dimension) 균일도를 향상시킬 수 있다. 상기 금속성 유리 합금을 포함하는 복수의 도전성 마스크 패턴(560A) 중 식각 마스크로 이용하고 남은 부분을 상부 전극으로 이용함으로써, 자기소자(500)의 총 두께를 감소시킬 수 있다.
도 6g를 참조하면, 상기 복수의 자기저항 소자(570)를 덮는 평탄화된 제3 층간절연막(580)을 형성하고, 상기 자기저항 소자(570)를 구성하는 도전성 마스크 패턴(560)의 상면이 노출되도록 상기 제3 층간절연막(580)의 일부 영역을 식각에 의해 제거하여 복수의 비트 라인 콘택홀(580H)을 형성한다. 그 후, 상기 복수의 비트 라인 콘택홀(580H) 내부를 채우는 도전층을 형성한 후, 상기 제3 층간절연막(580)의 상면이 노출될 때까지 상기 도전층을 연마 또는 에치백하여, 복수의 비트 라인 콘택홀(580H) 내에 복수의 비트 라인 콘택 플러그(582)를 형성한다.
도 6h를 참조하면, 상기 제3 층간절연막(580) 및 복수의 비트 라인 콘택 플러그(582) 위에 도전층을 형성하고, 상기 도전층을 패터닝하여, 상기 복수의 비트 라인 콘택 플러그(582)와 전기적으로 연결되는 라인 형상의 비트 라인(590)을 형성하여 자기 소자(500)를 완성한다.
도 7은 본 발명의 기술적 사상에 의한 일실시예에 따른 자기 소자(600)의 개략적인 단면도이다.
상기 자기 소자(600)는 HDD (hard disk drive)의 기록 헤드(610)로 이루어진다. 상기 기록 헤드(610)는 MTJ 소자(612)를 포함한다.
기록 매체(620)의 각 도메인(622)에는 화살표들로 나타낸 바와 같이 수직 자기분극에 의해 데이터가 기록된다. 상기 기록 헤드(610)는 상기 기록 매체(620)에 데이터를 기록하거나, 기록된 데이터를 읽을 수 있다. MTJ 소자(612)는 도 1a 내지 도 1c, 및 도 2 내지 도 4를 참조하여 설명한 본 발명의 기술적 사상에 의한 자기 소자(100A, 100B, 100C, 200, 300, 400) 중 적어도 하나의 자기 소자를 포함한다.
도 8은 본 발명의 기술적 사상에 의한 자기 소자를 포함하는 시스템(700)이다.
시스템(700)은 제어기(710), 입/출력 장치(720), 기억 장치(730), 및 인터페이스(740)를 포함한다. 상기 시스템(700)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 일부 실시예에서, 상기 모바일 시스템은 PDA, 휴대용 컴퓨터 (portable computer), 웹 타블렛 (web tablet), 무선 폰 (wireless phone), 모바일 폰 (mobile phone), 디지털 뮤직 플레이어 (digital music player) 또는 메모리 카드 (memory card)이다. 제어기(710)는 시스템(700)에서의 실행 프로그램을 제어하기 위한 것으로, 마이크로프로세서 (microprocessor), 디지털 신호 처리기 (digital signal processor), 마이크로콘트롤러 (microcontroller), 또는 이와 유사한 장치로 이루어질 수 있다. 입/출력 장치(720)는 시스템(700)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(700)은 입/출력 장치(720)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되고, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(720)는, 예를 들면 키패드 (keypad), 키보드 (keyboard), 또는 표시장치 (display)일 수 있다.
기억 장치(730)는 제어기(710)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 제어기(710)에서 처리된 데이터를 저장할 수 있다. 상기 기억 장치(730)는 도 1a 내지 도 1c, 도 2 내지 도 4, 및 도 6a 내지 도 6h를 참조하여 설명한 본 발명의 기술적 사상에 의한 자기 소자(100A, 100B, 100C, 200, 300, 400, 500) 중 적어도 하나의 자기 소자를 포함한다.
인터페이스(740)는 상기 시스템(700)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(710), 입/출력 장치(720), 기억 장치(730), 및 인터페이스(740)는 버스(750)를 통해 서로 통신할 수 있다. 상기 시스템(700)은 모바일 폰 (mobile phone), MP3 플레이어, 네비게이션 (navigation), 휴대용 멀티미디어 재생기 (portable multimedia player, PMP), 고상 디스크 (solid state disk; SSD), 또는 가전 제품 (household appliances)에 이용될 수 있다.
도 9는 본 발명의 기술적 사상에 의한 자기 소자를 포함하는 메모리 카드(800)이다.
메모리 카드(800)는 기억 장치(810) 및 메모리 제어기(820)를 포함한다.
상기 기억 장치(810)는 데이터를 저장할 수 있다. 일부 실시예에서, 상기 기억 장치(810)는 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 비휘발성 특성을 갖는다. 상기 기억 장치(810)는 도 1a 내지 도 1c, 도 2 내지 도 4, 및 도 6a 내지 도 6h를 참조하여 설명한 본 발명의 기술적 사상에 의한 자기 소자(100A, 100B, 100C, 200, 300, 400, 500) 중 적어도 하나의 자기 소자를 포함한다.
상기 메모리 제어기(820)는 호스트(830)의 읽기/쓰기 요청에 응답하여 상기 기억 장치(810)에 저장된 데이터를 읽거나, 상기 기억 장치(810)의 데이터를 저장할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
100A, 100B, 100C, 200, 300, 400, 500: 자기 소자, 110, 210, 310, 410: 자성체 구조, 112: 하부 전극, 114: 하부 자성층 패턴, 115: 터널링 배리어, 116: 상부 자성층 패턴, 118: 도전성 캡핑 패턴, 130A: 도전 패턴, 132: 금속성 유리 합금 패턴, 540: 제2 층간절연막, 540H: 하부 전극 콘택홀, 542: 하부 전극 콘택 플러그, 550: 적층 구조, 552: 하부 전극층, 552A: 하부 전극, 554: 하부 자성층, 554A: 하부 자성층 패턴, 555: 터널링 배리어층, 555A: 터널링 배리어, 556: 상부 자성층, 556A: 상부 자성층 패턴, 558: 도전성 캡핑층, 558A: 도전성 캡핑 패턴, 560: 도전성 마스크층, 560A: 도전성 마스크 패턴, 570: 자기저항 소자, 580: 제3 층간절연막, 580H: 비트 라인 콘택홀, 582: 비트 라인 콘택 플러그, 590: 비트 라인.

Claims (10)

  1. 자성층 패턴을 포함하는 자성체 구조와,
    금속성 유리 합금 (metallic glass alloy)을 포함하고 상기 자성체 구조의 적어도 일부를 덮는 도전 패턴을 포함하는 것을 특징으로 하는 자기 소자.
  2. 제1항에 있어서,
    상기 금속성 유리 합금은 1B 족, 2A 족, 3A 족, 4A 족, 또는 8B 족 중에서 선택되는 적어도 하나의 제1 원소를 포함하고,
    상기 적어도 하나의 제1 원소는 40 ∼ 80 원자%의 양으로 함유되는 주성분 원소를 포함하는 것을 특징으로 하는 자기 소자.
  3. 제1항에 있어서,
    상기 금속성 유리 합금은
    (a) Zr, Pd, Pt, Fe, Cu, Mg, 또는 La 중에서 선택되고, 40 ∼ 80 원자%의 양으로 함유되는 제1 원소와,
    (b) Si, Cu, Al, Mo, C, P, Ti, Be, 또는 Zr 중에서 선택되고, 10 ∼ 40 원자%의 양으로 함유되는 적어도 하나의 제2 원소와,
    (c) Cu, Al, Ni, Si, Tb, Co, B, Er, Cr, Mo, C, P, Hf, Ti, Ta, Au, Ag, Ge, Ce, Ca, Gd, Nb, 또는 V 중에서 선택되고, 0.1 ∼ 10 원자%의 양으로 함유되는 적어도 하나의 제3 원소를 포함하고,
    상기 제1 원소, 상기 제2 원소, 및 상기 제3 원소는 각각 서로 다른 원소로 이루어지는 것을 특징으로 하는 자기 소자.
  4. 제1항에 있어서,
    상기 금속성 유리 합금은 적어도 1000 MPa의 경도 (hardness)를 가지는 것을 특징으로 하는 자기 소자.
  5. 제1항에 있어서,
    상기 금속성 유리 합금은 적어도 10 MPam1 /2의 파괴 인성 (fracture toughness)를 가지는 것을 특징으로 하는 자기 소자.
  6. 제1항에 있어서,
    상기 도전 패턴은 상기 금속성 유리 합금을 포함하는 제1 층과, 결정질(crystalline) 금속을 포함하는 제2 층을 포함하는 것을 특징으로 하는 자기 소자.
  7. 제1항에 있어서,
    상기 자성체 구조는 수직 방향으로 순차 적층된 하부 자성층 패턴, 터널링 배리어, 및 상부 자성층 패턴을 포함하는 것을 특징으로 하는 자기 소자.
  8. 제1항에 있어서,
    상기 자성체 구조는 Co/Pd, Co/Pt, Co/Ni, Fe/Pd, Fe/Pt, MgO, PtMn, IrMn, CoFe 합금, 또는 CoFeB 합금 중에서 선택되는 적어도 하나의 물질을 포함하는 것을 특징으로 하는 자기 소자.
  9. 자성층 패턴과, 수평 방향에서 제1 폭을 가지는 터널링 배리어를 포함하는 자성체 구조와,
    상기 자성체 구조 위에 형성되고, 수평 방향에서 상기 제1 폭과 같거나 더 작은 제2 폭을 가지고, 금속성 유리 합금 (metallic glass alloy)을 포함하는 도전 패턴을 포함하는 것을 특징으로 하는 자기 소자.
  10. 제9항에 있어서,
    상기 금속성 유리 합금은 Zr, Pd, Pt, Fe, Cu, Mg, 또는 La 중에서 선택되는 적어도 하나의 원소를 포함하고,
    상기 적어도 하나의 원소는 40 ∼ 80 원자%의 양으로 함유되는 주성분 원소를 포함하는 것을 특징으로 하는 자기 소자.
KR1020120024503A 2012-03-09 2012-03-09 자기 소자 KR101950004B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120024503A KR101950004B1 (ko) 2012-03-09 2012-03-09 자기 소자
US13/682,737 US8823119B2 (en) 2012-03-09 2012-11-21 Magnetic device having a metallic glass alloy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120024503A KR101950004B1 (ko) 2012-03-09 2012-03-09 자기 소자

Publications (2)

Publication Number Publication Date
KR20130103125A true KR20130103125A (ko) 2013-09-23
KR101950004B1 KR101950004B1 (ko) 2019-02-19

Family

ID=49113340

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120024503A KR101950004B1 (ko) 2012-03-09 2012-03-09 자기 소자

Country Status (2)

Country Link
US (1) US8823119B2 (ko)
KR (1) KR101950004B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015018885A (ja) 2013-07-10 2015-01-29 株式会社日立ハイテクノロジーズ プラズマエッチング方法
KR102138820B1 (ko) * 2014-01-08 2020-07-28 삼성전자주식회사 자기 기억 소자
US9761793B1 (en) * 2016-05-18 2017-09-12 Samsung Electronics Co., Ltd. Magnetic memory device and method for manufacturing the same
SG11201807339WA (en) 2017-09-21 2020-04-29 Hitachi High Tech Corp Method for manufacturing magnetic tunnel junction element, and inductively coupled plasma processing apparatus

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050170533A1 (en) * 2004-01-30 2005-08-04 Heon Lee Magnetic tunnel junction device with a compositionally modulated electrode
US20060098354A1 (en) * 2004-11-10 2006-05-11 International Business Machines Corporation Magnetic Tunnel Junctions Using Amorphous Materials as Reference and Free Layers

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5466639A (en) 1994-10-06 1995-11-14 Micron Semiconductor, Inc. Double mask process for forming trenches and contacts during the formation of a semiconductor memory device
KR100535046B1 (ko) 2002-12-30 2005-12-07 주식회사 하이닉스반도체 마그네틱 램의 형성방법
JP4142993B2 (ja) 2003-07-23 2008-09-03 株式会社東芝 磁気メモリ装置の製造方法
US6984529B2 (en) 2003-09-10 2006-01-10 Infineon Technologies Ag Fabrication process for a magnetic tunnel junction device
US7149105B2 (en) * 2004-02-24 2006-12-12 Infineon Technologies Ag Magnetic tunnel junctions for MRAM devices
US7531367B2 (en) 2006-01-18 2009-05-12 International Business Machines Corporation Utilizing sidewall spacer features to form magnetic tunnel junctions in an integrated circuit
US7696551B2 (en) 2007-09-20 2010-04-13 Magic Technologies, Inc. Composite hard mask for the etching of nanometer size magnetic multilayer based device
WO2009096328A1 (ja) 2008-01-29 2009-08-06 Ulvac, Inc. 磁気デバイスの製造方法
KR20100076556A (ko) 2008-12-26 2010-07-06 주식회사 하이닉스반도체 자기터널접합 장치 제조방법
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US7989224B2 (en) 2009-04-30 2011-08-02 International Business Machines Corporation Sidewall coating for non-uniform spin momentum-transfer magnetic tunnel junction current flow
US20100304504A1 (en) 2009-05-27 2010-12-02 Canon Anelva Corporation Process and apparatus for fabricating magnetic device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050170533A1 (en) * 2004-01-30 2005-08-04 Heon Lee Magnetic tunnel junction device with a compositionally modulated electrode
US20060098354A1 (en) * 2004-11-10 2006-05-11 International Business Machines Corporation Magnetic Tunnel Junctions Using Amorphous Materials as Reference and Free Layers

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Wei et al.,‘A Comprehensive Study on Nanomechanical Properties of Various SiO2-based Dielectric Films’, IEEE Workshop on Microelectronics and Electron Devices(WMED), 22 April 2010* *

Also Published As

Publication number Publication date
KR101950004B1 (ko) 2019-02-19
US8823119B2 (en) 2014-09-02
US20130234267A1 (en) 2013-09-12

Similar Documents

Publication Publication Date Title
KR102099879B1 (ko) 자기 소자
KR101446338B1 (ko) 자기 소자 및 그 제조 방법
KR102214507B1 (ko) 자기 메모리 장치
KR102567975B1 (ko) 자기 소자
US9048411B2 (en) Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US9231192B2 (en) Semiconductor memory device and method for manufacturing the same
US8847342B2 (en) Magnetic device and method of manufacturing the same
US20150069556A1 (en) Magnetic memory and method for manufacturing the same
KR101929583B1 (ko) 비휘발성 자기 메모리 소자
KR102335104B1 (ko) 자기 소자
JP2010103224A (ja) 磁気抵抗素子、及び磁気メモリ
US20060163196A1 (en) Method for producing magnetic memory device
US8592928B2 (en) Magnetic random access memory and method of manufacturing the same
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
US11217744B2 (en) Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
JP2012160671A (ja) 磁気ランダムアクセスメモリ及びその製造方法
KR20170024486A (ko) 자기 소자 및 그 제조 방법
US20150069554A1 (en) Magnetic memory and method of manufacturing the same
JP2008066606A (ja) スピンメモリ及びスピンｆｅｔ
KR20160011069A (ko) 자기 소자의 제조 방법
KR101950004B1 (ko) 자기 소자
US20060228853A1 (en) Memory devices including spacers on sidewalls of memory storage elements and related methods
KR101997154B1 (ko) 자기 소자
US20170069683A1 (en) Magnetoresistive memory device and manufacturing method of the same
JP5058236B2 (ja) スピンメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant