CN104319291A - 双栅石墨烯鳍式场效应晶体管及其制造方法 - Google Patents
双栅石墨烯鳍式场效应晶体管及其制造方法 Download PDFInfo
- Publication number
- CN104319291A CN104319291A CN201410593522.7A CN201410593522A CN104319291A CN 104319291 A CN104319291 A CN 104319291A CN 201410593522 A CN201410593522 A CN 201410593522A CN 104319291 A CN104319291 A CN 104319291A
- Authority
- CN
- China
- Prior art keywords
- layer
- graphene
- grid
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 title claims abstract description 59
- 229910021389 graphene Inorganic materials 0.000 title claims abstract description 56
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000002353 field-effect transistor method Methods 0.000 title 1
- 230000005669 field effect Effects 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 11
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 11
- 239000010703 silicon Substances 0.000 claims abstract description 11
- 239000010410 layer Substances 0.000 claims description 110
- 239000002184 metal Substances 0.000 claims description 45
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 238000000034 method Methods 0.000 claims description 35
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 7
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000003989 dielectric material Substances 0.000 claims description 4
- 239000002356 single layer Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 14
- 239000003292 glue Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- -1 as Ta Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种双栅石墨烯鳍式场效应晶体管及其制造方法，通过在衬底上鳍结构中间的栅极位置覆盖形成两个侧面的石墨烯层，再依次沉积栅极介质层和栅极电极层，从而形成双栅石墨烯结构，以形成3D器件，可以提高晶体管的电学性能，并相较于单栅石墨烯结构，本发明的双栅结构还可缩小晶体管占用的硅片表面面积。
Description
技术领域
本发明涉及半导体器件的制造技术领域，尤其涉及一种双栅石墨烯鳍式场效应晶体管及其制造方法。
背景技术
随着半导体技术的发展，半导体器件的性能稳步提高。半导体器件的性能提高主要通过不断缩小半导体器件的特征尺寸来实现，半导体器件的特征尺寸已经缩小到纳米级别。半导体器件在这种特征尺寸下，传统平面制作半导体器件的方法，也就是单栅半导体器件的制作方法已经无法适用了，所以出现了多栅半导体器件的制作方法。与单栅半导体器件的制作方法相比较，多栅半导体器件具有更强的短沟道抑制能力、更好的亚阈特性，更高的驱动能力以及能带来更高的电路密度。
目前，鳍式场效应管(FinFET)作为多栅半导体器件的代表被广泛使用，FinFET分为双栅FinFET和双栅FinFET，其中的双栅FinFET被广泛使用。
图1为现有技术双栅FinFET的制作方法流程图，结合图2a～图2e所示的现有技术双栅FinFET的制作过程剖面结构示意图，对制作方法进行详细说明：
步骤101、提供硅上半导体(SOI，semiconductor on insulator)晶体为衬底材料的衬底11，该衬底11是由体硅区1、隐埋氧化层2及单晶硅3构成，如图2a所示；
步骤102、在该衬底11上形成具有翅片结构(即Fin，或称鳍结构)图案的掩膜12，如图2b所示；在该步骤中，具有翅片结构图案的掩膜12可以为氮化硅层，形成过程为：在衬底11上沉积掩膜12，在掩膜12涂覆光阻胶层后，采用具有翅片结构的光罩曝光涂覆光阻胶层后显影，在光阻胶层上形成翅片结构图案的光阻胶层，然后以具有翅片结构图案的光阻胶层为掩膜，刻蚀掩膜12，得到具有翅片结构图案的掩膜12；在该步骤中，也可以采用纳米压印方式形成具有翅片结构图案的掩膜12；在图2b的圆圈中为具有翅片结构图案的掩膜12立体结构图；
步骤103、以具有翅片结构图案的掩膜12为遮挡，刻蚀衬底11中的单晶硅3，得到翅片结构后，去除剩余的掩膜12，如图2c所示；在图2c的圆圈中为翅片结构的立体结构图；
步骤104、在翅片结构的中间区域采用离子注入方式进行高掺杂后退火，得到高掺杂区，然后采用腐蚀溶剂清洗翅片结构，腐蚀掉中间区域的高掺杂区，未掺杂区未被腐蚀掉，如图2d所示；在图2d的圆圈为已经经过中间区域掺杂及腐蚀后的翅片结构的立体结构图；
步骤105、在剩余的翅片结构表面依次沉积栅极介质层及多晶硅层，然后采用光刻和刻蚀工艺在翅片的中间区域形成栅极，如图2e所示；在本步骤中，翅片的两端分别作为源极和漏极；在图2e的圆圈为立体结构示意图；
步骤106、对栅极、源极及漏极采用离子注入方式进行掺杂，得到FinFET的器件层，在图中未示出。
研究表明，石墨烯材料是由单层石墨结构构成的，具有极好的电学性能，尤其是其载流子迁移率要远高于普通的Si材料，其理论计算值大约高于Si材料载流子迁移率1-2个数量级，因此石墨烯在晶体管中的应用备受关注。
如何将石墨烯应用于多栅鳍式场效应晶体管中作为沟道材料，实现3D器件，以提高晶体管的电学性能，是本领域技术人员亟待解决的技术问题之一。
发明内容
本发明的目的在于弥补上述现有技术的不足，提供一种双栅石墨烯鳍式场效应晶体管及其制造方法，以形成3D器件，提高晶体管的电学性能，并可缩小晶体管占用的硅片表面面积。
为实现上述目的，本发明提供一种双栅石墨烯鳍式场效应晶体管，其包括：衬底、衬底上的第一介质层以及第一介质层上的鳍结构(即现有技术中所称“翅片结构”)，所述鳍结构为立方体形状且包括中间位置的栅极以及两端位置的源/漏电极，所述栅极具有不与下层介质层相接触的两个侧面和一个顶面，所述两个侧面上依次覆盖石墨烯层、栅极介质层以及栅极电极层，以形成双栅石墨烯结构。
进一步地，所述顶面上依次覆盖栅极介质层和栅极电极层，且顶面上的栅极电极层与两个侧面上的栅极电极层相接触。
进一步地，所述第一介质层为SiO2或SiN，所述鳍结构为SiO2或SiN，所述石墨烯层为单层石墨烯或多层石墨烯。
进一步地，所述栅极介质层为二氧化硅或高K值材料，所述栅极电极层为多晶硅或金属材料。
进一步地，所述栅极介质层为二氧化硅或含HfO2，所述栅极电极层为Ta、TaN或Mo。
本发明还提供一种双栅石墨烯鳍式场效应晶体管的制造方法，其包括以下步骤：
步骤S01，提供硅片衬底，并在衬底上形成第一介质层；
步骤S02，在所述第一介质层上形成图形化的金属层，所述金属层具有沟槽；
步骤S03，在高温下，利用含碳气体在所述金属层表面生长石墨烯薄膜，所述金属层表面包括金属层的侧面和顶面；
步骤S04，在生长石墨烯薄膜的金属层上沉积第二介质层，使所述金属层的沟槽内填充有介质材料；
步骤S05，平坦化所述硅片，以露出所述金属层的顶面；
步骤S06，去除所述金属层，形成介质材料两侧覆盖有石墨烯薄膜的鳍结构；
步骤S07，在所述鳍结构上依次沉积栅极介质层和栅极电极层并图形化，形成鳍结构中间位置的栅极图形，并去除栅极图形以外的石墨烯薄膜；
步骤S08，对所述鳍结构的两端进行离子注入，形成源/漏电极。
进一步地，步骤S02包括在所述第一介质层上沉积金属层，并图形化所述金属层。
进一步地，步骤S02包括在所述第一介质层上沉积一层介质并刻蚀出沟槽，然后沉积金属层并平坦化，接着反刻去除金属层之间的介质。
进一步地，所述金属层为Ni、Cu、Co、Ge或它们的合金。
进一步地，步骤S03包括利用CH基气体和氢气，通过高温CVD工艺生长石墨烯薄膜。
进一步地，步骤S07包括利用CVD或ALD工艺沉积所述栅极介质层，利用CVD或PVD工艺沉积所述栅极电极层。
进一步地，步骤S07与S08之间还包括通过离子注入形成LDD轻掺杂漏区结构，并在所述栅极图形与鳍结构两端待形成源/漏电极区域之间形成侧墙。
本发明提供的双栅石墨烯鳍式场效应晶体管及其制造方法，在鳍结构中间的栅极位置覆盖形成两个侧面的石墨烯层，再依次沉积栅极介质层和栅极电极层，从而形成双栅石墨烯结构，以形成3D器件，可以提高晶体管的电学性能，并相较于单栅石墨烯结构，本发明的双栅结构还可缩小晶体管占用的硅片表面面积。
附图说明
为能更清楚理解本发明的目的、特点和优点，以下将结合附图对本发明的较佳实施例进行详细描述，其中：
图1为现有技术双栅FinFET的制作方法流程图；
图2a-图2e分别为现有技术双栅FinFET的制作过程剖面结构示意图；
图3为本发明双栅石墨烯鳍式场效应晶体管的制造方法流程图；
图4a-图4g为本发明双栅石墨烯鳍式场效应晶体管的制造过程剖面结构示意图；
图5为本发明双栅石墨烯鳍式场效应晶体管的俯视结构示意图；
图6为图5中A-A方向剖视图。
具体实施方式
请参阅图5和图6，本实施例的双栅石墨烯鳍式场效应晶体管，其包括：衬底21、衬底21上的第一介质层22以及第一介质层22上的鳍结构23，鳍结构23为立方体形状且包括中间位置的栅极31以及两端位置的源极32和漏极33，图6可见，鳍结构23的截面为长方形，其一条边与下方第一介质层相接触，另外三条边即鳍结构的三个表面不与第一介质层相接触，使得栅极31具有不与下层第一介质层22相接触的两个侧面和一个顶面，顶面上依次覆盖栅极介质层25和栅极电极层26，两个侧面上依次覆盖有石墨烯层24、栅极介质层25以及栅极电极层26，以形成双栅石墨烯结构。
其中，衬底21可以是Si、SiC或Ge，鳍结构23可以是SiO2或SiN，石墨烯层可以是单层石墨烯或多层石墨烯，第一介质层22可以是SiO2或SiN等；栅极介质层25可以是二氧化硅或高K值材料，如含有HfO2的高K值材料，栅极电极层可以是多晶硅或金属材料，如Ta、TaN或Mo。
本实施例中，栅极的顶面依次覆盖栅极介质层和栅极电极层，且顶面的栅极电极层与两个侧面上的栅极电极层相接触，目的是为了形成与侧面器件的电连接。在实际应用中，若无需此目的，可以去除栅极顶面的栅极介质层和栅极电极层。
方法实施例1
请参阅图3并同时参阅图4a-4g，本实施例双栅石墨烯鳍式场效应晶体管的制造方法，其包括以下步骤：
步骤S01，如图4a所示，提供硅片的Si衬底51，并在Si衬底51上形成第一二氧化硅层52。
步骤S02，如图4b所示，在第一二氧化硅层52上形成图形化的Cu金属层58，图形化的Cu金属层58具有多个沟槽581，用于形成鳍结构。其中，本步骤可通过两种方法实现：a.在第一二氧化硅层52上沉积Cu金属层58，通过刻蚀工艺，图形化Cu金属层58以产生沟槽581；b.利用大马士革工艺，即在第一二氧化硅层52上沉积一层介质，如二氧化硅、氮化硅等，通过刻蚀工艺使介质产生多个沟槽，然后沉积Cu金属层，使沟槽内填充有Cu金属层，并平坦化金属层，接着反刻去除Cu金属层之间的介质，从而产生Cu金属层之间的沟槽581。本步骤中，金属层还可以是其他材料，如Ni、Cu、Co、Ge或它们的合金。
步骤S03，如图4c所示，在高温下，一般为800-1200℃，利用含碳气体，在Cu金属层58表面生长石墨烯薄膜54，包括Cu金属层的顶面和侧面，即每个沟槽侧面的金属表面。其中，本步骤可通过高温CVD工艺实现石墨烯薄膜的生长，气体优选CH基气体和氢气的气氛环境，如甲烷等。
步骤S04，如图4d所示，在生长有石墨烯薄膜54的Cu金属层58上沉积一层第二二氧化硅层59，使金属层的沟槽581内填充有二氧化硅。
步骤S05，如图4e所示，利用CMP工艺平坦化硅片，露出Cu金属层58的顶面。
步骤S06，如图4f所示，腐蚀去除Cu金属层58，形成二氧化硅两侧覆盖有石墨烯薄膜54的鳍结构53。
步骤S07，如图4g所示，在鳍结构53上依次沉积栅极介质层55和栅极电极层56，并图形化栅极介质层55和栅极电极层56，去除鳍结构中间栅极位置以外的栅极介质和栅极电极，形成鳍结构中间位置的栅极图形，并去除栅极图形以外的石墨烯薄膜。其中，本步骤通过CVD或ALD工艺沉积栅极介质层55，通过CVD或PVD工艺沉积栅极电极层56。本实施例中栅极介质层55为二氧化硅，栅极电极层56为多晶硅。
步骤S08，对鳍结构53的两端进行离子注入掺杂，形成源/漏电极。
由此，得到的晶体管结构仍然是一种SOI结构，具有优异的电学性能。
实际应用中，步骤S07与S208之间还包括通过离子注入形成LDD轻掺杂漏区结构，并在所述栅极图形与鳍结构两端待形成源/漏电极区域之间形成侧墙等现有工艺，以完善晶体管结构。其中，LDD轻掺杂漏区结构位于栅极两侧侧墙与源/漏电极之间。
在形成的双栅石墨烯鳍式场效应晶体管结构中，以SiC衬底51作为沟道、第一二氧化硅层52作为栅极介质、埋层衬底(SiC衬底51)作为电极，可与石墨烯层一起形成围绕栅结构。此时，可在各个器件之间的衬底区域通过形成STI或PN结来实现隔离。
Claims (10)
1.一种双栅石墨烯鳍式场效应晶体管，其特征在于，其包括：衬底、衬底上的第一介质层以及第一介质层上的鳍结构，所述鳍结构为立方体形状且包括中间位置的栅极以及两端位置的源/漏电极，所述栅极具有不与下层介质层相接触的两个侧面和一个顶面，所述两个侧面上依次覆盖石墨烯层、栅极介质层以及栅极电极层，以形成双栅石墨烯结构。
2.根据权利要求1所述的双栅石墨烯鳍式场效应晶体管，其特征在于：所述顶面上依次覆盖栅极介质层和栅极电极层，且顶面上的栅极电极层与两个侧面上的栅极电极层相接触。
3.根据权利要求1或2所述的双栅石墨烯鳍式场效应晶体管，其特征在于：所述第一介质层为SiO2或SiN，所述鳍结构为SiO2或SiN，所述石墨烯层为单层石墨烯或多层石墨烯；所述栅极介质层为二氧化硅或高K值材料，所述栅极电极层为多晶硅或金属材料。
4.一种双栅石墨烯鳍式场效应晶体管的制造方法，其特征在于，其包括以下步骤：
步骤S01，提供硅片衬底，并在衬底上形成第一介质层；
步骤S02，在所述第一介质层上形成图形化的金属层，所述金属层具有沟槽；
步骤S03，在高温下，利用含碳气体在所述金属层表面生长石墨烯薄膜，所述金属层表面包括金属层的侧面和顶面；
步骤S04，在生长石墨烯薄膜的金属层上沉积第二介质层，使所述金属层的沟槽内填充有介质材料；
步骤S05，平坦化所述硅片，以露出所述金属层的顶面；
步骤S06，去除所述金属层，形成介质材料两侧覆盖有石墨烯薄膜的鳍结构；
步骤S07，在所述鳍结构上依次沉积栅极介质层和栅极电极层并图形化，形成鳍结构中间位置的栅极图形，并去除栅极图形以外的石墨烯薄膜；
步骤S08，对所述鳍结构的两端进行离子注入，形成源/漏电极。
5.根据权利要求4所述的双栅石墨烯鳍式场效应晶体管的制造方法，其特征在于：步骤S02包括在所述第一介质层上沉积金属层，并图形化所述金属层。
6.根据权利要求4所述的双栅石墨烯鳍式场效应晶体管的制造方法，其特征在于：步骤S02包括在所述第一介质层上沉积一层介质并刻蚀出沟槽，然后沉积金属层并平坦化，接着反刻去除金属层之间的介质。
7.根据权利要求4、5或6所述的双栅石墨烯鳍式场效应晶体管的制造方法，其特征在于：所述金属层为Ni、Cu、Co、Ge或它们的合金。
8.根据权利要求4所述的双栅石墨烯鳍式场效应晶体管的制造方法，其特征在于：步骤S03包括利用CH基气体和氢气，通过高温CVD工艺生长石墨烯薄膜。
9.根据权利要求4所述的双栅石墨烯鳍式场效应晶体管的制造方法，其特征在于：步骤S07包括利用CVD或ALD工艺沉积所述栅极介质层，利用CVD或PVD工艺沉积所述栅极电极层。
10.根据权利要求4所述的双栅石墨烯鳍式场效应晶体管的制造方法，其特征在于：步骤S07与S08之间还包括通过离子注入形成LDD轻掺杂漏区结构，并在所述栅极图形与鳍结构两端待形成源/漏电极区域之间形成侧墙。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410593522.7A CN104319291A (zh) | 2014-10-29 | 2014-10-29 | 双栅石墨烯鳍式场效应晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410593522.7A CN104319291A (zh) | 2014-10-29 | 2014-10-29 | 双栅石墨烯鳍式场效应晶体管及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104319291A true CN104319291A (zh) | 2015-01-28 |
Family
ID=52374499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410593522.7A Pending CN104319291A (zh) | 2014-10-29 | 2014-10-29 | 双栅石墨烯鳍式场效应晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104319291A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783272A (zh) * | 2019-10-17 | 2020-02-11 | 上海华力集成电路制造有限公司 | 鳍式场效应晶体管的截断工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110253983A1 (en) * | 2008-08-29 | 2011-10-20 | Advanced Micro Devices, Inc. | Sidewall graphene devices for 3-d electronics |
| CN103000498A (zh) * | 2011-09-16 | 2013-03-27 | 中国科学院微电子研究所 | 石墨烯纳米带的制造方法、mosfet及其制造方法 |
| CN103377927A (zh) * | 2012-04-17 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 悬浮纳米线场效应晶体管及其形成方法 |
| US20140051217A1 (en) * | 2011-04-18 | 2014-02-20 | International Business Machines Corporation | GRAPHENE NANORIBBONS AND CARBON NANOTUBES FABRICATED FROM SiC FINS OR NANOWIRE TEMPLATES |
-
2014
- 2014-10-29 CN CN201410593522.7A patent/CN104319291A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110253983A1 (en) * | 2008-08-29 | 2011-10-20 | Advanced Micro Devices, Inc. | Sidewall graphene devices for 3-d electronics |
| US20140051217A1 (en) * | 2011-04-18 | 2014-02-20 | International Business Machines Corporation | GRAPHENE NANORIBBONS AND CARBON NANOTUBES FABRICATED FROM SiC FINS OR NANOWIRE TEMPLATES |
| CN103000498A (zh) * | 2011-09-16 | 2013-03-27 | 中国科学院微电子研究所 | 石墨烯纳米带的制造方法、mosfet及其制造方法 |
| CN103377927A (zh) * | 2012-04-17 | 2013-10-30 | 中芯国际集成电路制造(上海)有限公司 | 悬浮纳米线场效应晶体管及其形成方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110783272A (zh) * | 2019-10-17 | 2020-02-11 | 上海华力集成电路制造有限公司 | 鳍式场效应晶体管的截断工艺方法 |
| CN110783272B (zh) * | 2019-10-17 | 2022-05-27 | 上海华力集成电路制造有限公司 | 鳍式场效应晶体管的截断工艺方法 |
| US11637194B2 (en) | 2019-10-17 | 2023-04-25 | Shanghai Huali Integrated Circuit Corporation | FinFET transistor cut etching process method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI746967B (zh) | 包含二維半導電性材料之奈米片場效電晶體 | |
| US20200357916A1 (en) | Source/drain contacts for non-planar transistors | |
| CN103718301B (zh) | 外延延伸部cmos晶体管 | |
| TWI675484B (zh) | 形成鰭式場效電晶體半導體設備之低缺陷取代鰭部的方法及其所產生之設備 | |
| US9870949B2 (en) | Semiconductor device and formation thereof | |
| TWI595666B (zh) | 用於非平面電晶體之鎢閘極技術（三） | |
| TWI598946B (zh) | 半導體裝置與其製造方法 | |
| US11948999B2 (en) | Semiconductor device | |
| CN203967092U (zh) | finFET结构 | |
| CN108231889A (zh) | 具有垂直结构的2-d材料晶体管 | |
| US9257559B2 (en) | Semiconductor device and formation thereof | |
| US20190164964A1 (en) | Finfet device and method for fabricating the same | |
| US10483377B2 (en) | Devices and methods of forming unmerged epitaxy for FinFet device | |
| CN104319290B (zh) | 三栅石墨烯鳍式场效应晶体管及其制造方法 | |
| US20140103435A1 (en) | Vertical source/drain junctions for a finfet including a plurality of fins | |
| CN107180784B (zh) | 半导体结构及其形成方法 | |
| TWI524433B (zh) | 積體電路及製造具有包覆非平面電晶體結構之積體電路的方法 | |
| US20150380258A1 (en) | Method for controlling height of a fin structure | |
| US10269944B2 (en) | Fin semiconductor device and method of manufacture with source/drain regions having opposite conductivities | |
| CN103515283B (zh) | 半导体器件制造方法 | |
| EP3264472B1 (en) | Method and device for finfet with graphene nanoribbon | |
| CN104319291A (zh) | 双栅石墨烯鳍式场效应晶体管及其制造方法 | |
| US8680612B2 (en) | Semiconductor device and manufacturing method thereof | |
| CN109148580B (zh) | 一种FinFET器件及其制作方法 | |
| KR101289666B1 (ko) | 벌크형 나노구조 트랜지스터 및 이의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| EXSB | Decision made by sipo to initiate substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150128 |