-
Gebiet der vorliegenden Erfindung
-
Im Allgemeinen betrifft die vorliegende Erfindung die Herstellung sehr komplexer integrierter Schaltungen mit Transistorelementen, die eine nicht-ebene Kanalarchitektur besitzen.
-
Beschreibung des Stands der Technik
-
Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelemten, ASIC's (anwendungsspezifischen integrierten Schaltungen) und dergleichen, macht es erforderlich, dass eine große Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau hergestellt wird, wobei Feldeffekttransistoren eine wichtige Art an Schaltungselementen repräsentieren, die das Leistungsverhalten der integrierten Schaltungen wesentlich bestimmen. Im Allgemeinen wird eine Vielzahl an Prozesstechnologien eingesetzt, wobei für viele Arten komplexer Schaltungen mit Feldeffekttransistoren die MOS-Technologie eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen an Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, sogenannte pn-Übergänge, die durch eine Grenzfläche aus stark dotierten Gebieten, die als Drain- und Sourcegebiete bezeichnet wird, und einem leicht dotierten oder nicht-dotierten Gebiet, etwa einem Kanalgebiet, gebildet sind, wobei das Kanalgebiet benachbart zu den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor ist die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine ebene Transistorarchitektur – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird.
-
Gegenwärtig wird der Hauptteil der integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund dessen nahezu unbegrenzter Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften des Siliziums und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, die über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die für Massenprodukte vorgesehen sind. Ein Grund für die große Bedeutung des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolierung unterschiedlicher Gebiete voneinander ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie etwa für Ausheizprozesse zum Aktivieren von Dotierstoffen und zum Ausheilen von Kristallschäden erforderlich sind, ohne dabei die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
-
Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für Gateisotationsschichten in Feldeffekttransistoren verwendet, die die Gateelektrode, die häufig aus Polysilizium oder anderen metallenthaftenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern des Bauteilverhaltens von Feldeffekttransistoren wurde die Länge des Kanalgebiets kontinuierlich verringert, um die Schaltgeschwindigkeit und den Durchlassstrom zu erhöhen. Da das Transistorverhalten u. a. durch die Spannung gesteuert ist, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets in eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei einer vorgegebenen Versorgungsspannung zu erreichen, muss ein gewisser Grad an kapazitiver Kopplung beibehalten werden, die durch den Kondensator hervorgerufen wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet ist. Es zeigt sich jedoch, dass eine Verringerung der Kanallänge bei einer planaren Transistorkonfiguration eine höhere kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte planare Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringen Schwellwertspannung weisen eine exponentielle Zunahme des Leckstromes auf Grund der erforderlichen größeren kapazitiven Kopplung der Gateelektrode an das Kanalgebiet auf. Dies führt daher, dass die Dicke der Siliziumdioxidschicht entsprechend reduziert wird, um die erforderliche Kapazität zwischen dem Gate und dem Kanalgebiet zu erzeugen. Beispielsweise erfordert eine Kanallänge von ungefähr 0,08 μm ein Gatedielektrikum aus Siliziumdioxid mit einer Dicke von ungefähr 1,2 nm. Obwohl die Verwendung von Hochgeschwindigkeitstransistoren mit einem extrem kurzen Kanal typischerweise auf Hochgeschwindigkeitsanwendungen beschränkt wird, wohingegen Transistoren mit einem längeren Kanal für weniger kritische Anwendungen eingesetzt werden, etwa als Speichertransistoren, erreicht der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxid-Gateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mehr mit den Anforderungen für viele Arten von Schaltungen verträglich sind.
-
Aus diesen Gründen wurde eine Vielzahl alternativer Vorgehensweisen entwickelt in dem Versuch, das Leistungsverhalten planarer Transistoren weiter zu verbessern, um dabei die zuvor beschriebenen Probleme zu vermeiden oder zumindest zu verringern. Beispielsweise wurde das Ersetzen des Siliziumdioxids als ein Basismaterial für Gateisolationsschichten in Betracht gezogen, insbesondere für extrem dünne siliziumdioxidbasierte Gateschichten komplexer Transistoren. Beispielsweise können dielektrische Materialien mit einer deutlich größeren Dielektriziätskonstante von 10,0 oder höher, die auch als dielektrische Materialien mit großem ε bezeichnet werden, etwa in Form von hafniumoxidbasierten Materialien, zirkonbasierten Materialien und dergleichen, in Gateelektrodenstrukturen von komplexen Transistoren verwendet werden, wodurch eine hohe kapazitive Kopplung mit einer annehmbaren physikalischen Dicke des Gatedielektrikumsmaterials erreicht wird. Dazu wurden diverse Lösungsmöglichkeiten entwickelt, in denen ein dielektrisches Material mit großem ε, möglicherweise in Verbindung mit einem sehr dünnen konventionellen dielektrischen Material, als gatedielektrische Materialien in Verbindung mit einem metallenthaltenden leitenden Material vorgesehen werden, um damit eine geeignete Austrittsarbeit für die Gateelektrodenstruktur im Hinblick auf die gesamten Transistoreigenschaften einzurichten. Bei Bedarf kann ferner ein gut leitendes Elektrodenmetall aufgebracht werden, beispielsweise in einer sehr fortgeschrittenen Fertigungsphase, wodurch die elektrische Leistungsfähigkeit der resultierenden Metallgateelektrodenstrukturen mit großem ε weiter verbessert wird. Obwohl die Verwendung eines dielektrischen Materials mit großem ε in Verbindung mit einem gut leitenden Elektrodenmaterial, das zumindest direkt auf dem dielektrischen Gatematerial vorgesehen ist, deutlich zu besseren Transistoreigenschaften beiträgt, beispielsweise im Hinblick auf die Steuerbarkeit des Kanalgebiets, führt die zunehmende Verringerung kritischer Abmessungen, d. h. der Gatelänge der Transistoren, wobei dies auf Grund der Anforderung für zunehmend größere Packungsdichten in komplexen Halbleiterbauelementen beflügelt wird, dennoch zu zusätzlichen sehr komplexen Maßnahmen, um geeignete Dotierstoffprofile in den Drain- und Sourcebereichen vorzusehen, um damit das gewünschte Transistorverhalten zu erreichen. D. h., beim Verringern der Gatelänge und der Kanallänge planarer Transistoren auf ungefähr 45 nm und weniger in dem Versuch, die Packungsdichte in den Bauteilbereichen zu erhöhen, die sehr dicht liegende Transistoren erfordern, ist weiterhin die Kanalsteuerbarkeit ein großes Problem, selbst wenn komplexe Metallgateelektrodenstrukturen mit großem ε verwendet werden. Folglich ist trotz der Verwendung komplexer dielektrischer Materialien eine geringere Schichtdicke, beispielsweise im Bereich von 1,5 bis mehrere Nanometer für das dielektrische Material mit großem ε vorzusehen, möglicherweise mit einem dünnen konventionellen Material, um in Verbindung mit komplexen Drain- und Sourcedotierstoffprofilen die erforderliche Transistorsteuerbarkeit zu erreichen, was jedoch zu moderat hohen Leckströmen führen kann. Beim weiteren Vergrößern der Gesamtpackungsdichte komplexer Halbleiterbauelemente können sich somit eine reduzierte Transistorsteuerbarkeit und erhöhte Leckströme insbesondere in Hochgeschwindigkeitssignalbereichen komplexer integrierter Schaltungen ergeben und zu einem insgesamt nicht akzeptablen Gesamtverhalten beitragen.
-
Die Druckschrift
US 2008/0268588 A1 zeigt ein Verfahren, demgemäß Gräben in ein dotiertes Halbleitergebiet geätzt werden, woraufhin dann diese Gräben mit einem geeigneten Material zumindest teilweise aufgefüllt und anschließend die Drain- und Sourcegebiete hergestellt werden.
-
Angesichts der zuvor beschriebenen Situation stellt sich die Aufgabe, Fertigungstechniken und Halbleiterbauelemente bereitzustellen, in denen eine weitere Skalierung von Transistorabmessungen auf der Grundlage komplexer Gateelektrodenstrukturen erreicht wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert werden. Es stellt sich insbesondere die Aufgabe, Drain- und Sourcegebiete zu erzeugen, ohne empfindliche Gatematerialien für Gateelektrodenstrukturen mit einem vergrabenen Bereich zu beeinflussen und entsprechende Halbleiterbauelemente bereitzustellen.
-
Überblick über die vorliegende Erfindung
-
Die vorgehend erläuterte Aufgabe wird durch ein Verfahren gemäß Anspruch I und ein Halbleiterbauelement gemäß Anspruch 9 gelöst. Weitere vorteilhaftere Ausführungsformen und Ausgestaltungen sind in den abhängigen Ansprüchen definiert.
-
Im Allgemeinen stellt die vorliegende Erfindung Halbleiterbauelemente und Fertigungstechniken bereit, in denen die „Kanallänge” von Gateelektrodenstrukturen erhöht wird, ohne jedoch die lateralen Abmessungen der Gateelektrodenstrukturen zu vergrößern, wodurch die Kanalsteuerbarkeit im Vergleich zu konventionellen Gateelektrodenstrukturen verbessert wird, die eine Gatelänge entsprechend den kritischen lateralen Entwurfsabmessungen besitzen. Dazu wird zumindest ein Teil der Gateelektrodenstruktur als eine „vergrabene” Elektrodenstruktur vorgesehen, in der das aktive Gebiet des Transistors eine Aussparung erhält, in der ein Gatedielektrikumsmaterial an inneren Seitenwandbereichen auf der Grundlage gut etablierter sehr konformer Abscheidetechniken, etwa ALD (Atomlagenabscheidung) und dergleichen gebildet wird. Ferner wird ein geeignetes Elektrodenmaterial, etwa ein metallenthaltendes Material, möglicherweise in Verbindung mit einem Halbleitermaterial oder einem Elektrodenmaterial, innerhalb der Aussparung vorgesehen, wodurch ein „dreidimensionales” Kanalgebiet erzeugt wird, da jegliche Grenzflächen der vergrabenen Gateelektrodenstrukturen zum Einrichten eines leitenden Kanals verwendet werden können. Auf diese Weise wird die laterale Abmessung der Gateelektrodenstruktur in der „Transistorlängsrichtung” geeignet an die Bauteilerfordernisse im Hinblick auf das Erreichen einer hohen Packungsdichte angepasst, während andererseits die eigentliche Kanallänge auf der Grundlage der Eigenschaften der Aussparung so ausgewählt wird, dass eine bessere Kanalsteuerbarkeit und geringere Leckströme erreicht werden. Beispielsweise kann durch das geeignete Einstellen der Tiefe der Aussparung die Gesamtkanallänge für eine gegebene „Breite” der Vertiefung bzw. Aussparung eingestellt werden, wobei auch ein Teil des resultierenden Kanalgebiets, der dem konventionellen planaren Kanalgebiet entspricht, auf der Grundlage eines gewünschten dünnen Halbeitermaterials vorgesehen werden kann, wodurch ein vollständig verarmter Transistorzustand eines entsprechenden Kanalbereichs ermöglicht wird, der somit noch mehr zu reduzierten Leckströmen beiträgt.
-
Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden eines Draingebiets und eines Sourcegebiets in einem Halbleitergebiet eines Halbleiterbauelements. Das Verfahren umfasst ferner das Bilden einer Vertiefung in dem Halbleitergebiet lateral zwischen dem Draingebiet und dem Sourcegebiet. Das Verfahren umfasst ferner das Beschichten innerer Seitenwandoberflächenbereiche der Vertiefung mit einer dielektrischen Materialschicht, die ein dielektrisches Material mit großem ε aufweist. Das Verfahren umfasst ferner das Bilden einer Gateelektrodenstruktur in der Vertiefung durch Bilden eines Elektrodenmaterials auf der dielektrischen Materialschicht, so dass die Gateeleketrodenstruktur lateral benachbart zu dem Draingebiet und dem Sourcegebiet ist.
-
Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst eine Gateelektrodenstruktur mit einer eingestellten Hohe über einem Halbleitergebiet und einem vergrabenen Bereich, der lateral in dem Halbleitergebiet eingebettet ist, und sich der vergrabene Bereich der Gateelektrodenstruktur zu einer ersten Tiefe in dem Halbleitergebiet erstreckt. Das Halbleiterbauelement umfasst ferner Drain- und Sourcegebiete, die in dem Halbleitergebiet ausgebildet sind und sich zu einer zweiten Tiefe in dem Halbleitergebiet erstrecken, wobei die zweite Tiefe kleiner ist als die erste Tiefe.
-
Kurze Beschreibung der Zeichnungen
-
Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
-
1a bis 1i schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung eines Transistors mit einer vergrabenen Gateelektrodenstruktur zeigen, wobei die Gateelektrodenstruktur vor dem Bilden von Drain- und Sourcegebieten gemäß anschaulicher Ausführungsformen bereitgestellt wird;
-
2a bis 2d schematisch Querschnittsansichten des Halbleiterbauelements gemäß noch weiterer anschaulicher Ausführungsformen zeigen, in denen Drain- und Sourcegebiete vor dem Bilden der Gateelektrodenstruktur unter Anwendung einer selbstjustierenden Prozessstrategie bereitgestellt werden; und
-
2e bis 2h schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen zeigen, wobei eine Platzhaltergateelektrodenstruktur vorgesehen wird und durch eine vergrabene Gateelektrodenstruktur in einer fortgeschrittenen Fertigungsphase gemäß noch weiteren anschaulichen Ausführungsformen ersetzt wird.
-
Detaillierte Beschreibung
-
Obwohl die vorliegende Erfindung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargestellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, die hierin offenbarte Erfindung auf die speziellen anschaulichen Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Erfindung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
-
Im Allgemeinen stellt die vorliegende Erfindung Fertigungstechniken und Halbleiterbauelemente bereit, in denen eine verbesserte Kanalsteuerbarkeit und geringere Leckströme in komplexen Transistoren erreicht werden, wobei gleichzeitig geringere laterale Abmessungen angewendet werden, um damit eine hohe Packungsdichte in komplexen Halbleiterbauelementen zu erreichen. Zu diesem Zweck werden die Abmessungen von Gateelektrodenstrukturen in einer Richtung senkrecht zur Transistorbreitenrichtung, wobei diese Richtung weiterhin als „Längsrichtung” bezeichnet wird, von der eigentlichen Kanallänge entkoppelt, indem eine „vergrabene” Gateelektrodenstruktur oder zumindest ein Teil einer vergrabenen Gateelektrodenstruktur verwendet wird, so dass zusätzlich zu einem „horizontalen” Kanalgebiet, das dem Kanalgebiet einer konventionellen planaren Transistorarchitektur entspricht, weitere nicht-planare Gebiete hinzukommen, etwa vertikale Kanalgebiete, wobei die effektive Kanallänge somit auf der Grundlage der Größe und der Form einer entsprechenden Vertiefung bestimmt ist, die in dem aktiven Gebiet des betrachteten Transistors ausgebildet ist. Beispielsweise wird für eine im Wesentlichen rechteckige Form einer Vertiefung die gesamte Kanallänge für eine gegebene Breite der Vertiefung entlang der Transistorlängsrichtung durch Einstellen einer geeigneten Tiefe festgelegt. Die inneren Oberflächenbereiche der Vertiefung können dann mit einem geeigneten Gatedielektrikumsmaterial bedeckt oder beschichtet werden, etwa konventionelle dielektrische Materialien in Form von Siliziumdioxid, Siliziumoxinitrid und dergleichen, möglicherweise in Verbindung mit dielektrischen Materialien mit großem ε, etwa hafniumoxidbasierten Materialien und dergleichen. Dazu ist eine Vielzahl an gut steuerbaren Prozesstechniken, die in konventionellen Prozessstrategien entwickelt wurden, verfügbar zur Herstellung des Gatedielektrikumsmaterials in sehr konformer Weise innerhalb der Vertiefung, die in dem aktiven Gebiet vorgesehen ist. Wie beispielsweise zuvor erläutert ist, wurde eine Vielzahl von Prozessstrategien entwickelt, um Metallgateelektrodenstrukturen mit großem ε herzustellen, wobei in sogenannten Austauschgateverfahren eine Platzhaltergateelektrodenstruktur, die etwa auf der Grundlage von Polysilizium hergestellt ist, lateral in einem dielektrischen Material eingebettet ist, wobei das Platzhaltermaterial dann selektiv so entfernt wird, dass eine Öffnung zu dem aktiven Gebiet oder zu einem darauf ausgebildeten Ätzstoppmaterial hergestellt wird. Daraufhin werden gewünschte dielektrische Materialien, etwa dielektrische Materialien mit großem ε, mit einem hohen Grad an Steuerbarkeit aufgebracht, indem geeignete Abscheidetechniken angewendet werden, etwa ALD, und dergleichen, das eine CVD-(chemische Dampfabscheide-)Technik repräsentiert mit einem im Wesentlichen selbstbegrenzendem Abscheidverhalten. D. h., in entsprechenden CVD-Prozessen wird eine erste Vorstufenschicht auf einem freiliegenden Oberflächenbereich erzeugt, wobei die weitere Abscheidung des ersten Vorstufenmaterials im Wesentlichen aufhört, wenn die freiliegende Fläche mit dem ersten Vorstufenmaterial gesättigt ist. Daraufhin wird ein weiterer Abscheidezyklus ausgeführt auf der Grundlage eines zweiten Vorstufenmaterials, das wiederum ein selbstbegrenzendes Abscheideverhalten aufweist, wodurch schließlich eine gewünschte Materialzusammensetzung mit einer gut gesteuerten Dicke geschaffen wird. Durch Wiederholen eines oder mehrerer Abscheidezyklen wird schließlich die Sollschichtdicke festgelegt. Folglich können die Materialzusammensetzung und die Schichtdicke für jeglichen freiliegenden Oberflächenbereich in sehr gleichmäßiger Weise erzeugt werden. Ferner sind weitere komplexe Abscheidetechniken verfügbar zur Herstellung geeigneter metallenthaltender Elektrodenmaterialien, etwa Titannitrid, Tantalnitrid, Aluminium und dergleichen, so dass ein gewünschtes Elektrodenmaterial innerhalb einer Vertiefung in sehr gleichmäßiger Weise vorgesehen werden kann. Durch Vorsehen einer Vertiefung in dem aktiven Gebiet und durch geeignetes Erzeugen eines Gatedielektrikumsmaterials und eines Elektrodenmaterials in der Vertiefung können zusätzlich zur unteren Fläche der Vertiefung auch die Seitenflächen somit als geeignete Grenzflächen zum Definieren eines Kanalgebiets in dem umgebenden aktiven Transistorbereich dienen. Beispielsweise können für eine im Wesentlichen rechteckige Querschnittsform der Vertiefung zusätzlich zu dem konventionellen „horizontalen” Kanalgebiet zwei weitere „vertikale” Kanalgebiete geschaffen werden, wodurch die wirksame Kanallänge effizient vergrößert wird, während der horizontale Kanalbereich im Wesentlichen die lateralen Abmessungen der Gateelektrodenstruktur in der „Längsrichtung” des Transistors bestimmt. Folglich kann die kritische Abmessung im Hinblick auf die Kontakterfordernisse, d. h. im Hinblick auf das Vorsehen eines gewünschten geringen Abstands zwischen benachbarten Gateelektrodenstrukturen in dicht gepackten Bauteilgebieten, festgelegt werden, ohne jedoch die Kanalsteuerbarkeit und die Leckströme zu beeinflussen. Auf diese Weise können die kritischen Abmessungen und somit die Packungsdichte effizient von den elektronischen Eigenschaften der Transistoren entkoppelt werden, was in konventionellen planaren Transistorkonfigurationen zu einem geringeren Transistorleistungsvermögen für eine Gatelänge von 45 nm und weniger führt, wie dies auch zuvor erläutert ist.
-
Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
-
1a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101 und einer Halbleiterschicht 102, die über dem Substrat 101 ausgebildet ist. Das Substrat 101 ist ein geeignetes Trägermaterial, etwa ein Halbleitermaterial, ein isolierendes Material, und dergleichen. in ähnlicher Weise ist die Halbleiterschicht 102 anfänglich ein geeignetes Halbleitermaterial, etwa ein Siliziummaterial, ein Silizium/Germanium-Material und Germanium-Material, oder eine andere Halbleiterverbindung, die geeignet ist, um darin und darüber komplexe Transistoren herzustellen. Ferner bilden in einigen anschaulichen Ausführungsformen das Substrat 101 in Verbindung mit der Halbleiterschicht 102 eine „Vollsubstratkonfiguration”, in der die Halbleiterschicht 102 auf einem kristallinen Halbleitermaterial des Substrats 101 gebildet ist, oder die Halbleiterschicht 102 bildet einen Teil eines kristallinen Halbleitermaterials des Substrats 101. In anderen anschaulichen Ausführungsformen bilden das Substrat 101 und die Halbleiterschicht 102 eine SOI-(Halbleiter-auf-Isolator-)Konfiguration, in der eine vergrabene isolierende Schicht (nicht gezeigt) unter der Halbleiterschicht 102 vorgesehen ist, wodurch das Halbleitermaterial 102 „vertikal” abgetrennt wird. Ferner besitzt in der gezeigten Fertigungsphase die Halbleiterschicht 102 darin ausgebildet Isolationsstrukturen 102b, etwa flache Grabenisolationen, und dergleichen, die somit lateral entsprechende Halbleitergebiete oder aktive Gebiete, etwa ein aktives Gebiet 102, lateral begrenzen. In dieser Hinsicht ist ein aktives Gebiet als ein Halbleitergebiet zu verstehen, in welchem ein pn-Übergang zumindest eines Transistors herzustellen ist oder ausgebildet ist. Abhängig von der gesamten Prozessstrategie kann in dem aktiven Gebiet 102a eine geeignete Dotierstoffsorte eingebaut sein, die auch als eine Wannendotierstoffsorte bezeichnet wird, um damit die grundlegenden Transistoreigenschaften festzulegen. Es sollte jedoch beachtet werden, dass jegliche Wannendotierstoffsorten zumindest teilweise auch in einer späteren Fertigungsphase eingebaut werden können, wenn dies als geeignet erachtet wird. Des weiteren sind die Dotierstoffkonzentration und das Profil in dem aktiven Gebiet 102a geeignet an die Konfiguration des Transistors angepasst, der noch darin herzustellen ist, indem beispielsweise eine moderat hohe grundlegende Dotierstoffkonzentration und dergleichen vorgesehen wird, um damit die „dreidimensionale” Anordnung von Kanalgebieten zu berücksichtigen, die auf der Grundlage einer vergrabenen isolierenden Gateelektrodenstruktur erzeugt werden, die noch in dem aktiven Gebiet 102a herzustellen ist. Das aktive Gebiet 102a besitzt eine geeignete Abmessung entlang einer Transistorlängsrichtung, die als L bezeichnet ist, um damit den Erfordernissen im Hinblick auf die hohe Packungsdichte und dergleichen zu entsprechen, wie dies auch zuvor erläutert ist. In ähnlicher Weise sind auch in einer Transistorbreitenrichtung, d. h. in einer Richtung senkrecht zur Zeichenebene der 1a, geeignete Abmessungen eingestellt, die in Verbindung mit der gesamten Leitfähigkeit des dreidimensionalen Kanalgebiets, das noch herzustellen ist, den Durchlassstrom eines entsprechenden Transistors festlegen. Ferner umfasst das Halbleiterbauelement 100 eine Ätzmaske 103, die ein geeignetes Material enthält, etwa ein Lackmaterial, Hartmaskenmaterialien, ARC-(antireflektierende Beschichtungs-)Materialien, und dergleichen. Die Ätzmaske 103 enthält eine Maskenöffnung 103a, die die laterale Position und Größe einer Vertiefung definiert, die in dem aktiven Gebiet 102a zu bilden ist, und somit auch die laterale Größe und Lage einer vergrabenen Gateelektrodenstruktur definiert, die in dem aktiven Gebiet 102a vorzusehen ist. Beispielsweise besitzt die Maske 103a eine kritische laterale Abmessung entlang der Längsrichtung L von 45 nm und weniger, wenn extrem skalierte Halbleiterbauelemente betrachtet werden.
-
Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Vor oder nach der Erzeugung der Isolationsstrukturen 102b, was unter Anwendung gut etablierter Lithographie-, Strukturierungs-, Abscheide- und Einebnungstechniken gelingt, wird eine gewünschte Dotierstoffsorte in das aktive Gebiet 102a gemäß den Transistoreigenschaften eingebracht. Zu diesem Zweck sind gut etablierte Maskierungsschemata verfügbar und können zum Einbau der Dotierstoffsorte beispielsweise durch Ionenimplantationen und dergleichen angewendet werden. Zu beachten ist, dass bei Bedarf weitere Opfermaterialien, etwa Ätzstoppmaterialien in Form von Siliziumdioxid, Siliziumnitrid und dergleichen über dem aktiven Gebiet 102a vor oder nach dem Ausführen entsprechender Implantationsprozesse bereitgestellt werden können. Der Einfachheit halber sind derartige optionale Opfermaterialschichten in 1a nicht gezeigt. Als nächstes wird das Maskenmaterial für die Maske 103 aufgebracht, beispielsweise durch eine beliebige geeignete Abscheidetechnik, wenn Hartmaskenmaterialien und/oder andere Opfermaterialien erforderlich sind, um die Maskenöffnungen 103a mit den gewünschten kritischen Abmessungen zu schaffen. In anderen Fällen wird die Maske 103 als ein Lackmaterial bereitgestellt, wenn dessen Ätzwiderstandsfähigkeit ausreichend ist, um dem nachfolgenden Ätzprozess in geeigneter Weise zu widerstehen.
-
1b zeigt schematisch das Halbleiterbauelement 100, wenn es der Einwirkung einer reaktiven Ätzumgebung 104 ausgesetzt ist, die auf der Grundlage geeigneter plasmaunterstützter Ätzrezepte eingesetzt werden kann, wobei eine Vielzahl an Ätzchemien verfügbar ist, um viele Halbleitermaterialien, etwa Silizium, und dergleichen, selektiv in Bezug auf die Ätzmaske 103 zu ätzen. Während des Ätzprozesses 104 wird somit durch jegliche optionale Materialschichten (nicht gezeigt), etwa Siliziumdioxid, und dergleichen, geätzt und es wird schließlich in das aktive Gebiet 102a geätzt, wie dies durch die gestrichelte Linie angezeigt ist, um eine Vertiefung bzw. Aussparung 102r darin zu erzeugen. In der in 1b gezeigten Ausführungsform wird ein im Wesentlichen anisotropes Ätzverhalten angewendet, indem die Prozessparameter des Prozesses 104 in geeigneter Weise festgelegt werden, wodurch eine laterale Ätzrate beim Ätzen des Materials des aktiven Gebiets 102a deutlich reduziert ist. In diesem Falle werden die lateralen Abmessungen der Maskenöffnung 103a in das aktive Gebiet 102a mit hoher Spurtreue übertragen. In anderen Fällen wird die Form der Vertiefung 102r durch Auswählen des Grades an isotropen oder anisotropen Ätzverhalten während des Prozesses 104 gesteuert, um damit geneigte Seitenwandflächenbereiche zu schaffen, das somit einen weiteren Freiheitsgrad bei der Auswahl einer gesamten endgültigen Kanallänge einer Gateelektrodenstruktur ergibt, die auf der Grundlage der Vertiefung 102r herzustellen ist. In anderen Fällen werden kristallographisch anisotrope Ätztechniken, beispielsweise auf der Grundlage von Kaliumhydroxid, und dergleichen, angewendet, um eine „sigmaförmige” Vertiefung (nicht gezeigt) bei Bedarf zu erhalten. Folglich ist eine Vielzahl an gut etablierten Ätztechniken verfügbar, etwa anisotrope Ätztechniken, wie sie auch zur Herstellung von Isolationsgräben für die Struktur 102b verwendet werden, und dergleichen, um in geeigneter Weise die Querschnittsform der Vertiefung 102r gemäß den gesamten Prozess- und Bauteilerfordernissen einzustellen. Beispielsweise wird für ein sehr anisotropes Ätzverhalten die endgültige Kanallänge durch Steuern der Tiefe der Vertiefung 102r effizient eingestellt.
-
1c zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase, in der die Vertiefung 102r in dem aktiven Gebiet 102a so ausgebildet ist, dass eine untere Fläche 102c und Seitenwandflächen 102d erzeugt werden. Des weiteren, wird, wie zuvor erläutert ist, ein geeignetes dielektrisches Material, etwa Siliziumdioxid, Siliziumnitrid und dergleichen, das durch 105 angegeben ist, auf oder über dem aktiven Gebiet 102a bei Bedarf hergestellt. Das Bauelement 100, das in 1c gezeigt ist, kann durch Entfernen der Ätzmaske 103 (siehe 1b) auf der Grundlage einer beliebigen geeigneten Prozesstechnik hergestellt werden, beispielsweise durch Sauerstoffplasma unterstützte Prozesse, nasschemische Prozesse und dergleichen.
-
1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Stapel aus Schichten 111, 112 und 113 über dem aktiven Gebiet 102a und in der Vertiefung 102r ausgebildet. Die Schicht 111 kann in Form eines beliebigen geeigneten dielektrischen Materials vorgesehen werden, das als ein Gatedielektrikumsmaterial dient. Dazu kann die dielektrische Schicht 111 ein konventionelles dielektrisches Material, etwa Siliziumdioxid, Siliziumoxinitrid und dergleichen, mit einer gewünschten Dicke aufweisen, beispielsweise im Bereich von 0,8 bis 1,5 nm. In anderen anschaulichen Ausführungsformen enthält die dielektrische Schicht 111 ein dielektrisches Material mit großem ε, möglicherweise in Verbindung mit einem dünnen konventionellen dielektrischen Material, wodurch eine Gesamtdicke und Materialzusammensetzung der Schicht 111 erhalten werden, so dass für eine hohe kapazitive Kopplung und geringe Leckströme gesorgt wird. Beispielsweise können, wie zuvor erläutert ist, hafniumoxidbasierte Materialien, zirkonoxidbasierte Materialien und dergleichen als dielektrische Materialien mit großem ε verwendet werden. Wie zuvor erläutert ist, wird das dielektrische Material 111 auf der Grundlage von Behandlungen und/oder Abscheidetechniken vorgesehen, die für einen hohen Grad an Dickengleichmäßigkeit innerhalb der Vertiefung 102r sorgen, so dass im Wesentlichen die gleiche Schichtdicke an den Seitenwandoberflächenbereichen 102d und an der Unterseite 102c erreicht wird.
-
Die Materialschicht 112 kann in Form eines metallenthaltenden leitenden Materials vorgesehen werden, das bei Bedarf zusätzlich eine Metallsorte aufweist, um in geeigneter Weise die Austrittsarbeit des Materials einzustellen, so dass die Schwellwertspannung eines Transistors geeignet eingestellt wird, der noch in dem aktiven Gebiet 102a herzustellen ist. Beispielsweise gibt es eine Vielzahl an metallenthaltenden leitenden Materialien, etwa Titannitrid, Tantalnitrid und dergleichen, die verwendet werden können, möglicherweise in Verbindung mit einer zusätzlichen austrittsarbeitseinstellenden Sorte, etwa Lanthanum, Aluminium und dergleichen, um damit die gewünschten elektronischen Eigenschaften in Verbindung mit der dielektrischen Schicht 111 zu erhalten. Ferner kann die Materialschicht 113 ein weiteres Elektrodenmaterial repräsentieren und kann in Form eines Halbleitermaterials, etwa Silizium, Silizium/Germanium, und dergleichen vorgesehen werden oder in Form eines anderen geeigneten Materials, solange ein gewisser Grad an Temperaturstabilität während der weiteren Bearbeitung sichergestellt ist.
-
Das in 1d gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Die dielektrische Schicht 111 wird beispielsweise durch aufwendige Oxidationstechniken und dergleichen hergestellt, wenn ein konventionelles oxidbasiertes dielektrisches Material vorzusehen ist. In anderen Fällen wird ein geeignetes dielektrisches Material abgeschieden unter Anwendung komplexer sehr konformer Abscheidetechniken. Wie zuvor erläutert ist, können ferner dielektrische Materialien mit großem ε effizient auf der Grundlage selbstbegrenzender CVD-Techniken aufgebracht werden, wodurch eine sehr gleichmäßige Dicke auf den Oberflächenbereichen 102d, 102c erreicht wird. Als nächstes wird die Schicht 112 hergestellt oder es wird eine weitere Schicht vorgesehen, beispielsweise auf der Grundlage komplexer Abscheidetechniken, etwa Sputter-Abscheidung, CVD, und dergleichen, woran sich Behandlungen anschließen können, wie dies zum Einstellen der gesamten elektronischen Eigenschaften der Materialien 111 und 112 erforderlich ist. Z. B. kann eine Diffusion von austrittsarbeitseinstellenden Sorten, etwa Aluminium, Lanthanum und dergleichen in Richtung und in wenigstens einen Teil des dielektrischen Materials 111 bewirkt werden, falls dies gewünscht ist. Daraufhin wird eine entsprechende Diffusionsschicht entfernt, bei Bedarf, und diese kann durch das Material 112 ersetzt werden. In anderen Fällen dient das Material 112 selbst als ein austrittsarbeitseinstellendes Material und kann darin eingebaut eine geeignete Metallsorte nach Bedarf aufweisen. Als nächstes wird das zusätzliche Elektrodenmaterial 113 aufgebracht, beispielsweise durch CVD bei geringem Druck, um ein Siliziummaterial, und dergleichen abzuscheiden. In anderen Fällen werden gut leitende Materialien, etwa Kohlenstoff, Metallverbindungen mit einer gewünschten Temperaturstabilität und dergleichen, abgeschieden.
-
1e zeigt schematisch das Halbleiterbauelement 100 nach dem Entfernen von überschüssigen Bereichen der Materialien 111, 112 und 113. Somit wird in dem aktiven Gebiet 102a eine Gateelektrodenstruktur 110 bereitgestellt und diese repräsentiert somit eine „vergrabene” Gateelektrodenstruktur mit den Grenzflächen 102d, 102c, die somit ein dreidimensionales Kanalgebiet in dem aktiven Gebiet 102a erzeugen. D. h., die Seitenwandflächen 102d bilden Kanalgebiete 151d, während die untere Seite 102c ein Kanalgebiet 151c bildet, dass somit dem konventionellen „horizontalen” oder planaren Kanalgebiet planarer Transistoren entspricht. Es sollte jedoch beachtet werden, dass die Konfiguration der Kanalgebiete 151d, 151c in einer anderen Art eingestellt werden kann, beispielsweise durch geeignetes Einstellen der Form der Vertiefung 102r (siehe 1c), wie dies auch zuvor erläutert ist, was bewerkstelligt werden kann, indem geeignete Ätzrezepte angewendet werden. Das Entfernen von überschüssigen Bereichen der Materialien 111, 112 und 113 kann auf der Grundlage von Ätztechniken, CMP (chemischmechanisches Polieren) und dergleichen bewerkstelligt werden. Zu beachten ist, dass bei Bedarf die Schicht 105 als eine effiziente Stoppschicht dienen kann, die für bessere Prozessbedingungen beim vollständigen Entfernen von leitendem Material von horizontalen Bereichen über dem aktiven Gebiet 102a sorgt.
-
1f zeigt schematisch das Halbleiterbauelement 100 mit einer Implantationsmaske 106, die über dem aktiven Gebiet 102a ausgebildet ist, um die Gateelektrodenstruktur 110 und auch einen Bereich des aktiven Gebiets 102a abzudecken. D. h., eine Länge 106l der Implantationsmaske 106 ist so festgelegt, dass Drain- und Sourcegebiete in dem aktiven Gebiet 102a lateral beabstandet an der Gateelektrodenstruktur 110 gemäß den gesamten Transistoreigenschaften gebildet wird. Ferner kann bei Bedarf die Maske 106 zum Entfernen eines freiliegenden Bereichs der Schicht 105 (siehe 1e) verwendet werden, wodurch Restbereiche 105r bei Bedarf beibehalten werden. Die Implantationsmaske 106 kann in Form eines Lackmaterials oder eines anderen geeigneten Materials mit einer Dicke vorgesehen werden, so dass für die gewünschte Ionenblockierwirkung gesorgt ist. Dazu können gut etablierte Lithographietechniken angewendet werden.
-
1g zeigt schematisch das Halbleiterbauelement 100 während eines Ionenimplantationsprozesses 107, in welchem geeignete Drain- und Sourcedotierstoffsorten in das aktive Gebiet 102a auf der Grundlage der Implantationsmaske 106 eingebaut werden. Während des Implantationsprozesses 107 werden geeignete Prozessparameter, d. h. die Implantationsdosis und Implantationsenergie, so für eine gegebene Implantationssorte eingestellt, dass das gewünschte vertikale Dotierstoffprofil erreicht wird. Wie gezeigt, werden Drain- und Sourcegebiete 152 in dem aktiven Gebiet 102a so hergestellt, dass diese sich zu einer spezifizierten Tiefe 152d erstrecken, die kleiner ist als eine Tiefe 110d, bis zu welcher sich die Gateelektrodenstruktur 110 in dem aktiven Gebiet 102a erstreckt. D. h., ein entsprechender pn-Übergang, der durch die Drain- und Sourcedotierstoffsorte des Gebiets 102 mit dem Wannendotierstoffmittel gebildet ist, das in dem aktiven Gebiet 102a vorgesehen ist, ist an einer Tiefe 152d angeordnet, die geringer ist als die Tiefe 110d. Es sollte beachtet werden, dass eine geeignete Konzentration und Tiefe 152d effizient auf der Grundlage von Simulationen, Experimenten und dergleichen festgelegt werden kann. Somit können die Transistoreigenschaften effizient auf der Grundlage der Gateelektrodenstruktur 110, d. h. deren Querschnittsform, der Tiefe 110d und den Materialeigenschaften der Schichten 111 und 112 und auch auf der Grundlage des Dotierstoffprofils und der Konzentration sowie der lateralen Position der Drain- und Sourcegebiete 152 eingestellt werden.
-
1h zeigt schematisch das Halbleiterbauelement 100 gemäß weiterer anschaulicher Ausführungsformen, in denen ein oder mehrere zusätzliche Implantationsprozesse 107a so ausgeführt werden, dass ein graduelles Dotierstoffprofil für die Drain- und Sourcegebiete 152 bei Bedarf bereitgestellt wird. Beispielsweise wird auf der Grundlage der Implantationsmaske 106 eine geneigte Implantation so ausgeführt, das Drain- und Sourceerweiterungsgebiete 152e erzeugt werden. Zu beachten ist, dass auch andere Implantationssorten eingebaut werden können, etwa eine weitere Wannendotierstoffsorte, und dergleichen, falls dies erforderlich ist.
-
1i zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Transistor 150 auf der Grundlage der Gateelektrodenstruktur 110 und der Drain- und Sourcegebiete 152 hergestellt, die ein geeignetes laterales und vertikales Dotierstoffprofil besitzen, wie dies auch zuvor erläutert ist, wobei diese ihr endgültiges Profil auf der Grundlage von Ausheiztechniken erhalten, um damit die Dotierstoffe zu aktivieren und durch Implantation hervorgerufene Schäden zu rekristallisieren. Folglich umfasst der Transistor 150 das Kanalgebiet 151d, das nicht-planare Kanalgebiete darstellt und enthält das Kanalgebiet 151c, das ein im Wesentlichen horizontales Kanalgebiet repräsentiert, wenn die Gateelektrodenstruktur 110 in einer im Wesentlichen rechteckigen Form vorgesehen wird, wenn dies im Querschnitt betrachtet wird, wie dies in 1e gezeigt ist. Wie zuvor angegeben ist, können die kombinierten Kanalgebiete 151d, 151c auch jede andere dreidimensionale Form aufweisen, wobei dies von der vorhergehenden Prozessstrategie zur Herstellung der Vertiefung bzw. Aussparung 102r (siehe 1b) abhängt. Somit kann auf der Grundlage einer geeigneten Wannendotierung 102w innerhalb des aktiven Gebiets 102a ein gesteuerter Ladungsträgerstrom in den Kanalgebieten 151d, 151c hervorgerufen werden, wie dies durch die Pfeile angezeigt ist, wobei auf Grund der größeren Gesamtlänge des resultierenden dreidimensionalen Kanals eine bessere Steuerbarkeit und somit geringere Leckströme resultieren. Durch geeignetes Einstellen der Tiefe 110d kann auch die Höhe des Kanalgebiets 151c eingestellt werden und dadurch wird die Möglichkeit geschaffen, die entsprechende Halbleiterdicke zu verringern, so dass das Kanalgebiet 151c ein vollständig verarmtes Gebiet repräsentieren kann, wodurch die Sperrströme des Transistors 150 weiter verringert werden.
-
Auf der Grundlage der grundlegenden Konfiguration des Transistors 150 kann die Bearbeitung fortgesetzt werden, indem etwa geeignete Kontaktbereiche in den Drain- und Sourcegebieten 152 bei Bedarf hergestellt werden, indem beispielsweise ein Metallsilizid darin geschaffen wird, wobei auch Metallsilizid in der Gateelektrodenstruktur 110 erzeugt werden kann, wenn das Material 113 eine Siliziumsorte aufweist. Zu diesem Zweck können gut etablierte Silizierungsverfahren angewendet werden, wobei die Reste 150r, falls diese vorgesehen sind, für bessere Prozessbedingungen sorgen, beispielsweise im Hinblick auf eine Reduzierung von Leckstrompfaden zwischen der Gateelektrodenstruktur 110 und den Drain- und Sourcegebieten 152. Ferner ergibt sich ein verbesserter Kontaktprozess aus der besseren Topographie des Transistors 150 auf Grund der Anwesenheit der vergrabenen Gateelektrodenstruktur 110, da nach dem Vorsehen eines dielektrischen Zwischenschichtmaterials entsprechende Kontaktlöcher sich im Wesentlichen zur gleichen Höhe für die Drain- und Sourcegebiete 152 und die Gateelektrodenstruktur 110 erstrecken, wodurch die Prozessgleichmäßigkeit und somit das Verhalten der resultierenden Kontaktelemente verbessert werden.
-
Es sollte beachtet werden, dass weitere leistungssteigernde Mechanismen in den Transistor 150 integriert werden können, beispielsweise durch Vorsehen des Materials 112 und/oder eines Teils des Materials 113 in Form eines stark verspannten Materials, beispielsweise mit einem hohen inneren kompressiven Verspannungspegel, der somit zu einer entsprechenden Verformungskomponente in den Kanalgebieten 151d, 151c führen kann, wodurch die Ladungsträgerbeweglichkeit von p-Kanaltransistoren erhöht wird.
-
Des weiteren kann der Transistor 150 auf der Grundlage einer Prozessstrategie hergestellt werden, in der die Drain- und Sourcegebiete 152 vor dem Bilden der Gateelektrodenstruktur 110 erzeugt werden, so dass die Einwirkung von Hochtemperaturprozessen auf die Gateelektrodenstruktur 110 vermieden wird. in diesem Falle können gut leitende Materialien, etwa Aluminium, Kupfer, Wolfram, und dergleichen, verwendet werden. Dazu wird eine Implantationsmaske vor dem Bilden einer Vertiefung in dem aktiven Gebiet 102a so vorgesehen, dass die Drain- und Sourcegebiete 152 erzeugt werden, woran sich Ausheizprozesse nach Bedarf anschließen, nachdem die Implantationsmaske entfernt wurde. Daraufhin wird eine Ätzmaske, beispielsweise wie sie zuvor beschrieben ist, so vorgesehen, dass eine Vertiefung gebildet und die Vertiefung mit geeigneten Materialien gefüllt wird, wodurch die Gateelektrodenstruktur 110 bereitgestellt wird.
-
Mit Bezug zu den 2a bis 2h werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen die vergrabene Gateelektrodenstruktur in einer späten Fertigungsphase fertig gestellt wird, d. h, nach der Herstellung der Drain- und Sourcegebiete, wobei dennoch für eine selbstjustierende Positionierung der Gateelektrodenstruktur im Hinblick auf die Drain- und Sourcegebiete gesorgt wird.
-
2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200 mit einem Substrat 201 und einer Halbleiterschicht 202, die über dem Substrat 201 ausgebildet ist. Ein aktives Gebiet 202a ist in der Halbleiterschicht 202 gebildet und durch Grabenisolationsstrukturen 202b begrenzt. Im Hinblick auf diese Komponenten gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 erläutert sind. In der gezeigten Fertigungsphase ist ferner eine Implantationsmaske 206, etwa in Form von gut etablierten Hartmaskenmaterialien, Lackmaterialien und dergleichen vorgesehen, dass der laterale Abstand von Drain- und Sourcegebieten 252 festgelegt wird, die in dem aktiven Gebiet 202a auf der Grundlage geeigneter Implantationsprozesse 207 zu bilden sind, möglicherweise in Verbindung mit geneigten Implantationstechniken 207a. Die Implantationsmaske 206 wird auf der Grundlage einer geeigneten Abscheidetechnik bereitgestellt, beispielsweise durch Vorsehen geeigneter Hartmaskenmaterialien, etwa von Siliziumdixod, Siliziumnitrid, Kohlenstoffmaterial und dergleichen, und durch Strukturieren dieser Materialien auf der Grundlage von Lithographietechniken. In anderen Fällen wird die Maske 206 in Form eines Lackmaterials oder eines anderen organischen Polymermaterials bei Bedarf vorgesehen. In einigen anschaulichen Ausführungsformen werden zusätzlich Seitenwandabstandshalterelemente 206a bereitgestellt, wenn ein ausgeprägtes abgestuftes laterales Dotierstoffprofil für die Gebiete 252 erforderlich ist. In anderen Fallen wird, wie zuvor erläutert ist, ein geneigter Implantationsprozess, etwa der Prozess 207a, so angewendet, dass das gewünschte Dotierstoffprofil erhalten wird.
-
2b zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein Maskenmaterial 203 so vorgesehen, dass es lateral die Implantationsmaske 206 umschließt. Dazu können beliebige geeignete Materialien, etwa organische Einebnungsmaterialien, konventionelle dielektrische Materialien und dergleichen verwendet werden, solange das Maskenmaterial 203 ein anderes Ätzverhalten im Vergleich zu der Implantationsmaske 206 besitzt. Beispielsweise wird Material auf der Grundlage von CVD-Techniken und dergleichen abgeschieden, und überschüssiges Material wird entfernt, um die Implantationsmaske 206 freizulegen. Daraufhin wird ein geeigneter Ätzprozess angewendet, beispielsweise ein nasschemischer Ätzprozess, plasmaunterstützte Ätzprozesse, in denen das Material der Implantationsmaske 206 selektiv in Bezug auf das Maskenmaterial 203 entfernt wird. Zu diesem Zweck ist eine Vielzahl gut etablierter plasmaunterstützter oder nasschemischer Ätzrezepte verfügbar. Es sollte beachtet werden, dass das aktive Gebiet 202a oder zumindest ein Teil davon ein geeignetes dielektrisches Material darauf ausgebildet aufweisen kann, wie dies auch beispielsweise mit Bezug zu der optionalen Schicht 105 für das Halbleiterbauelement 100 (siehe beispielsweise 1c) erläutert ist.
-
2c zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, wird ein Ätzprozess 204 so ausgeführt, dass eine Vertiefung bzw. Aussparung 202r in dem aktiven Gebiet 202a erzeugt wird, wobei die laterale Größe und die laterale Lage der Vertiefung 202r auf der Grundlage einer Öffnung 203a bestimmt sind, die beim Entfernen der Implantationsmaske 206 (siehe 2b) erzeugt wird. Im Hinblick auf Prozessparameter und Eigenschaften des Ätzprozesses 204 sei auf eine Prozessstrategie verwiesen, die zuvor mit Bezug zu dem Bauelement 100 erläutert ist. D, h., die Größe und die Form, d. h. die Tiefe und die Querschnittsform, der Vertiefung 202r können auf der Grundlage geeignet ausgewählter Parameter des Prozesses 204 eingestellt werden. Abhängig von der vorhergehenden Prozessstrategie für das Bereitstellen der Drain- und Sourcegebiete 252 können Abstandshalterelemente 203s innerhalb der Öffnung 203a vorgesehen werden, um die kritische Abmessung der Vertiefung 202r zu verringern, wodurch ein lateraler Abstand von den Drain- und Sourcegebieten 252 bei Bedarf erreicht wird. Dazu wird nach dem Entfernen der Implantationsmaske 206 ein geeignetes Material abgeschieden, wodurch die Breite der Öffnung 203a nach Bedarf verringert wird. Nach dem Ätzprozess 204 wird das Maskenmaterial 203 selektiv in Bezug auf das aktive Gebiet 202a entfernt, was bewerkstelligt werden kann durch Anwenden eines geeigneten Ätzrezepts.
-
2d zeigt schematisch das Halbleiterbauelement 200 mit mehreren Gatematerialien 211, 212, 213, die über dem aktiven Gebiet 202a und in der Vertiefung 202r gebildet sind. Es sollte beachtet werden, dass ein höherer Freiheitsgrad beim Auswählen geeigneter Materialien erreicht wird auf Grund der Tatsache, dass Hochtemperaturprozesse nicht mehr erforderlich sind, da die Drain- und Sourcegebiete 252 bereits das endgültige Dotierstoffprofil besitzen. Beispielsweise wird das Material 211 als eine sehr konforme dielektrische Schicht möglicherweise mit einem dielektrischen Material mit großem ε bereitgestellt, wie dies zuvor erläutert ist. Des weiteren wird die Schicht 212 als ein metallenthaltendes Deckmaterial vorgesehen, das möglicherweise eine geeignete austrittsarbeitseinstellende Sorte enthält, woran sich das weitere Elektrodenmaterial 213 anschließt, beispielsweise in Form von Aluminium und dergleichen. Als nächstes werden überschüssige Bereiche der Materialien 211, 212, 213 durch eine geeignete Prozesstechnik entfernt, wodurch eine vergrabene Gateelektrodenstruktur 210 eines Transistors 250 bereitgestellt wird, in ähnlicher Weise, wie dies auch zuvor mit Bezug zu dem Bauelement 100 erläutert ist. Folglich wird die Gateelektrodenstruktur 210 in selbstjustierender Weise im Hinblick auf die Drain- und Sourcegebiete 252 bereitgestellt, während gleichzeitig die Einwirkung von Hochtemperaturprozessen auf die Herstellung der Gateelektrodenstruktur 210 vermieden wird. Es sollte beachtet werden, dass die Drain- und Sourcegebiete 252 auch darin ausgebildet Metallsilizidgebiete aufweisen können, was bewerkstelligt werden kann, indem ein Silizidierungsprozess vor dem Bilden der Gateelektrodenstruktur 210 ausgeführt wird.
-
Mit Bezug zu den 2e bis 2h werden nunmehr weitere anschauliche Ausführungsformen beschrieben, um eine selbstjustierte vergrabene Gateelektrodenstruktur in einer späten Fertigungsphase bereitzustellen.
-
2e zeigt schematisch das Bauelement 200 in einer Fertigungsphase, in der die Drainund Sourcegebiete 252 in dem aktiven Gebiet 202a möglicherweise in Verbindung mit Metallsilizidgebieten 253 vorgesehen sind. Ferner ist eine Platzhaltergateelektrodenstruktur 220 über dem aktiven Gebiet 202a ausgebildet und enthält beispielsweise ein Platzhaltermaterial 221, etwa ein Polysiliziummaterial und dergleichen, in Verbindung mit einer „Gatedielektrikumsschicht” 222, etwa einem Siliziumdioxidmaterial und dergleichen. Des weiteren ist eine Seitenwandabstandshalterstruktur 223 in der Platzhaltergateelektrodenstruktur 220 vorgesehen. Das Maskenmaterial 203, das einen Teil eines dielektrischen Zwischenschichtmaterials repräsentieren kann, ist so vorgesehen, dass es die Platzhaltergateelektrodenstruktur 220 lateral umschließt.
-
Das in 2e gezeigte Halbleiterbauelement 200 kann auf der Grundlage einer beliebigen geeigneten Prozessstrategie hergestellt werden, in der die Gateelektrodenstruktur 220 gemäß gut etablierter Prozessstrategien strukturiert wird, woran sich das Herstellen der Drain- und Sourcegebiete 252 unter Anwendung der Gateelektrodenstruktur 220 als eine effiziente Implantationsmaske nach jeglichen Hochtemperaturprozessen anschließt, wobei die Metallsilizidgebiete 253 bei Bedarf hergestellt werden können, woran sich das Abscheiden des Maskenmaterials 203 anschließt, beispielsweise in Form von Siliziumnitrid, Siliziumdioxid und dergleichen. Als nächstes wird das Material 203 eingeebnet, beispielsweise durch CMP, wodurch eine obere Fläche 221s des Platzhaltermaterials 221 freigelegt wird. Zu beachten ist, dass auch eine gewünschte Verringerung der Höhe des Maskenmaterials 203, wie dies durch 203h angegeben ist, in dieser Fertigungsphase erreicht werden kann, um etwa das Aspektverhältnis einer Öffnung zu verringern, die während der weiteren Bearbeitung zu bilden ist, wenn die Gatematerialien für die vergrabene Gateelektrodenstruktur vorgesehen werden. Als nächstes wird das Material 221 auf der Grundlage einer beliebigen geeigneten Ätzchemie entfernt, etwa mittels nasschemischer Ätzrezepte, plasmaunterstützter Ätzrezepte, und dergleichen, wobei das Material 222 als ein Ätzstoppmaterial zur Verbesserung der gesamten Prozesssteuerung dient.
-
2f zeigt schematisch das Halbleiterbauelement 200 während eines Ätzprozesses 204a, in welchem eine Gateöffnung 220o, die durch das Entfernen der Materialien 221 und 222 der Gateelektrodenstruktur 220 (siehe 2e) erzeugt wurde, als eine Maskenöffnung des Materials 203 in Verbindung mit den Abstandshalterelementen 223 dient, Zu beachten ist, dass wenn die Abstandshalterelemente 223 nicht vorgesehen sind, entsprechende Abstandshalterelemente in der Öffnung 220o so hergestellt werden können, dass eine Länge einer Vertiefung 202r festgelegt wird, die in dem aktiven Gebiet 202a auf der Grundlage des Ätzprozesses 204a gebildet wird. im Hinblick auf jegliche Prozessparameter des Prozesses 204a und somit im Hinblick auf die Tiefe und die Querschnittsform der Vertiefung 202r sei auf die zuvor beschriebenen Ausführungsformen verwiesen.
-
2g zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, in der die Gatematerialien 211, 212 und 213 innerhalb der Vertiefung 202r und somit in der Öffnung 220o vorgesehen sind. Dazu können jegliche, zuvor beschriebene Abscheidetechniken angewendet werden, wobei, wie zuvor erläutert ist, das resultierende Aspektverhältnis der kombinierten Öffnung 220o, 202r durch geeignetes Reduzieren der Dicke des Maskenmaterials 203 eingestellt wird. Beim Füllen der Vertiefung 202r wird somit ein vergrabener Bereich 210b einer Gateelektrodenstruktur innerhalb des aktiven Gebiets 202a in selbstjustierender Weise im Hinblick auf die Drain- und Sourcegebiete 252 bereitgestellt.
-
2h zeigt schematisch das Halbleiterbauelement 200 nach dem Entfernen von überschüssigem Material. Somit umfasst ein Transistor 250 eine Gateelektrodenstruktur 210 mit dem vergrabenen Bereich 210b, der für die dreidimensionalen Kanalgebiete innerhalb des aktiven Gebiets 202a sorgt, wie dies auch zuvor erläutert ist. Zu beachten ist, dass beim Entfernen von überschüssigem Material der Gateelektrodenstruktur 210 eine gewünschte endgültige Höhe 210h für die Gateelektrodenstruktur 210 durch Fortsetzen des Abtragungsprozesses eingestellt werden kann.
-
Folglich kann die Gateelektrodenstruktur 210 mit besseren Eigenschaften im Hinblick auf Kanallänge und somit Kanalsteuerbarkeit und Leckströme bereitgestellt werden, indem der vergrabene Bereich 210b vorgesehen wird, wobei dennoch für ein hohes Maß an Kompatibilität zu konventionellen Austauschgateverfahren gesucht ist. Zu beachten ist, dass der vergrabene Bereich 210b lokal für gewisse Transistoren vorgesehen werden kann, während andere Transistoren auf der Grundlage einer konventionellen planaren Transistorarchitektur gebildet werden, was bewerkstelligt werden kann, indem geeignete Dotierstoffprofile selektiv für diese Transistoren vorgesehen werden und indem die Ausbildung einer Vertiefung in den jeweiligen aktiven Gebieten vermieden wird.
-
Es gilt also: Die vorliegende Erfindung stellt Fertigungstechniken und Halbleiterbauelemente bereit, in denen eine vergrabene Gateelektrodenstruktur für eine bessere Kanalsteuerbarkeit und geringere Leckströme sorgt, während dennoch geringe kritische Abmessungen und somit eine höhere Packungsdichte in komplexen Halbleiterbauelementen möglich sind.
