CN114256137A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114256137A
CN114256137A CN202011003877.8A CN202011003877A CN114256137A CN 114256137 A CN114256137 A CN 114256137A CN 202011003877 A CN202011003877 A CN 202011003877A CN 114256137 A CN114256137 A CN 114256137A
Authority
CN
China
Prior art keywords
layer
forming
initial
conductive
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011003877.8A
Other languages
English (en)
Inventor
韩静利
荆学珍
张�浩
于海龙
张田田
雒建明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011003877.8A priority Critical patent/CN114256137A/zh
Publication of CN114256137A publication Critical patent/CN114256137A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76888—By rendering at least a portion of the conductor non conductive, e.g. oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底；在衬底上形成介质层以及位于介质层内的初始导电层，所述介质层暴露出初始导电层顶部表面；对部分所述初始导电层进行改性处理，形成导电层和位于导电层上的改性层；去除所述改性层。所述方法形成的半导体结构性能得到了提升。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。
一般的，在半导体器件制造过程的后端互连工艺中，第一层金属层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层金属层之前，通常需要预先形成半导体器件的局部互连结构(Local Interconnect)。所述局部互连结构包含：与下层的源漏区之间电连接的第零层金属层(M0)、以及与栅极结构之间电连接的第零层栅金属层(M0G)。
然而，现有技术中具有局部互连结构的制造工艺有待提升，且形成的半导体结构的性能有待进一步提高。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成介质层以及位于介质层内的初始导电层，所述介质层暴露出初始导电层顶部表面；对部分所述初始导电层进行改性处理，形成导电层和位于导电层上的改性层；去除所述改性层。
可选的，对所述初始导电层进行改性处理的工艺包括氧化工艺。
可选的，所述氧化工艺包括气体氧化工艺，所述氧化工艺的气体包括含氧气或臭氧的气体。
可选的，对部分所述初始导电层进行改性处理之前，还包括：在介质层上和初始导电层上形成覆盖层，所述覆盖层的材料与所述初始导电层的材料相同。
可选的，所述覆盖层的形成方法包括：在介质层上和初始导电层上形成初始覆盖层；对所述初始覆盖层进行第一退火处理，形成所述覆盖层。
可选的，形成初始覆盖层的工艺包括原子层沉积工艺或电镀工艺。
可选的，所述初始导电层的形成方法包括：在衬底上形成初始介质层；在初始介质层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述初始介质层，直至暴露出衬底表面，形成介质层和位于介质层内的开口；在开口内和介质层上形成导电材料层；对所述导电材料层进行第二退火处理，形成过渡导电材料层；平坦化所述过渡导电材料层，直至暴露出介质层表面，形成所述初始导电层。
可选的，所述导电材料层的形成工艺包括电镀工艺。
可选的，平坦化所述过渡导电材料层的工艺包括化学机械抛光工艺。
可选的，在开口内和介质层上形成导电材料层之前，还包括：在开口内和介质层上形成粘附层。
可选的，所述粘附层的材料包括金属和金属化合物中的一者或两者；所述金属包括钛或钽；所述金属化合物包括氮化钛或氮化钽。
可选的，去除所述改性层之后，还包括：去除所述导电层暴露出的粘附层。
可选的，形成导电层和位于导电层上的改性层之后，去除改性层之前，还包括：去除改性层侧壁的粘附层。
可选的，所述初始导电层的材料包括金属，所述金属包括钴。
可选的，去除所述改性层的工艺包括湿法刻蚀工艺。
可选的，去除所述改性层之后，还包括：在导电层上形成阻挡层，所述阻挡层的材料与所述介质层的材料刻蚀速率不同。
可选的，所述阻挡层的材料包括介电材料，所述介电材料包括氮化硅、氮氧化硅、氮碳化硅或氮碳氧化硅。
可选的，所述衬底包括：基底；位于基底上的栅极结构；位于栅极结构两侧基底内的源漏掺杂区；所述初始导电层位于所述源漏掺杂区上。
可选的，所述衬底还包括：位于基底上的鳍部结构，所述栅极结构横跨所述鳍部结构，所述源漏掺杂区位于栅极结构两侧的鳍部结构内。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构的形成方法，通过对部分所述初始导电层进行改性处理，形成导电层和位于导电层上的改性层，然后再去除所述改性层，部分所述初始导电层改性充分，使得形成的改性层厚度可控，且改性充分的改性层与导电层具有较大的刻蚀选择比。因此，部分所述初始导电层改性后容易被去除干净，同时去除改性层的工艺对导电层损伤较小，从而对半导体结构的性能影响较小。
进一步，对所述初始导电层进行改性处理的工艺包括气体氧化工艺，所述氧化工艺的气体包括含氧气或含臭氧的气体。所述气体氧化工艺的气体能够不受晶界的影响，与初始导电层材料的晶粒接触面积大从而对晶粒氧化充分，使得采用所述气体氧化工艺形成改性层时，所述气体氧化工艺对导电层损伤较小。后续在去除改性层时，所述去除工艺能够对导电层损伤较小。
附图说明
图1至图3是一实施例中半导体结构形成过程的剖面结构示意图；
图4至图9是本发明一实施例中半导体结构形成过程的剖面结构示意图；
图10至图13是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中具有局部互连结构的制造工艺有待提升，且形成的半导体结构的性能有待进一步提高。现结合具体的实施例进行分析说明。
图1至图3是一实施例中半导体结构形成过程的剖面结构示意图。
请参考图1，提供衬底100；在衬底100上形成栅极结构101；在栅极结构101两侧的衬底内形成源漏掺杂区102；在衬底上形成第一介质层103；在第一介质层103内形成开口(未图示)，所述开口暴露出源漏掺杂区102表面；在开口内和第一介质层103上形成导电材料层104；对所述导电材料层104进行退火处理。
请参考图2，平坦化所述导电材料层104，直至暴露出第一介质层103表面，形成初始导电层(未图示)；对部分所述初始导电层进行氧化处理，形成导电层105和位于导电层105上的改性层106。
请参考图3，去除所述改性层106，形成凹槽107。
所述半导体结构的形成过程中，所述导电层105的材料包括金属钴，在对所述导电材料层104进行退火处理后，所述导电材料层104的材料转化成结晶态材料，所述结晶态材料的晶粒有大有小。由于在第一介质层103内形成的开口尺寸较小，因此在开口内形成的导电材料层的晶粒整体较小，因此结晶态材料的晶粒大小不均较为明显。
通常采用湿法氧化工艺对部分所述初始导电层进行氧化处理，所述湿法氧化工艺的溶液会沿着晶界扩散，而导电材料层的晶粒大小不均，因此所述湿法氧化工艺对晶粒的氧化程度不同，使得导电材料层的氧化不均匀。一方面，若氧化程度不够，则后续去除所述改性层106时较难去除干净，使得有反应副产物残留在导电层105上；另一方面，若加大氧化条件，则所述湿法氧化工艺容易对导电层105的材料也造成氧化，后续在去除改性层106时也去除部分导电层105(如区域A所示)，都会影响所述导电层105的导电性能。
为了解决上述问题，本发明技术方案提供一种半导体结构的形成方法，通过对部分所述初始导电层进行改性处理，形成导电层和位于导电层上的改性层，然后再去除所述改性层，部分所述初始导电层改性充分，使得形成的改性层厚度可控，且改性充分的改性层与导电层具有较大的刻蚀选择比。因此，部分所述初始导电层改性后容易被去除干净，同时去除改性层的工艺对导电层损伤较小，从而对半导体结构的性能影响较小。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图9是本发明一实施例中半导体结构形成过程的剖面结构示意图。
请参考图4，提供衬底；在衬底上形成初始介质层203。
所述衬底包括：基底200；位于基底200上的栅极结构201；位于栅极结构201两侧基底200内的源漏掺杂区202。
在本实施例中，所述基底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
所述源漏掺杂区202内具有掺杂离子，所述掺杂离子的类型为N型或P型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。
所述栅极结构201包括：栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。
在本实施例中，所述栅介质层的材料包括氧化硅或低K(K小于3.9)材料；所述栅极层的材料包括多晶硅。
在其他实施例中，所述栅极结构还包括功函数层，所述功函数层位于所述栅介质层和栅极层之间。
在其他实施例中，所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨；所述功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。
在其他实施例中，所述栅极结构的形成方法包括：在衬底上形成伪栅极结构；在伪栅极结构两侧的衬底内形成源漏掺杂区；在衬底上形成第一介质层，所述第一介质层位于伪栅极结构侧壁；去除所述伪栅极结构，在第一介质层内形成栅极开口；在所述栅极开口内形成栅极结构。
所述初始介质层203的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述初始介质层203的材料包括氧化硅。
在本实施例中，所述基底200为平面型基底。
在其他实施例中，所述衬底还包括：位于基底上的鳍部结构，所述栅极结构横跨所述鳍部结构，所述源漏掺杂区位于栅极结构两侧的鳍部结构内。
接下来，在衬底上形成介质层204以及位于介质层204内的初始导电层207，所述介质层204暴露出初始导电层207顶部表面，所述初始导电层207位于所述源漏掺杂区202上。所述介质层204以及初始导电层207的形成过程请参考图5和图6。
请参考图5，在初始介质层203上形成图形化的掩膜层(未图示)；以所述图形化的掩膜层为掩膜，刻蚀所述初始介质层203，直至暴露出源漏掺杂区202表面，形成介质层204和位于介质层204内的开口(未图示)；在开口内和介质层204上形成导电材料层206。
所述导电材料层206为后续形成导电层提供材料层。
所述导电材料层206的材料包括金属，所述金属包括钴。所述金属钴具有较小的电阻率，有利于提升后续导电层的导电效率，提升半导体结构的性能。
形成所述导电材料层206的工艺包括电镀工艺、化学镀工艺、物理气相沉积工艺、原子层沉积工艺或选择性沉积工艺。
在本实施例中，形成所述导电材料层206的工艺包括电镀工艺。
请继续参考图5，在开口内和介质层204上形成导电材料层206之前，还包括：在开口内和介质层204上形成粘附层205。
所述粘附层205用于在开口内和介质层204上形成导电材料层206，同时能够作为后续平坦化所述导电材料层206的停止层。
所述粘附层205的材料包括金属和金属化合物中的一者或两者；所述金属包括钛或钽；所述金属化合物包括氮化钛或氮化钽。
在本实施例中，所述粘附层205的材料包括氮化钛。
形成所述粘附层205的工艺包括化学气相沉积工艺或原子层沉积工艺。
在本实施例中，形成所述粘附层205的工艺包括原子层沉积工艺。所述原子层沉积工艺能够形成结构致密且厚度较薄的粘附层205。
请参考图6，对所述导电材料层206进行第二退火处理，形成过渡导电材料层(未图示)；平坦化所述过渡导电材料层和粘附层206，直至暴露出介质层204表面，形成所述初始导电层207。
所述第二退火处理用于将非晶态的导电材料层206晶化成晶态的过渡导电材料层。
平坦化所述过渡导电材料层的工艺包括化学机械抛光工艺。
请参考图7，对部分所述初始导电层207进行改性处理，形成导电层208和位于导电层208上的改性层209。
在本实施例中，对所述初始导电层207进行改性处理的工艺包括氧化工艺。
所述氧化工艺包括气体氧化工艺，所述氧化工艺的气体包括含氧气或臭氧的气体。所述气体氧化工艺的气体能够不受初始导电层207晶界的影响，与初始导电层207材料的晶粒接触面积大从而对晶粒氧化充分，使得采用所述气体氧化工艺形成改性层209时，所述气体氧化工艺对导电层208损伤较小。后续在去除改性层209时，所述去除工艺能够对导电层208损伤较小。
请参考图8，去除所述改性层209。
去除所述改性层209的工艺包括湿法刻蚀工艺和干法刻蚀工艺中的一种或两种。
在本实施例中，去除所述改性层209的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对所述改性层209和导电层208具有较大的刻蚀选择比，因此能够将所述改性层209去除干净的同时，对所述导电层208损伤较小。
由于所述气体氧化工艺对部分所述初始导电层204氧化充分，使得形成的改性层209厚度可控，且氧化充分的改性层209与导电层208具有较大的刻蚀选择比。因此，部分所述初始导电层204改性后容易被去除干净，同时去除改性层209的工艺对导电层208损伤较小，从而对半导体结构的性能影响较小。
在本实施例中，去除所述改性层209之后，还包括：去除所述导电层208暴露出的粘附层206。
去除所述粘附层206的工艺包括湿法刻蚀工艺或干法刻蚀工艺。
在本实施例中，去除所述粘附层206的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺能够将所述导电层208暴露出的粘附层206去除干净。
在其他实施例中，形成导电层和位于导电层上的改性层之后，去除改性层之前，去除改性层侧壁的粘附层。
请参考图9，去除所述改性层209之后，还包括：在导电层208上和粘附层206上形成阻挡层211，所述阻挡层211的材料与所述介质层204的材料刻蚀速率不同。
所述阻挡层211的材料包括介电材料，所述介电材料包括氮化硅、氮氧化硅、氮碳化硅或氮碳氧化硅。
图10至图13是本发明另一实施例中半导体结构形成过程的剖面结构示意图。
请参考图10，图10为在图5基础上的示意图，对所述导电材料层206进行第二退火处理，形成过渡导电材料层(未图示)；平坦化所述过渡导电材料层，直至暴露出粘附层206表面，形成所述初始导电层307。
所述平坦化工艺停止在粘附层206表面，从而后续能够在粘附层206上形成与初始导电层307材料相同的覆盖层。
所述第二退火处理用于将非晶态的导电材料层206晶化成晶态的过渡导电材料层。
平坦化所述过渡导电材料层的工艺包括化学机械抛光工艺。
请参考图11，在介质层204上和初始导电层307上形成覆盖层308，所述覆盖层308的材料与所述初始导电层307的材料相同。
所述覆盖层308用于修复所述初始导电层307在平坦化工艺中受到损伤而在表面形成的缺陷，避免所述初始导电层307表面有缺陷时，后续的改性工艺对初始导电层307进行改性时改性不均匀的情况。
所述覆盖层308的形成方法包括：在介质层204上和初始导电层307上形成初始覆盖层(未图示)；对所述初始覆盖层进行第一退火处理，形成所述覆盖层308。
所述第一退火处理用于将非晶态的所述初始覆盖层晶化成晶态的覆盖层308，从而所述覆盖层308与初始导电层307的材料相同，后续进行改性时形成的改性层厚度均匀可控。
形成初始覆盖层的工艺包括原子层沉积工艺或电镀工艺。
在本实施例中，形成初始覆盖层的工艺包括电镀工艺。
请参考图12，对所述覆盖层308和部分所述初始导电层307进行改性处理，形成导电层309和位于导电层309上的改性层310。
在本实施例中，对所述初始导电层307进行改性处理的工艺包括氧化工艺。
所述氧化工艺包括气体氧化工艺，所述氧化工艺的气体包括含氧气或臭氧的气体。
请参考图13，去除所述改性层310。
在本实施例中，去除所述改性层310的工艺包括湿法刻蚀工艺。
去除所述改性层310之后，还包括：去除所述导电层309暴露出的粘附层206。
去除所述改性层310和去除所述导电层309暴露出的粘附层206的具体过程请参考图8，在此不再赘述。
去除所述改性层310和去除所述导电层309暴露出的粘附层206之后，还包括：在所述导电层309和粘附层206上形成阻挡层。形成阻挡层的具体过程请参考图9，在此不再赘述。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底上形成介质层以及位于介质层内的初始导电层，所述介质层暴露出初始导电层顶部表面；
对部分所述初始导电层进行改性处理，形成导电层和位于导电层上的改性层；
去除所述改性层。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述初始导电层进行改性处理的工艺包括氧化工艺。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述氧化工艺包括气体氧化工艺，所述氧化工艺的气体包括含氧气或臭氧的气体。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，对部分所述初始导电层进行改性处理之前，还包括：在介质层上和初始导电层上形成覆盖层，所述覆盖层的材料与所述初始导电层的材料相同。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述覆盖层的形成方法包括：在介质层上和初始导电层上形成初始覆盖层；对所述初始覆盖层进行第一退火处理，形成所述覆盖层。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，形成初始覆盖层的工艺包括原子层沉积工艺或电镀工艺。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始导电层的形成方法包括：在衬底上形成初始介质层；在初始介质层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述初始介质层，直至暴露出衬底表面，形成介质层和位于介质层内的开口；在开口内和介质层上形成导电材料层；对所述导电材料层进行第二退火处理，形成过渡导电材料层；平坦化所述过渡导电材料层，直至暴露出介质层表面，形成所述初始导电层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述导电材料层的形成工艺包括电镀工艺。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，平坦化所述过渡导电材料层的工艺包括化学机械抛光工艺。
10.如权利要求7所述的半导体结构的形成方法，其特征在于，在开口内和介质层上形成导电材料层之前，还包括：在开口内和介质层上形成粘附层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述粘附层的材料包括金属和金属化合物中的一者或两者；所述金属包括钛或钽；所述金属化合物包括氮化钛或氮化钽。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，去除所述改性层之后，还包括：去除所述导电层暴露出的粘附层。
13.如权利要求10所述的半导体结构的形成方法，其特征在于，形成导电层和位于导电层上的改性层之后，去除改性层之前，还包括：去除改性层侧壁的粘附层。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述初始导电层的材料包括金属，所述金属包括钴。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述改性层的工艺包括湿法刻蚀工艺。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述改性层之后，还包括：在导电层上形成阻挡层，所述阻挡层的材料与所述介质层的材料刻蚀速率不同。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料包括介电材料，所述介电材料包括氮化硅、氮氧化硅、氮碳化硅或氮碳氧化硅。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括：基底；位于基底上的栅极结构；位于栅极结构两侧基底内的源漏掺杂区；所述初始导电层位于所述源漏掺杂区上。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述衬底还包括：位于基底上的鳍部结构，所述栅极结构横跨所述鳍部结构，所述源漏掺杂区位于栅极结构两侧的鳍部结构内。
CN202011003877.8A 2020-09-22 2020-09-22 半导体结构的形成方法 Pending CN114256137A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011003877.8A CN114256137A (zh) 2020-09-22 2020-09-22 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011003877.8A CN114256137A (zh) 2020-09-22 2020-09-22 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114256137A true CN114256137A (zh) 2022-03-29

Family

ID=80788462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011003877.8A Pending CN114256137A (zh) 2020-09-22 2020-09-22 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114256137A (zh)

Similar Documents

Publication Publication Date Title
US20240120200A1 (en) Method and structure of cut end with self-aligned double patterning
CN107230679B (zh) 高密度存储器单元结构
CN114068481A (zh) 半导体结构及其形成方法
CN111627907A (zh) 半导体结构及其形成方法
JP2024534829A (ja) ウエハを超薄型化する方法
CN114256137A (zh) 半导体结构的形成方法
CN114496906A (zh) 半导体结构及半导体结构的形成方法
CN114256139A (zh) 半导体结构的形成方法
CN114496981B (zh) 半导体结构及半导体结构的形成方法
US20240315025A1 (en) Selection gate structure and fabrication method for 3d nand
CN114068395B (zh) 半导体结构及其形成方法
CN114256138A (zh) 半导体结构的形成方法
CN114078760B (zh) 半导体结构的及其形成方法
CN110148562B (zh) Fdsoi器件的赝栅极去除方法
CN113903811B (zh) 半导体结构及半导体结构的形成方法
CN114068394B (zh) 半导体结构的形成方法
CN114188271B (zh) 半导体结构的形成方法
US20220319601A1 (en) Selection gate separation for 3d nand
US20240250032A1 (en) Transistor Gate Contacts and Methods of Forming the Same
CN114551334A (zh) 半导体结构的形成方法
US20220367560A1 (en) Poly-silicon based word line for 3d memory
CN114649294A (zh) 半导体结构及半导体结构的形成方法
CN114429943A (zh) 半导体结构及半导体结构的形成方法
CN113972164A (zh) 半导体结构的形成方法
CN114823487A (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination