CN114551334A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114551334A
CN114551334A CN202011330966.3A CN202011330966A CN114551334A CN 114551334 A CN114551334 A CN 114551334A CN 202011330966 A CN202011330966 A CN 202011330966A CN 114551334 A CN114551334 A CN 114551334A
Authority
CN
China
Prior art keywords
conductive structure
forming
layer
conductive
solution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011330966.3A
Other languages
English (en)
Inventor
郭雯
于海龙
段超
崔明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011330966.3A priority Critical patent/CN114551334A/zh
Publication of CN114551334A publication Critical patent/CN114551334A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构的形成方法，包括：提供衬底；在衬底上形成初始第一导电结构；平坦化所述初始第一导电结构，在衬底上形成第一导电结构；采用第一清洁工艺对所述第一导电结构表面进行表面处理；对第一导电结构表面进行表面处理之后，在第一导电结构上形成第二导电结构。所述方法形成的半导体结构性能得到提升。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构的形成方法。
背景技术
金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。
一般的，在半导体器件制造过程的后端互连工艺中，第一层金属层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层金属层之前，通常需要预先形成半导体器件的局部互连结构(Local Interconnect)。所述局部互连结构包含：与下层的源漏区之间电连接的第零层金属层(M0)、以及与栅极结构之间电连接的第零层栅金属层(M0G)。
然而，现有技术中具有局部互连结构的半导体结构的制造工艺复杂，且形成的半导体结构的性能有待进一步提高。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成初始第一导电结构；平坦化所述初始第一导电结构，在衬底上形成第一导电结构；采用第一清洁工艺对所述第一导电结构表面进行表面处理；对第一导电结构表面进行表面处理之后，在第一导电结构上形成第二导电结构。
可选的，形成第二导电结构之后，还包括：采用第二清洁工艺对所述第二导电结构表面进行表面处理；对第二导电结构表面进行表面处理之后，在第二导电结构表面上形成第三导电结构。
可选的，所述第一清洁工艺包括干法清洁工艺、湿法清洁工艺或热退火工艺；所述第二清洁工艺包括干法清洁工艺、湿法清洁工艺或热退火工艺。
可选的，所述干法清洁工艺的气体包括氮气或氩气。
可选的，所述湿法清洁工艺的清洗液包括酸性溶液，所述酸性溶液的参数为：溶液包括硝酸溶液、硫酸溶液或氢氟酸溶液；溶液PH范围为4～6.8；溶液浓度范围为5％～30％。
可选的，所述热退火工艺的参数为：温度范围为350摄氏度～550摄氏度；时间为60秒～120秒。
可选的，在衬底上形成初始第一导电结构之前，还包括：在衬底上形成第一介质层；所述初始第一导电结构位于所述第一介质层内。
可选的，所述第一导电结构包括第一粘附层和位于第一粘附层上的第一金属层；所述第一导电结构的形成方法包括：在第一介质层内形成第一凹槽，所述第一凹槽暴露出衬底表面；在第一介质层上、第一凹槽侧壁表面和底部表面形成第一粘附材料层；在第一粘附材料层上形成第一金属材料层，所述第一粘附材料层和第一金属材料层构成所述初始第一导电结构；平坦化所述初始第一导电结构，直至暴露出第一介质层表面，形成所述第一导电结构。
可选的，所述第一粘附层的材料包括氮化钛；所述第一金属层的材料包括钨。
可选的，形成所述第一金属材料层的工艺包括物理气相沉积工艺、电镀工艺或化学镀工艺。
可选的，平坦化所述第一金属材料层和第一粘附材料层的工艺包括化学机械抛光工艺；所述化学机械抛光工艺的抛光液为酸性溶液，所述酸性溶液包括双氧水溶液或柠檬酸溶液。
可选的，在第一导电结构上形成第二导电结构之前，还包括：在第一导电结构上和第一介质层上形成第二介质层；所述第二导电结构位于所述第二介质层内。
可选的，所述第二导电结构的形成方法包括：在第二介质层内形成第二凹槽，所述第二凹槽暴露出所述第一导电结构表面；在第二凹槽内形成第二导电结构材料层；在第二导电结构材料层上和第二介质层上形成平坦化结构，所述平坦化结构包括第二粘附层和位于第二粘附层上的第二金属层；平坦化所述平坦化结构和第二导电结构材料层，直至暴露出第二介质层表面，形成所述第二导电结构。
可选的，所述第二导电结构的材料包括钨；所述第二粘附层的材料包括氮化钛；所述第二金属层的材料包括钨。
可选的，形成所述第二导电结构材料层的工艺包括选择性沉积工艺。
可选的，所述选择性沉积工艺的工艺参数包括：反应气体为六氟化钨和氢气的混合气体；腔体压强为5托～15托。
可选的，平坦化所述平坦化结构和第二导电结构材料层的工艺包括化学机械抛光工艺；所述化学机械抛光工艺的抛光液为酸性溶液，所述酸性溶液包括双氧水溶液或柠檬酸溶液。
可选的，所述第三导电结构包括第三粘附层和位于第三粘附层上的第三金属层。
可选的，所述第三粘附层的材料包括氮化钽；所述第三金属层的材料包括铜。
可选的，所述衬底包括基底和位于基底上的器件层，所述器件层包括隔离结构(未图示)和位于隔离结构内的器件结构(未图示)，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构；所述第一导电结构与所述器件结构电连接。
可选的，所述衬底还包括：位于基底上的鳍部结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构的形成方法，通过采用第一清洁工艺对所述第一导电结构表面进行表面处理，使得在形成第一导电结构过程中存在于第一导电结构表面的反应副产物能够去除干净，从而减少所述反应副产物对第二导电结构造成损伤，使得所述第二导电结构的电阻增大的情况，从而提升了半导体结构的性能。
进一步，采用第二清洁工艺对所述第二导电结构表面进行表面处理，使得在形成第二导电结构过程中存在于第二导电结构表面的反应副产物能够去除干净，从而减少所述反应副产物对第三导电结构造成损伤，使得所述第三导电结构的电阻增大，甚至使得所述第三导电结构与第二导电结构接触不良的情况，从而提升了半导体结构的性能。
附图说明
图1至图4是一实施例中半导体结构形成过程的结构示意图；
图5至图10是本发明实施例中半导体结构形成过程的结构示意图。
具体实施方式
如背景技术所述，现有技术中具有局部互连结构的半导体结构的制造工艺复杂，且形成的半导体结构的性能有待进一步提高。现结合具体的实施例进行分析说明。
图1至图4是一实施例中半导体结构形成过程的结构示意图。
请参考图1，提供衬底100；在衬底100上形成第一导电结构，所述第一导电结构包括第一粘附层102和位于第一粘附层102上的第一金属层103。所述第一粘附层102的材料包括氮化钛，所述第一金属层103的材料包括钨。
所述第一导电结构的形成方法包括：在衬底100上形成第一介质层(未图示)；在第一介质层内形成第一凹槽(未图示)，所述第一凹槽暴露出所述衬底100表面；在第一介质层上、第一凹槽侧壁表面和底部表面形成第一粘附材料层(未图示)；在第一粘附材料层上形成第一金属材料层(未图示)；平坦化所述第一金属材料层和第一粘附材料层直至暴露出第一介质层表面，形成所述第一导电结构。
所述平坦化工艺通常采用化学机械抛光工艺，所述化学机械抛光工艺的抛光液通常为酸性溶液，所述抛光液容易与第一金属材料层形成反应副产物A残留在第一金属层103上。
请参考图2，在第一导电结构上形成第二介质层104；在第二介质层104内形成第二导电材料层105；在第二介质层104上和第二导电材料层105上形成第二粘附层106；在第二粘附层106上形成第二金属层107。
在本实施例中，所述第二粘附层106的材料包括氮化钛，所述第二金属层107的材料包括钨。
在本实施例中，所述第二导电材料层105的材料包括钨，形成所述第二导电材料层105的工艺包括选择性沉积工艺。
请参考图3，平坦化所述第二金属层107、第二粘附层106和第二导电材料层105，直至暴露出第二介质层104表面，在第二介质层104内形成第二导电结构108。
所述平坦化工艺包括化学机械抛光工艺，所述化学机械抛光工艺的抛光液容易与第二导电材料层105形成反应副产物B残留在第二导电结构108上。
请参考图4，在第二导电结构108上形成第三介质层109；在第三介质层109内形成第三导电结构，所述第三导电结构包括第三粘附层110和位于第三粘附层110上的第三金属层111，所述第三导电结构位于第二导电结构108上。
在本实施例中，所述第三粘附层110的材料包括氮化钽，所述第三金属层111的材料包括铜。
所述半导体结构的形成过程中，所述反应副产物A和反应副产物B的材料均为有机物，所述有机物易挥发，同时，由于所述抛光液为酸性溶液，因此所述有机物具有一定的氧化性。一方面，所述第二导电材料层105的形成工艺为选择性沉积工艺，所述选择性沉积工艺形成第二导电材料层105时具有方向性，因此所述第二导电材料层105与第二介质层104之间具有缝隙，所述反应副产物A易于挥发到所述缝隙内从而氧化所述第二导电结构108的侧壁表面，使得所述第二导电结构108的电阻变大；另一方面，所述第三粘附层110的材料包括氮化钽，所述氮化钽材料极易被氧化，因此所述反应副产物B容易氧化所述第三粘附层110，使得所述第三粘附层110的电阻变大，甚至使得所述第三粘附层110完全氧化后失去导电性，使得所述第三导电结构与第二导电结构108电接触效果变差。综上，影响了半导体结构的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构的形成方法，通过采用第一清洁工艺对所述第一导电结构表面进行表面处理，使得在形成第一导电结构过程中存在于第一导电结构表面的反应副产物能够去除干净，从而减少所述反应副产物对第二导电结构造成损伤，使得所述第二导电结构的电阻增大的情况，从而提升了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图10是本发明实施例中半导体结构形成过程的结构示意图。
请参考图5，提供衬底。
所述衬底包括基底200和位于基底上的器件层201，所述器件层201包括隔离结构(未图示)和位于隔离结构内的器件结构(未图示)，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构；所述第一导电结构与所述器件结构电连接。
在本实施例中，所述衬底为平面型衬底。
在其他实施例中，所述衬底还包括：位于基底上的鳍部结构。
在本实施例中，所述基底200的材料为硅。
在其他实施例中，所述基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请参考图6，在衬底上形成第一介质层202。
所述第一介质层202的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述第一介质层202的材料包括氧化硅。
请继续参考图6，在衬底上形成初始第一导电结构，所述初始第一导电结构位于所述第一介质层202内。
所述初始第一导电结构包括第一粘附材料层203和位于第一粘附材料层上的第一金属材料层204。
所述初始第一导电结构的形成方法包括：在第一介质层202内形成第一凹槽(未图示)，所述第一凹槽暴露出衬底表面；在第一介质层202上、第一凹槽侧壁表面和底部表面形成第一粘附材料层203；在第一粘附材料层203上形成第一金属材料层204，形成所述初始第一导电结构。
所述第一粘附材料层203为后续形成的第一粘附层提供材料层；所述第一金属材料层204为后续形成的第一金属层提供材料层。
所述第一粘附材料层203的材料包括金属氮化物，所述金属氮化物的材料包括氮化钛；所述第一金属材料层204的材料包括钨。
形成所述第一金属材料层204的工艺包括物理气相沉积工艺、电镀工艺或化学镀工艺；形成所述第一粘附材料层203的工艺包括化学气相沉积工艺。
请参考图7，平坦化所述初始第一导电结构，在衬底上形成第一导电结构。
所述第一导电结构包括第一粘附层205和位于第一粘附层205上的第一金属层206。
所述第一导电结构的形成方法包括：平坦化所述初始第一导电结构，直至暴露出第一介质层202表面，形成所述第一导电结构。
平坦化所述第一金属材料层204和第一粘附材料层203的工艺包括化学机械抛光工艺；所述化学机械抛光工艺的抛光液为酸性溶液，所述酸性溶液包括双氧水溶液或柠檬酸溶液。
所述化学机械抛光工艺的抛光液容易与第一金属材料层204形成反应副产物残留在第一金属层206表面。
请继续参考图7，采用第一清洁工艺对所述第一导电结构表面进行表面处理。
所述第一清洁工艺用于去除第一金属层206表面的反应副产物。
所述第一清洁工艺包括干法清洁工艺、湿法清洁工艺或热退火工艺。
所述干法清洁工艺的气体包括氮气或氩气。
所述湿法清洁工艺的清洗液包括酸性溶液，所述酸性溶液的参数为：溶液包括硝酸溶液、硫酸溶液或氢氟酸溶液；溶液PH范围为4～6.8；溶液浓度范围为5％～30％。
所述热退火工艺的参数为：温度范围为350摄氏度～550摄氏度；时间为60秒～120秒。
通过采用第一清洁工艺对所述第一导电结构表面进行表面处理，使得在形成第一导电结构过程中存在于第一导电结构表面的反应副产物能够去除干净，从而减少所述反应副产物对后续形成的第二导电结构造成损伤，使得所述第二导电结构的电阻增大的情况，从而提升了半导体结构的性能。
接下来，在第一导电结构上形成第二导电结构211。所述第二导电结构211的形成过程请参考图8和图9。
请参考图8，在第一导电结构上和第一介质层202上形成第二介质层207。
所述第二介质层207的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述第二介质层207的材料包括氧化硅。
请继续参考图8，在第二介质层207内形成第二凹槽(未图示)，所述第二凹槽暴露出所述第一导电结构表面；在第二凹槽内形成第二导电结构材料层208；在第二导电结构材料层208上和第二介质层207上形成平坦化结构，所述平坦化结构包括第二粘附层209和位于第二粘附层209上的第二金属层210。
所述第二导电结构材料层208的材料包括金属，在本实施例中，所述金属包括钨。
形成所述第二导电结构材料层208包括选择性沉积工艺。所述选择性衬底工艺能够在第一金属层206上沿一定的方向形成第二导电结构材料层208，省去了形成种子层的步骤，从而使得所形成的第二导电结构材料层208电阻较小，有利于半导体结构性能的提升。
所述选择性沉积工艺的工艺参数包括：反应气体为六氟化钨和氢气的混合气体；腔体压强为5托～15托。
由于所述选择性沉积工艺形成的第二导电结构材料层208具有一定的方向性，因此所述第二导电结构材料层208与第二介质层207之间不存在种子层来增加第二导电结构材料层208与第二介质层207之间的粘附性，因此所述第二导电结构材料层208与第二介质层207之间存在有一定的缝隙。采用第一清洁工艺对所述第一导电结构表面进行表面处理，使得在形成第一导电结构过程中存在于第一导电结构表面的反应副产物能够去除干净，从而减少所述反应副产物沿第二导电结构材料层208与第二介质层207之间的间隙对所述第二导电结构材料层208造成损伤，使得后续形成的所述第二导电结构的电阻增大的情况，从而提升了半导体结构的性能。
所述平坦化结构用于在平坦化所述第二导电结构材料层208时的衬垫，使得所述平坦化工艺的起始面平坦度较好，能够较为精确控制所述平坦化工艺的停止位置。
所述第二金属层210的材料与第二导电结构材料层208的材料相同；所述第二粘附层209用作形成所述第二金属层210的种子层。
在本实施例中，所述第二粘附层209的材料包括氮化钛；所述第二金属层210的材料包括钨。
请参考图9，平坦化所述平坦化结构和第二导电结构材料层208，直至暴露出第二介质层207表面，形成所述第二导电结构211。
平坦化所述平坦化结构和第二导电结构材料层208的工艺包括化学机械抛光工艺；所述化学机械抛光工艺的抛光液为酸性溶液，所述酸性溶液包括双氧水溶液或柠檬酸溶液。
所述化学机械抛光工艺的抛光液容易与第二导电结构材料层208形成反应副产物残留在第二导电结构211表面。
请继续参考图9，采用第二清洁工艺对所述第二导电结构211表面进行表面处理。
所述第二清洁工艺包括干法清洁工艺、湿法清洁工艺或热退火工艺。
所述干法清洁工艺的气体包括氮气或氩气。
所述湿法清洁工艺的清洗液包括酸性溶液，所述酸性溶液的参数为：溶液包括硝酸溶液、硫酸溶液或氢氟酸溶液；溶液PH范围为4～6.8；溶液浓度范围为5％～30％。
所述热退火工艺的参数为：温度范围为350摄氏度～550摄氏度；时间为60秒～120秒。
采用第二清洁工艺对所述第二导电结构211表面进行表面处理，使得在形成第二导电结构211过程中存在于第二导电结构211表面的反应副产物能够去除干净，从而减少所述反应副产物对后续形成的第三导电结构造成损伤，使得所述第三导电结构的电阻增大，甚至使得所述第三导电结构与第二导电结构211接触不良的情况，从而提升了半导体结构的性能。
在其他实施例中，能够不采用第二清洁工艺对所述第二导电结构表面进行表面处理。
请参考图10，对第二导电结构211表面进行表面处理之后，在第二导电结构211表面上形成第三导电结构。
所述第三导电结构包括第三粘附层213和位于第三粘附层213上的第三金属层214。
所述第三导电结构的形成方法包括：在第二介质层207上和第二导电结构211上形成第三介质层212；在第三介质层212内形成第三凹槽(未图示)，所述第三凹槽暴露出所述第二导电结构211表面；在第三凹槽内形成第三粘附材料层(未图示)和位于第三粘附材料层上的第三金属材料层(未图示)；平坦化所述第三金属材料层和第三粘附材料层，直至暴露出第三介质层212表面，形成所述第三导电结构。
所述第三粘附层213的材料包括金属氮化物，所述第三金属层的材料包括金属。
在本实施例中，所述第三粘附层213的材料包括氮化钽；所述第三金属层214的材料包括铜。
所述第三粘附层213的材料氮化钽容易被氧化，采用第二清洁工艺对所述第二导电结构211表面进行表面处理，使得在形成第二导电结构211过程中存在于第二导电结构211表面的反应副产物能够去除干净，从而减少所述反应副产物对第三粘附层213造成损伤，使得所述第三导电结构的电阻增大，甚至使得所述第三导电结构与第二导电结构211接触不良的情况，从而提升了半导体结构的性能。
在其他实施例中，所述第三粘附层的材料包括氮化钛；所述第三金属层的材料包括钨。所述氮化钛材料化学性能较为稳定，不易被氧化，从而能够采用第二清洁工艺对所述第二导电结构表面进行表面处理。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (21)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底上形成初始第一导电结构；
平坦化所述初始第一导电结构，在衬底上形成第一导电结构；
采用第一清洁工艺对所述第一导电结构表面进行表面处理；
对第一导电结构表面进行表面处理之后，在第一导电结构上形成第二导电结构。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第二导电结构之后，还包括：采用第二清洁工艺对所述第二导电结构表面进行表面处理；对第二导电结构表面进行表面处理之后，在第二导电结构表面上形成第三导电结构。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第一清洁工艺包括干法清洁工艺、湿法清洁工艺或热退火工艺；所述第二清洁工艺包括干法清洁工艺、湿法清洁工艺或热退火工艺。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述干法清洁工艺的气体包括氮气或氩气。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述湿法清洁工艺的清洗液包括酸性溶液，所述酸性溶液的参数为：溶液包括硝酸溶液、硫酸溶液或氢氟酸溶液；溶液PH范围为4～6.8；溶液浓度范围为5％～30％。
6.如权利要求3所述的半导体结构的形成方法，其特征在于，所述热退火工艺的参数为：温度范围为350摄氏度～550摄氏度；时间为60秒～120秒。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在衬底上形成初始第一导电结构之前，还包括：在衬底上形成第一介质层；所述初始第一导电结构位于所述第一介质层内。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第一导电结构包括第一粘附层和位于第一粘附层上的第一金属层；所述第一导电结构的形成方法包括：在第一介质层内形成第一凹槽，所述第一凹槽暴露出衬底表面；在第一介质层上、第一凹槽侧壁表面和底部表面形成第一粘附材料层；在第一粘附材料层上形成第一金属材料层，所述第一粘附材料层和第一金属材料层构成所述初始第一导电结构；平坦化所述初始第一导电结构，直至暴露出第一介质层表面，形成所述第一导电结构。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一粘附层的材料包括氮化钛；所述第一金属层的材料包括钨。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，形成所述第一金属材料层的工艺包括物理气相沉积工艺、电镀工艺或化学镀工艺。
11.如权利要求8所述的半导体结构的形成方法，其特征在于，平坦化所述第一金属材料层和第一粘附材料层的工艺包括化学机械抛光工艺；所述化学机械抛光工艺的抛光液为酸性溶液，所述酸性溶液包括双氧水溶液或柠檬酸溶液。
12.如权利要求7所述的半导体结构的形成方法，其特征在于，在第一导电结构上形成第二导电结构之前，还包括：在第一导电结构上和第一介质层上形成第二介质层；所述第二导电结构位于所述第二介质层内。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二导电结构的形成方法包括：在第二介质层内形成第二凹槽，所述第二凹槽暴露出所述第一导电结构表面；在第二凹槽内形成第二导电结构材料层；在第二导电结构材料层上和第二介质层上形成平坦化结构，所述平坦化结构包括第二粘附层和位于第二粘附层上的第二金属层；平坦化所述平坦化结构和第二导电结构材料层，直至暴露出第二介质层表面，形成所述第二导电结构。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第二导电结构的材料包括钨；所述第二粘附层的材料包括氮化钛；所述第二金属层的材料包括钨。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，形成所述第二导电结构材料层的工艺包括选择性沉积工艺。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述选择性沉积工艺的工艺参数包括：反应气体为六氟化钨和氢气的混合气体；腔体压强为5托～15托。
17.如权利要求13所述的半导体结构的形成方法，其特征在于，平坦化所述平坦化结构和第二导电结构材料层的工艺包括化学机械抛光工艺；所述化学机械抛光工艺的抛光液为酸性溶液，所述酸性溶液包括双氧水溶液或柠檬酸溶液。
18.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第三导电结构包括第三粘附层和位于第三粘附层上的第三金属层。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述第三粘附层的材料包括氮化钽；所述第三金属层的材料包括铜。
20.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括基底和位于基底上的器件层，所述器件层包括隔离结构(未图示)和位于隔离结构内的器件结构(未图示)，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构；所述第一导电结构与所述器件结构电连接。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，所述衬底还包括：位于基底上的鳍部结构。
CN202011330966.3A 2020-11-24 2020-11-24 半导体结构的形成方法 Pending CN114551334A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011330966.3A CN114551334A (zh) 2020-11-24 2020-11-24 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011330966.3A CN114551334A (zh) 2020-11-24 2020-11-24 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114551334A true CN114551334A (zh) 2022-05-27

Family

ID=81660466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011330966.3A Pending CN114551334A (zh) 2020-11-24 2020-11-24 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114551334A (zh)

Similar Documents

Publication Publication Date Title
US9520321B2 (en) Integrated circuits and methods for fabricating integrated circuits with self-aligned vias
US11876050B2 (en) Method for fabricating interconnection using graphene
TWI600118B (zh) 製造半導體裝置的方法與相關的半導體裝置
EP1245045B1 (en) A method of fabricating a semiconductor device having a reduced signal processing time
CN114551334A (zh) 半导体结构的形成方法
CN114649269A (zh) 半导体器件的触点及其形成方法
CN114256137A (zh) 半导体结构的形成方法
CN112349652A (zh) 半导体结构及其形成方法
CN114496906A (zh) 半导体结构及半导体结构的形成方法
CN114078752A (zh) 半导体结构及其形成方法
CN114256139A (zh) 半导体结构的形成方法
CN114256138A (zh) 半导体结构的形成方法
CN111446204B (zh) 半导体结构及其形成方法
US20230377894A1 (en) Method of forming semiconductor device and substrate processing system for forming semiconductor device
CN114068710B (zh) 半导体结构及半导体结构的形成方法
CN114649294A (zh) 半导体结构及半导体结构的形成方法
CN114429943A (zh) 半导体结构及半导体结构的形成方法
US20240105456A1 (en) Method of forming semiconductor device and substrate processing system for forming semiconductor device
CN112349651A (zh) 半导体结构及其形成方法
CN114068395B (zh) 半导体结构及其形成方法
CN115513178A (zh) 半导体结构及半导体结构的形成方法
KR0176195B1 (ko) 반도체 장치의 배선 형성 방법
CN115566003A (zh) 半导体结构及其形成方法
CN108573913B (zh) 半导体结构及其形成方法
CN115513176A (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination