KR101654020B1

KR101654020B1 - 미세 정렬을 위한 다층 연성회로기판의 제조방법

Info

Publication number: KR101654020B1
Application number: KR1020150158984A
Authority: KR
Inventors: 김희영; 강동훈
Original assignee: 일신전자 주식회사
Priority date: 2015-11-12
Filing date: 2015-11-12
Publication date: 2016-09-05

Abstract

본 발명은 고밀도 회로형성에 적합한 미세 정렬을 위한 다층 연성회로기판의 제조방법에 관한 것이다.
특히, 다층 회로기판을 적층 형성하는 다층 연성회로기판의 제조공정에서 각 층별 서로 다른 수축팽창율 차이로 인해 고밀도 회로기판일수록 각 층간 미스 얼라인 되는 문제를 순차 적층하되, 이전 층에 형성하는 얼라인마크와 적층할 층의 윈도우홀의 매칭을 이용하는 기술, 순차적층시에 내층에 미리 회로를 형성하고 외층에는 통상적인 드라이필름 대신 캐리어 필름을 사용하여 적층하는 원가절감 기술, 상술한 순차적 합지적층시에 서로 층이 다른 얼라인마크와 윈도우홀의 수축율을 미리 측정하여 이를 보정하여 적용하는 기술 등 새로운 공정 기술 방법에 의해 해결할 수 있도록 함으로써 다층 고밀도 연성회로기판의 제조에 최적하고, 종래 다층 회로 공정시에 드라이 필름의 사용을 줄일 수 있어 재료원가의 절감을 도모할 수 있으며, 종래 다층 FPCB 제조시보다 공정수를 줄일 수 있어 불량방지 및 생산코스트 절감에 유익함을 제공한다.

Description

미세 정렬을 위한 다층 연성회로기판의 제조방법{Method for manufacturing a multi-layer FPCB of fine aligned}

본 발명은 고밀도 회로형성에 적합한 미세 정렬을 위한 다층 연성회로기판의 제조방법에 관한 것으로서, 좀더 구체적으로는 다층의 회로기판을 적층 형성하는 다층 연성회로기판의 제조공정에서 각 층별 서로 다른 수축팽창율 차이로 인해 고밀도 회로기판 일수록 각 층간 미스 얼라인 되어지는 문제를 공정 방법에 의해 해결할 수 있도록 함으로써 다층 고밀도 연성회로기판의 제조에 최적하고, 종래 다층 회로 공정시에 드라이 필름의 사용을 줄일 수 있어 재료원가의 절감을 도모할 수 있으며, 종래 다층 FPCB 제조시보다 공정수를 대폭 줄일 수 있어 불량 방지 및 생산코스트를 절감할 수 있게 하는 미세 정렬을 위한 다층 연성회로기판의 제조방법에 관한 것이다.

종래의 다층 연성회로기판을 제조하기 위한 방법으로서, 국내공개특허 제10-2006-115224호와 같이 동박적층판을 노광에칭하여 원하는 회로패턴을 형성한 다수의 회로층을 형성한 후 그 위로 동박적층판을 접합 적층한 후 회로패턴을 형성하여 다른 회로층을 형성하는 순차 적층으로 행하는 방법(제1 선행기술), 또는 국내특허등록 제10-1418867호와 같이 각각의 회로층을 형성한 후 다층을 한번에 적층하는 방법(제2 선행기술) 등을 사용하고 있다.

상기 제1 선행기술은, 도 1에서 도시된 바와 같이, 복수개의 리벳을 배치하는 배치단계와; 상기 리벳에 커버레이 및 동박을 순차적으로 끼워 적층하고 열을 가하여 가접하는 저층 적층ㆍ가접 단계와; 상기 리벳에 연속하여 본딩 시트를 끼워 적층하고 열을 가해 가접한 후 커버레이 및 동박 또는 동박 및 커버레이를 순차적으로 끼워 적층하고 열을 가하여 가접하는 중간층 적층ㆍ가접 단계와; 상기 리벳에 연속하여 본딩시트를 끼워 적층하고 열을 가하여 가접한 후 동박 및 커베레이를 순차적으로 끼워 적층하고 열을 가하여 가접하는 상층 적층ㆍ가접 단계와; 상기 적층ㆍ가접된 적층체에 열과 압력을 가하여 접하는 적층체 접합 단계로 행해진다. 이러한 제1선행기술은 매 층마다 한 층씩 적층을 한 후 회로형성을 해야 하므로 양산을 위한 공정성이 양호하지 못한 것은 물론이고 도 1과 같은 공정으로 행하게 되는데, 이러한 도 1과 같은 제조방법은 각 적층 간의 얼라인 문제 뿐 아니라 적층되는 각 층의 상하 회로 간 얼라인 문제도 함께 해결하여야 하는 등 내외부 얼라인 적층되는 다층 중 중간층 한 개 층을 제외한 다른 층에 양면 회로기판 층을 적용하는 공정에 사용하지 못하고 있는 실정이다.

상기 제2 선행기술은, 도 2에 도시된 바와같이, 연성의 절연층을 사이에 두고 그 양면 위에 회로패턴이 형성된 연성의 양면 회로기판과, 연성의 절연층 위에 형성된 단면 회로패턴을 갖는 연성의 단면 회로기판과, 연성의 절연층 위에 동박이 적층된 단면 동박적층판 또는 동박만으로 된 동박판을 제1 적층판 내지 제n 적층판으로 공급하는 단계; 상기 제1 적층판 내지 제n 적층판을 한꺼번에 다층 적층하되 최외곽층인 제1 적층판 및 제n 적층판 중 적어도 하나 이상에 상기 동박적층판 또는 동박판을 배치하여 상기 제1 적층판 내지 제n 적층판의 각 층 간을 층간 접착층을 개재하여 적층 합지하는 단계; 상기 제1 적층판 내지 제n 적층판을 적층하여 다층 합지한 상태로 핫프레스 공정에 의해 가열 가압하여 다층을 한꺼번에 접합하는 단계;를 행하고, 이후에 상기 접합된 제1 적층판 내지 제n 적층판을 드릴링하여 비아홀을 형성한 후, 선택적 노광 및 에칭에 의해 최외곽층 회로패턴을 형성한 다음, 비아홀에 필링을 행하여 상기 각 층간 통전을 이루게 하고, 상기 회로패턴 상부전면에 커버레이를 부착 또는 잉크를 도포하는 단계;를 행하는 공정기술을 포함한 유사 공정기술로 행해진다. 이러한 제2 선행기술은 상기 비아홀 형성 이전에, 상기 제1 적층판 내지 제n 적층판 중 동박적층판 또는 동박판이 적용된 최외곽층인 제1적층판 및 제n 적층판을 제외한 각층 적층판들마다 수축팽창율을 별도로 측정하여 그 각각의 수축팽창율에 대한 보정치를 상기 합지 단계 이전의 각 층 회로패턴 형성시에 미리 적용시켜 줌으로써 상기 핫프레스 합지 과정에서 발생할 수 있는 각 층 회로패턴 위치의 부정합을 미리 보정할 수 있도록 하되, 상기 보정은 비아 홀의 천공을 고려하여 회로 패턴의 위치를 보정하는 것을 특징으로 하며, 또한 상기 합지 단계에서 제1 적층판 내지 제n 적층판을 구성함에 있어서 상기 동박적층판 또는 동박판을 제1 적층판과 제n 적층판 중 적어도 하나에 적용하고, 제1~n 적층판들 중 중앙에 위치한 적층판은 양면 회로기판으로 적용하며, 제1~n 적층판들 중 제1 적층판, 중앙에 위치한 적층판 및 제n 적층판을 제외한 적층판에는 단면 회로기판을 형성하되 상기 단면 회로기판의 절연층은 양면 회로기판을 향하도록 배치하는 구성으로 이루어진 것을 특징으로 하고 있다.

일반적인 핫프레스 적층시, 연성회로기판의 수축,팽창하는 주요 원인 및 부분은 회로패턴을 위해 동박 제거된 연성의 폴리이미드(PI) 절연면에서 발생하게 되며, 다층을 한꺼번에 적층시에 각 층의 열이 가해지는 정도가 같을 수 없기 때문에 각 층별 수축팽창을 미리 보정하여 제어하는 것은 쉽지 않다.

좀더 구체적으로, 상술한 제2 선행기술과 같이 다층 FPCB를 제조시에, 예컨대 제1~8층까지의 총 8개층의 다층 적층으로 다층 연성회로기판을 구성할 경우라면, 제2~7층의 회로를 형성한 후, 제1~8층을 합지 적층 후 비아홀 드릴링 및 도금하여 비아홀 필링 및 회로를 형성하도록 하고 있는데, 이때 제2~7층의 각 층별 회로패턴들이 제각기 상이하고 그에 따른 PI절연층의 각 층별 수축팽창이 제각기 다르고 이러한 상이한 수축팽창율은 다층 적층을 위한 핫프레스 시의 환경에 따라 더욱 상이하기 때문에, 다층 간 정합(align)을 위한 각 층의 보정치 적용이 매우 어렵게 되고 이는 고밀도 회로일수록 더욱 해결하기 어렵게 되는 문제점을 갖고 있다.

한편, 상술한 제1 및 제2 선행기술 외에, 본 발명 기술이 적용되는 일반적인 다층 적층을 위한 종래의 공정 방법으로서,

중간층 기판을 양면 FPCB로 구성하여 이를 사이에 두고 그 상,하부면에 각 한 층의 상,하부 기판을 적층하되 이 상,하부 기판은 상기 중간층 기판과 접면하는 내측면을 먼저 회로형성하고 합지된 후에 외측면에 회로를 형성하는 공정으로 진행하는 적층 방식이 보편적이다.

이때, 중간층 기판과 합지하기 전 상기 상,하부층 기판은 양면 동박적층판(FCCL)의 내,외측 양면에 드라이필름을 라미네이팅 부착한 것을 사용하되, 합지하기 전 상기 양면 FCCL의 내측면에 먼저 회로를 형성하는 노광,부식 과정에서, 합지 적층 후 회로형성할 외측면의 드라이필름도 모두 제거하고 그 제거된 외측면에 캐리어 필름을 부착한 1개 기판 상태로서 상,하부 기판으로 공급된다.

이후 중간층 기판과 합지 적층 후에 상,하부층 기판의 외측면에 부착된 캐리어필름을 제거한 후 외측면 회로형성을 위해 드라이필름 부착 후 노광 에칭되는 수순으로 공정 진행된다.

상기 캐리어 필름은 작업자의 수작업에 의해 쉽게 박리되는 것으로서 물류 공급시에 외측면 동박을 보호하기 위해 사용되는 것은 일반적이다.

이와 같은 공정 과정에서 상술한 바와 같이, 외측면 드라이필름이 불필요하게 라미네이팅 접착된 것을 사용하는 제1점, 또 제1점의 외측면의 드라이필름을 전체 제거하기 위한 노광,부식 공정의 관리도 필요한 제2점, 등은 내측면 회로를 먼저 형성하고 합지 적층 후 외측면 회로를 형성하는 순차 회로 형성 방식에서는 상당히 큰 낭비의 요인으로서 작용하는 것임을 본 발명자에 의해 판단되어 이 부분의 개선 필요성도 크게 요구되는 실정이다.

국내공개특허 제10-2006-115224호,

국내특허등록 제10-1418867호

상술한 종래의 문제점을 해결하기 위해 안출된 본 발명은,

다층의 회로기판을 적층 형성하는 다층 연성회로기판의 제조공정에서 각 층별 서로 다른 수축팽창율 차이로 인해 고밀도 회로기판일수록 각 층간 미스 얼라인 되어지는 문제를 공정 방법에 의해 해결할 수 있도록 함으로써 다층 고밀도 연성회로기판의 제조에 최적하고, 종래 다층 회로 공정시에 드라이 필름의 사용을 줄일 수 있어 재료원가의 절감을 도모할 수 있으며, 종래 다층 FPCB 제조시보다 공정수를 대폭 줄일 수 있어 불량 방지 및 생산코스트를 절감할 수 있는 미세 정렬을 위한 다층 연성회로기판의 제조방법을 제공하려는데 그 목적을 두고 있다.

상술한 목적을 달성하기 위한 본 발명은,

도 3 내지 도 5에 도시된 바를 참조하면, 본 발명은, 기저층으로서 양면에 회로패턴이 형성되는 양면 연성회로기판에 기초 얼라인마크(112,122)(도 5에서는 112a.122a)를 형성하여 이를 베이스층 기판(110)으로 준비하는 한편, 상기 베이스층 기판(110)에 합지되는 방향의 내측면에만 회로패턴이 형성되고 상기 베이스층 기판의 기초 얼라인마크(112,122)를 외부에서 육안 확인할 수 있는 윈도우홀(214,224)이 형성된 제1 상,하부적층 기판(210,220)을 준비하고; 상기 베이스층 기판(110)의 기초 얼라인마크(112,122)(도 5에서는 112a.122a)를 제1 상,하부적층 기판(210,220)의 윈도우 홀(214)로 육안 확인하여 정렬하여 합지하고 핫프레스하여 적층하는 구성으로 이루어진다.

아울러, 본 발명은 이와 같이 양면 연성회로기판으로서 다층을 합지하여 적층하는 공정에 있어서, 중간층인 베이스층 기판(110)을 매개로 하여 합지되는 상,하부적층 기판들의 내층의 회로를 먼저 형성한 후 외층의 회로를 형성할 때 함께 상기 기초얼라인 마크와 좌표위치가 다른 두 번째 적층되는 층의 얼라인마크, 즉 도면상 제1상,하부적층 기판(210,220)의 제1 얼라인마크(210,220)를 형성하여 계속해서 외부에 적층되는 기판을 윈도우홀과 얼라인마크로서 얼라인시키면서 적층하는 것을 특징으로 한다.

이러한 단계공정 순서 방식과 동일한 단계공정으로서 필요한 양면 베이스층 기판으로부터 제 n층 적층 기판까지 순차적 다층 적층을 행할 수 있다.

도면에서, 도 3 내지 5는 지면의 면적 한계상 베이스층 기판과 제1 상,하부기판의 적층과정까지만 도시하였고, 그 후속은 도 7 및 도 8에 도시하였다. 도 7은 최외곽층을 단면 기판으로 할 경우, 도 8은 양면 기판으로 할 경우에 대한 실시 도면이다.
또한, 도 6에서는 도 3과 도 8의 이어지는 공정 순서를 개략적으로 보인 사시도로서, 합지시에 얼라인마크와 윈도우홀의 위치를 보여주며, 이를 통해 이웃하는 층간의 얼라인마크와 윈도우홀의 좌표 위치를 다르게 하는 예시를 쉽게 알 수 있을 것이다.

또한, 이렇게 합지하여 핫프레스 적층된 상태에서 제1 상,하부적층 기판의 외측면에는 회로패턴이 형성된 상태가 아닌 동박 상태에서 그 외면에 캐리어 필름이 부착된 상태로 되게 하는 것을 공정 상에 적용한 것도 본 발명의 제조방법의 특징 중 하나이다. 통상적으로 드라이필름으로 공급받는 일반적인 양면 동박적층판(FCCL)에 비해 자재비 절감으로 코스트를 크게 낮출 수 있다.

아울러, 상술한 본 발명은 후술될 실시예로서 다양하게 구현될 수 있다.

본 발명은, 상기 얼라인 마크를 형성하는 방법으로서, 도 3 및 도 4와 같이 회로패턴 형성과 같이 선택적 노광 부식하는 동박 패턴으로 얼라인마크(112,122)를 형성하는 방법, 또는 도 5와 같이 잉크 등의 인쇄 또는 별도의 레이저 마킹으로서 얼라인마크(112a,122a)를 형성하는 방법 등이 가능할 것이다.

본 발명에서 상기 윈도우 홀의 형성방법은, 도 3 및 도 5과 같이 가이드홀 천공시에 가이드홀(GH) 형성방법과 마찬가지로 미리 정한 정위치에 천공하여 윈도우홀(214,224)을 형성하는 방법으로 할 수도 있고, 또는 도 4와 같이 동박적층판(FCCL)의 절연층까지 모두 제거하는 방법이 아닌 동박층 부분만 제거하는 방법, 즉 절연층은 그 내부 측 얼라인마크(112,122)를 육안 확인할 수 있을 정도의 투광성 필름이므로 절연층 부분을 그대로 남겨두고 동박층 부분만 회로패턴 형성시에 동시에 선택적 노광 및 부식하여 제거함으로써 막힌 창을 원하는 위치에 부분적으로 열어 윈도우홀(214a,224a)을 형성하는 방법을 채택하고 이를 공정방법의 일부분으로서 투입하여 사용할 수 있다.

상술한 바와 같이 구성되는 본 발명은, 다층의 회로기판을 적층 형성하는 다층 연성회로기판의 제조공정에서 각 층별 서로 다른 수축팽창율 차이로 인해 고밀도 회로기판일수록 각 층간 미스 얼라인 되어지는 문제를 공정 방법에 의해 해결할 수 있도록 함으로써 다층 고밀도 연성회로기판의 제조에 최적한 공정 방법을 제공하며, 또한 종래 다층 회로 공정시에 드라이 필름의 사용을 줄일 수 있어 재료원가의 절감을 도모할 수 있고, 아울러 종래 다층 FPCB 제조시보다 공정수를 대폭 줄일 수 있어 불량 방지 및 생산코스트를 절감할 수 있는 효과가 있다.

이러한 본 발명의 구체적인 작용효과들은 후술하는 실시예의 설명과 도면들을 통해 더욱 구체적으로 이해할 수 있을 것이다.

도 1 및 도 2 는 각각 종래기술의 설명을 위해 공개된 종래기술 문헌에서 발췌한 공정 도면,
도 3 및 도 4는 본 발명의 제조방법에 대한 단계공정 순서를 설명하기 위해 보인 층단면도로서, 도 3은 얼라인 윈도우홀의 천공하는 방법에 의해, 도 4는 동박제거 방법에 의해 형성된 두 가지 양태를 보인 층단면도,
도 5는 도 3 및 도 4와 동일하게 제조방법에 대한 단계공정 순서를 보인 것이되, 도 4의 포토리소드래크 방법에 의한 얼라인마크와 다르게 인쇄방법에 의한 얼라인마크를 양태를 보여주는 층단면도,
도 6은 본 발명의 일련적인 제조방법에 대한 것이되 다층 합지시에 미세 정렬을 위한 방법으로서 도 3 내지 도 5에서 보인 제1 내지 제n 얼라인마크 형성 위치 및 이에 대응시킬 얼라인 윈도우홀의 위치를 3차원 상으로 보인 사시도,
도 7은 본 발명의 도 3 내지 도 5의 후속공정에서 단면 최외곽층을 사용하는 실시예를 보인 층단면도,
도 8은 본 발명의 도 3 내지 도 5의 후속공정에서 양면 최외곽층을 사용하는 실시예를 보인 층단면도,

상술한 본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면을 통한 상세한 설명에 상세하게 예시하여 설명하고자 한다.

그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 기술사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 반면, 어떤 구성요소가 다른 구성요소에 "~에만 ...되어"로 언급된 때에는 이에 한정하고 다른 구성요소와도 "...되어"를 배제하려는 것으로 이해되어야 한다.

또한 본 출원에서 첨부된 도면은 설명의 편의상 확대 또는 축소, 또한 지면으로서의 표현 한계상 단계공정을 분리 또는 생략하여 도시된 것으로서 이해되어야 한다.

이하, 본 발명에 대하여 도면을 참고하여 상세하게 설명하기로 한다.

이때, 본 발명의 도면에서 도면부호는 종래의 두 가지 선행기술 문헌에서 문헌내용 그대로 발췌한 도 1 내지 도 2의 도면부호와는 서로의 연관성이 전혀 없다.

또한, 본 발명의 각 도면에서 도면 부호에 관계없이 서로 동일하거나 대응하는 구성요소는 동일한 참조 번호를 부여하였고, 각 도면에서 동일한 구성요소 부분은 편의상 그 도면부호의 부여를 모두 중복하여 부여하지 않았으며, 이와 같은 중복 부분들에 대해서는 당업계의 통상적 지식을 가진 자에 의해서 당연히 이해될 부분이므로 중복설명을 생략하기로 한다.

도면을 참조하여 본 발명의 특징과 공정순서를 설명하면, 도 3 내지 도 5의 (가) 내지 그 이하 도면에 도시된 바와 같이, 양면 연성회로기판으로 형성된 양면 베이스층 기판(110)의 상,하 양면에 각각 기초 얼라인마크(112 또는 112a)를 형성하는 단계; B) 상기 양면 베이스층 기판(110)을 사이에 두고 그 상,하부에 적층될 제1 상부적층 기판(210)과 제1 하부적층 기판(220)을 각각 합지하여 핫프레스 적층하되, 상기 제1 상,하부적층 기판(210)(220)은 상기 양면 베이스층 기판(110)의 상,하면과 각각 접하는 내측 일측면에만 회로패턴을 미리 형성하고 상기 기초 얼라인마크(112 또는 112a)를 합지공정 작업자가 외부방향에서 육안 확인할 수 있도록 상기 기초 얼라인마크보다 직경이 같거나 큰 제1 얼라인 윈도우홀(214 또는 214a)을 미리 천공 또는 동박제거의 방법으로 형성한 후, 상기 제1 얼라인 윈도우홀(214 또는 214a)을 통해 상기 얼라인 윈도우홀 내에 상기 기초 얼라인마크(112 또는 112a)가 정위치되게 육안 확인하여 얼라인시키면서 상기 양면 베이스층 기판(110)에 제1 상,하부적층 기판(210)(220)을 합지하고 핫프레스하여 적층하는 단계;

C) 상기 B)단계를 통해 합지 적층된 상태에서 상기 제1 상,하부적층 기판(210)(220)의 외면에 각각 회로패턴과 함께 제1 얼라인마크(212 또는 212a)를 형성하는 단계;

D) 상기 각각의 제1 상,하부적층 기판(210)(220)의 상,하부에 각각 제2 상,하부적층 기판(310)(320)을 각각 적층하되, 상기 제2 상,하부적층 기판(310)(320)은 상기 제1 상,하부적층 기판(210)(220)과 접하는 내측 일측면에만 회로패턴을 미리 형성하는 동시에 상기 제1 얼라인마크(212 또는 212a)를 육안 확인할 수 있도록 상기 제1 얼라인마크(212 또는 212a) 보다 직경이 작지 않은 제2 얼라인 윈도우홀(314 또는 314a)을 미리 천공 또는 선택적 동박제거의 방법으로 형성한 상태에서 합지공정 작업자가 외측방향에서 상기 제2 얼라인 윈도우홀(314 또는 314a)을 통해 상기 제2 얼라인 윈도우홀(314 또는 314a) 내에 상기 제1 얼라인마크(212 또는 212a)가 정위치 되게 육안 확인하여 얼라인시키면서 상기 제1 상,하부적층 기판(210)(220)에 합지하고 핫프레스하여 적층하는 단계;를 포함한다.
여기에서, 상,하부적층 기판(제 1 내지 제2 상,하부적층 기판)은 양면 동박적층판(FCCL)으로부터 내측 일면에만(내층에만) 회로패턴 형성되고 외측 타면(외층)은 회로패턴을 형성되지 않은 상태의 동박면인 기판이며,
상기 상,하부적층 기판에 형성되는 얼라인 윈도우 홀은 작업자가 얼라인 윈도우홀을 통해 그 아래기판을 육안 확인할 수도 있도록 천공하여 형성하는 것과, 절연층에 동박판이 적층된 일반적인 동박적층판(FCCL)으로부터 선택적으로 동박을 제거하고 투명하여 육안 관통 가능한 절연층(폴리이미드층)만 남게 하여 육안으로 관통하여 얼라인마크를 확인할 수 있도록 한 것이다.
또, 상기 제1 내지 제2 상,하부적층 기판은 양면 동박적층판을 이용해 내측면(합지 부착면)만 회로형성한 기판이다.

이와 아울러, 도 8에 도시된 바와같이, 상기 D)단계 공정에서 상기 제1 상,하부적층 기판(210)(220)의 상,하부에 적층하는 제2 상부적층 기판(310)과 제2 하부적층기판(320)을 상하 최외곽 층으로 사용하는 경우에 있어서,

상기 제2 상,하부적층 기판(310)(320)이 각각 양면 기판일 경우에는,

상기 양면 베이스층 기판(110)과 접하는 내측 일측면에만 회로패턴을 미리 형성하는 동시에 상기 제1 얼라인마크(212 또는 212a)를 육안 확인할 수 있도록 상기 제1 얼라인마크(212 또는 212a) 보다 직경이 작지 않은 제2 얼라인 윈도우홀(314)을 미리 천공 또는 동박제거 방법으로 형성한 상태에서 합지공정 작업자가 외측방향에서 상기 제2 얼라인 윈도우홀(314)을 통해 상기 제2 얼라인 윈도우홀(314) 내에 상기 제1 얼라인마크(212 또는 212a)가 정위치 되게 육안 확인하여 얼라인시키면서 상기 제1 상,하부적층 기판(210)(220)에 합지하고 핫프레스하여 적층하는 단계로 행하는 것을 제안한다.

또한, 도 7에 도시된 바와같이 최 외곽층으로 사용할 상기 제2 상,하부적층 기판(310)(320)이 각각 단면 기판일 경우에는, 상기 제1 얼라인마크(212 또는 212a)를 육안 확인할 수 있도록 상기 제1 얼라인마크(212 또는 212a) 보다 직경이 작지 않은 제2 얼라인 윈도우홀(314)을 미리 천공 또는 외측단면을 동박제거하는 방법으로 형성한 상태에서 합지공정 작업자가 외측방향에서 상기 제2 얼라인 윈도우홀(314)을 통해 상기 제2 얼라인 윈도우홀(314) 내에 상기 제1 얼라인마크(212 또는 212a)가 정위치 되게 육안 확인하여 얼라인시키면서 상기 제1 상,하부적층 기판(210)(220)에 합지하고 핫프레스하여 적층하는 단계로 행하는 것이 바람직하다.

여기에서, 상기 D)단계를 통해 합지 적층된 상태에서 상기 합지된 다층을 전부 관통하는 비아홀을 천공하여 필링하고, 이어서 상기 제2 상,하부적층 기판의 상,하부면에 각각 회로패턴을 형성하는 단계를 포함하여 구성한다.

만약, 상기 D)단계를 통해 다층 합지 적층된 상태에서 더 많은 층을 합지 적층하고자 할 경우; 상기 제2 상,하부적층 기판(310)(320)의 외측면에 각각 회로패턴과 함께 제2 얼라인마크(312 또는 312a)를 형성하고, 그 상,하부로 적층할 제3 상,하부 적층 기판에 제3 얼라인 윈도우홀을 천공 또는 동박제거의 방법으로 형성함과 동시에 내부 일측면에만 회로패턴을 미리 형성한 후 합지하고 핫프레스하여 적층하는 단계로 행하는 순차 적층의 방식으로서, 상기 양면 베이스층 기판을 중심으로 하는 제1 내지 제n 상,하부적층 기판까지의 양면 연성회로기판의 다층 적층 공정을 행하고, 이어서 상하 최외곽 층에서 다층 전체를 관통 및 필링하는 비아홀 형성 후 최외곽층의 회로패턴을 형성하는 방법으로서 행하면 된다.

이와같은 방법으로 상기 제 1 내지 제 n 상,하부적층 기판의 내측면에 회로패턴을 형성하기 이전 상태에서 제1 내지 제n 상,하부적층 기판의 재료로 제공되는 양면 동박적층판(110,210,310)은, 상기 베이스층 기판(11)의 방향을 향하는 상기 재료로 제공되는 양면 동박적층판의 내측면에 드라이필름이 부착되고 외측면에는 드라이필름의 부착없이 캐리어필름(C/A)만 부착된 상태로 하여 내측면 회로를 먼저 형성하는 것이며, 합지 적층한 이후에야 비로소 상기 캐리어필름(C/A)을 제거한 후, 이어지는 후속공정에서 상기 양면 동박적층판의 외측면에 드라이필름 부착 및 노광 에칭되어 회로를 형성하면 된다.

아울러 본 발명은, 상기 각 층의 얼라인마크들은, 동박에 회로패턴을 형성 공정에서 동시에 형성된 동 패턴에 의한 것이거나, 잉크 인쇄된 것 또는 레이저 마킹 등으로 형성할 수 있다.

이때, 상기 제1 얼라인마크(212 또는 212a), 또는 제1 얼라인마크(212 또는 212a) 내지 제n 얼라인마크 들은, 핫프레스 합지 적층 이전과 이후 간에 차이가 발생되는 당해 기판 층에 대한 수축률을 미리 측정하여 회로패턴용 노광 마스크필름의 설계시에 수축률에 대해 보정치로서 미리 적용한 좌표값으로 위치시키는 것은 본 발명을 구현함에 있어서 매우 중요한 기술적 특징이라 할 것이다.

Claims

중간 기판으로서 상,하 양면에 회로패턴이 형성된 양면 연성회로기판(FPCB)로 사용하여 상,하 양면에 상,하부적층 기판들을 한 개씩 합지하는 순차 적층 방법으로 행하는 미세 정렬을 위한 다층 연성회로기판의 제조방법에 있어서,
A) 상기 양면 연성회로기판을 사용하는 양면 베이스층 기판(110)의 상,하 양면에 각각 기초 얼라인마크(112 또는 112a)를 형성하되 상기 양면 베이스층 기판(110)의 회로패턴 형성과 동시에 상기 기초 얼라인 마크(112)를 포토리소그래피 공정에 의해 형성하거나 회로패턴의 형성 후에 별도로 마킹하여 기초 얼라인 마크(112a)를 형성하는 단계;
B) 상기 양면 베이스층 기판(110)을 사이에 두고 그 상,하 양면에 제1 상부적층 기판(210)과 제1 하부적층 기판(220)을 각각 합지하여 핫프레스 적층하되,
상기 각각의 제1 상,하부적층 기판(210)(220)은 상기 양면 베이스층 기판(110)의 상,하 양면과 각각 접면하는 내측면에 회로패턴을 형성하고 외측면에는 회로패턴이 없는 동박 상태로 하여 합지하며,
상기 기초 얼라인마크(112 또는 112a)를 합지공정 작업자가 외부방향에서 육안 확인할 수 있도록 상기 기초 얼라인마크(112 또는 112a)보다 직경이 같거나 큰 제1 얼라인 윈도우홀(214 또는 214a)을 천공 또는 포토리소그래피 공정에 의한 선택적 동박제거 방법으로 미리 형성한 후, 상기 제1 얼라인 윈도우홀(214 또는 214a)을 통해 상기 제1 얼라인 윈도우홀 내에 상기 기초 얼라인마크(112 또는 112a)가 정위치되게 육안 확인하여 얼라인시키면서 상기 양면 베이스층 기판(110)에 제1 상,하부적층 기판(210)(220)을 합지하고 핫프레스하여 적층하는 단계;
C) 상기 B)단계를 통해 합지 적층된 상태에서 상기 제1 상,하부적층 기판(210)(220)의 외측면에 각각 회로패턴과 제1 얼라인마크(212 또는 212a)를 형성하는 단계;
D) 상기 각각의 제1 상,하부적층 기판(210)(220)의 상,하 양면에 각각 제2 상부적층 기판(310)과 제2 하부적층 기판(320)을 적층하되,
상기 각각의 제2 상,하부적층 기판(310)(320)은 상기 제1 상,하부적층 기판(210)(220)의 상,하 양면에 각각 접면하는 내측면에 회로패턴을 형성하고 외측면에는 회로패턴이 없는 동박 상태로 하여 합지하며,
상기 제1 얼라인마크(212 또는 212a)를 육안 확인할 수 있도록 상기 제1 얼라인마크(212 또는 212a) 보다 직경이 같거나 큰 제2 얼라인 윈도우홀(314 또는 314a)을 천공 또는 포토리소그래피에 의한 선택적 동박제거의 방법으로 미리 형성한 상태에서 합지공정 작업자가 외측방향에서 상기 제2 얼라인 윈도우홀(314 또는 314a)을 통해 상기 제2 얼라인 윈도우홀(314 또는 314a) 내에 상기 제1 얼라인마크(212 또는 212a)가 정위치 되게 육안 확인하여 얼라인시키면서 상기 제1 상,하부적층 기판(210)(220)과 합지하고 핫프레스하여 적층하는 단계;를 포함하는 것을 특징으로 하는 미세 정렬을 위한 다층 연성회로기판의 제조방법.
제 1항에 있어서, 상기 D)단계 공정에서 상기 제1 상,하부적층 기판(210)(220)의 상,하 양면에 각각 적층하는 제2 상,하부적층 기판(310)(320)을 각각 상,하 최외곽층 기판으로 사용하는 경우,
상기 제2 상,하부적층 기판(310)(320)은 상기 제1 상,하부적층 기판과 접면하는 내측면이 포토리소그래피 방법에 의해 회로패턴이 미리 형성되고 외측면이 동박으로 위치시킨 상태에서 합지하되,
상기 제1 얼라인마크(212 또는 212a)를 육안 확인할 수 있도록 상기 제1 얼라인마크(212 또는 212a) 보다 직경이 작지 않은 제2 얼라인 윈도우홀을 천공 또는 포토리소그래피에 의한 선택적 동박제거 방법으로 미리 형성시킨 상태에서 합지공정 작업자가 외측방향에서 상기 제2 얼라인 윈도우홀(314)을 통해 상기 제2 얼라인 윈도우홀(314) 내에 상기 제1 얼라인마크(212 또는 212a)가 정위치 되게 육안 확인하여 얼라인시키면서 상기 제1 상,하부적층 기판(210)(220)에 합지하고 핫프레스하여 적층하여서 되는 것을 특징으로 하는 미세정렬을 위한 다층 연성회로기판의 제조방법.
제 1항 또는 제 2항에 있어서, 상기 D)단계를 통해 합지 적층된 상태에서 상기 합지된 다층을 전부 관통하는 비아홀을 천공하여 필링하고, 이어서 상기 제2 상,하부적층 기판의 외측면에 각각 회로패턴을 형성하는 단계를 포함하여 구성되는 것을 특징으로 하는 미세 정렬을 위한 다층 연성회로기판의 제조방법.
제 3항에 있어서, 상기 D)단계를 통해 다층 합지 적층된 상태에서 더 많은 층을 합지 적층하고자 할 경우,
상기 제2 상,하부적층 기판(310)(320)의 외측면에 각각 회로패턴과 함께 제2 얼라인마크(312 또는 312a)를 형성함과 아울러 그 상,하부로 적층할 제3 상,하부적층 기판에 제3 얼라인 윈도우홀을 천공 또는 포토리소그래피에 의한 선택적 동박제거의 방법으로 미리 형성하고 상기 제2 얼라인마크와 제3 얼라인 윈도우홀을 이용하여 얼라인시켜 합지하되, 제3 상,하부적층 기판을 합지하기 이전에 상기 제2 상,하부적층 기판과 접면할 내측면에 회로패턴을 미리 형성하고 외측면에 회로패턴이 없는 동박 상태로 한 상태에서 합지하고 핫프레스하는 순차 적층 방식으로서, 상기 양면 베이스층 기판을 중심으로 하여 제1 내지 제n 상,하부적층 기판까지의 양면 연성회로기판의 다층 적층 공정을 행하고, 이어서 상하 최외곽 층에서 다층 전체를 관통 및 필링하는 비아홀 형성 후 최외곽층의 회로패턴을 형성하는 방법으로 행하는 것을 특징으로 하는 미세 정렬을 위한 다층 연성회로기판의 제조방법.
제 4항에 있어서,
상기 제 1 내지 제 n 상,하부적층 기판의 내측면에 회로패턴을 형성하기 이전 상태에서 제1 내지 제n 상,하부적층 기판의 재료로 제공되는 양면 동박적층판(110,210,310)은, 상기 베이스층 기판(110)의 방향을 향하는 상기 재료로 제공되는 양면 동박적층판의 내측면에 드라이필름이 부착되고 외측면에는 드라이필름의 부착없이 캐리어필름(C/A)만 부착된 상태로 하여 내측면 회로를 먼저 형성하는 것이며, 합지 적층한 이후에야 비로소 상기 캐리어필름(C/A)을 제거한 후, 이어지는 후속공정에서 상기 양면 동박적층판의 외측면에 드라이필름 부착 및 노광 에칭되어 회로를 형성하는 것을 특징으로 하는 미세정렬을 위한 다층 연성회로기판의 제조방법.
제 1항 내지 제 2항 중 어느 한 항에 있어서, 각 층의 얼라인마크들은, 동박에 회로패턴을 형성하는 포토리소그래피 공정에서 동시에 형성된 동 패턴에 의한 것이거나, 잉크 인쇄된 것임을 특징으로 하는 미세정렬을 위한 다층 연성회로기판의 제조방법.
제 4항에 있어서, 상기 제1 얼라인마크(212 또는 212a), 또는 제1 얼라인마크(212 또는 212a) 내지 제n 얼라인마크 들은, 핫프레스 합지 적층 이전과 이후 간에 차이가 발생되는 당해 기판 층에 대한 수축률을 미리 측정하여 포토리소그래피 공정에서 사용하는 회로패턴용 노광 마스크필름의 설계시에 수축률에 대해 보정치로서 미리 적용한 좌표값으로 위치시키는 것을 특징으로 하는 미세정렬을 위한 다층 연성회로기판의 제조방법.