JP2005216932A - 配線基板及びその製造方法並びに電気部品 - Google Patents

配線基板及びその製造方法並びに電気部品 Download PDF

Info

Publication number
JP2005216932A
JP2005216932A JP2004018494A JP2004018494A JP2005216932A JP 2005216932 A JP2005216932 A JP 2005216932A JP 2004018494 A JP2004018494 A JP 2004018494A JP 2004018494 A JP2004018494 A JP 2004018494A JP 2005216932 A JP2005216932 A JP 2005216932A
Authority
JP
Japan
Prior art keywords
wiring board
bank
board according
insulating base
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004018494A
Other languages
English (en)
Inventor
Tomohide Hasegawa
智英 長谷川
Minako Izumi
美奈子 泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004018494A priority Critical patent/JP2005216932A/ja
Publication of JP2005216932A publication Critical patent/JP2005216932A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

【課題】小型・薄型でも配線基板と蓋体とが良好に接合され、信頼性に優れた気密性の高い電気部品を提供することを目的とする。また、前記電気部品を作製するための配線基板およびその製造方法を提供することを目的とする。
【解決手段】少なくとも平板状の絶縁基体１と、堤枠３と、配線層５とを具備してなる配線基板９において、前記堤枠３は前記絶縁基体１の少なくとも一方の主面の外周部に設けられ、前記堤枠３と前記絶縁基体１とで、囲い容器を形成するとともに、前記堤枠３の前記絶縁基体１と逆側の面に蓋体１１と接合するための金属層１７が形成され、前記金属層１７からなる蓋体１１との接合面２５に凹凸が形成されており、前記接合面２５のうち、該接合面２５の最頂部２５ａからの間隔（深さｔ）が１０μｍ以上低い位置に形成されてなる低面部２５ｂの割合が堤枠３の幅ｄの１０％以上であることを特徴とする。
【選択図】図２

Description

本発明は、内部に電子素子及び／又は半導体素子が搭載され、蓋体などの蓋によって気密に封止する配線基板、特に、堤高さが０．５ｍｍ以下、堤部幅が０．１〜０．３ｍｍ、絶縁基体の厚みが、０．１〜０．３ｍｍの超小型・超薄型の配線基板およびその製造方法並びに電気部品に関する。
近年、半導体素子の高集積化、電気部品の小型化に伴い、各種電子機器の小型化、高機能化が図られている。特に、携帯電話、モバイルパソコン等の情報形態端末や、ナビゲーションシステム、又はモバイルゲーム機等の小型電子機器に搭載する電気素子を収納するセラミックパッケージは小型化が厳しく要求されている。
これらの要求に対して、例えば、電気素子を収納する、あるいは電気素子と同時に受動部品を搭載するセラミックパッケージとして、外形サイズ縦３ｍｍ、横２ｍｍ、高さ０．８ｍｍ程度の小型・薄型サイズが要求されている（例えば、特許文献１参照）。
このような電気部品は、内部に半導体素子や水晶振動子などの電子素子を搭載しており、大気中の水分などから保護するために、配線基板と金属製の蓋体をロウ材などの接着剤により、接合して密閉され、電子素子は外気から完全に遮断されている（特許文献２参照）。
これらの電気部品は、図１に示すように、電気素子１５を収納する配線基板９と、配線基板９とで電気素子１５を収納空間１３に封止して大気中の水分から保護するための金属製蓋体１１とから構成されている。
特開２００１−１９６４８５号公報 特開２００２−２０３９２１号公報
しかしながら、さらなる小型化に伴い、蓋体と配線基板との接合面積が必然的に小さくなり、蓋体と配線基板との接合が困難となるため、完全に封止できず、リーク不良が発生し易いという問題がある。特に、この問題は、蓋体と配線基板との接合部の幅が０．３ｍｍ以下の製品において顕著に発生しており、電気部品の信頼性を低下させ、歩留まりを低下させる大きな要因となっている。
従って本発明は、小型・薄型でも配線基板と蓋体とが良好に接合され、信頼性に優れた気密性の高い電気部品を提供することを目的とする。また、前記電気部品を作製するための配線基板およびその製造方法を提供することを目的とする。
本発明の配線基板は、少なくとも平板状の絶縁基体と、堤枠と、配線層とを具備してなる配線基板において、前記堤枠は前記絶縁基体の少なくとも一方の主面の外周部に設けられ、前記堤枠と前記絶縁基体とで、囲い容器を形成するとともに、前記堤枠の前記絶縁基体と逆側の面に蓋体と接合するための金属層が形成され、前記金属層からなる蓋体との接合面に凹凸が形成されており、前記接合面のうち、該接合面の最頂部からの間隔（深さｔ）が１０μｍ以上低い位置に形成されてなる低面部の割合が堤枠の幅の１０％以上であることを特徴とする。
また、本発明の配線基板は、低面部が、堤枠の全周にわたって形成されることが望ましい。
また、本発明の配線基板は、低面部が、内側に形成されてなることが望ましい。
また、本発明の配線基板は、低面部が、外側に形成されてなることが望ましい。
また、本発明の配線基板は、低面部が、内側と外側に形成されてなることが望ましい。
また、本発明の配線基板は、少なくとも絶縁基体がセラミック基板からなることが望ましい。
また、本発明の配線基板は、堤枠の幅が、０．１〜０．３ｍｍ、堤枠の高さが、０．５ｍｍ以下、絶縁基体の厚みが、０．１〜０．３ｍｍ以下であることが望ましい。
また、本発明の配線基板は、絶縁基体又は、堤枠が、アルミナ、ジルコニア、窒化珪素、のうち少なくとも一種からなることが望ましい。
また、本発明の配線基板は、絶縁基体又は、堤枠の強度が６５０ＭＰａ以上であることが望ましい。
また、本発明の配線基板は、絶縁基体又は、堤枠が、ＭｎをＭｎ２Ｏ３換算で２〜６質量％、ＳｉをＳｉＯ２換算で２〜４質量％、ＭｇをＭｇＯ換算で０．１〜０．５質量％の割合で含み、ＳｉＯ２／ＭｇＯの含有比率が５〜１５の割合で含むアルミナ質焼結体からなることが望ましい。
また、本発明の配線基板は、アルミナ質焼結体が、Ａｌ２Ｏ３を主結晶相とし、該主結晶相の粒界にＭｎＡｌ２Ｏ４結晶を含んでいることが望ましい。
本発明の電気部品は、配線基板の堤枠が形成された側の主面に電気素子を収納し、前記電気素子を封止するように、堤枠の金属層にロウ材を介して蓋体が接合されてなることを特徴とする。
本発明の配線基板の製造方法は、少なくとも平板部と、堤枠部と、配線層とを具備してなるグリーン体の堤枠グリーン体の平板状グリーン体と逆側面を凸凹形状金型にて凸凹を転写する工程と、金属ペーストをスクリーン印刷により、前記堤枠グリーン体の平板状グリーン体と逆側面の全周にわたって塗布する工程と、前記グリーン体を焼成する工程と、を具備することを特徴とする。
また、本発明の配線基板の製造方法は、前記グリーン体がアルミナ粉末と焼結助剤として平均粒子径が１．３μｍ以下のＭｎ２Ｏ３粉末、ＳｉＯ２粉末及び平均粒子径Ｄ５０が３〜５μｍの炭酸マグネシウム粉末を合計で６％以上含有し、ＳｉＯ２／ＭｇＣＯ３の含有比率がＳｉＯ２／ＭｇＯ換算で５〜１５の組成であることが望ましい。
本発明の配線基板は、少なくとも平板状の絶縁基体と、堤枠と、配線層とを具備してなる配線基板において、前記堤枠は前記絶縁基体の少なくとも一方の主面の外周部に設けられ、前記堤枠と前記絶縁基体とで、囲い容器を形成するとともに、前記堤枠の前記絶縁基体と対向する主面に蓋体と接合するための金属層が形成され、前記主面に凹凸が形成されており、主面のうち、最頂部からの間隔（深さ）が１０μｍ以上低い位置に形成されてなる低面部の割合を堤枠の幅の１０％以上とすることにより、蓋体と堤枠の間に１０μｍ以上の隙間を十分確保できるため、蓋体をロウ材で接合する際のロウ材溜りができ、ロウ材はみ出しや引けが無くなり、ガスリークの発生が抑制でき、高気密封止が可能となる。
また、接続面のうち前記低面部を、堤枠の全周にわたって形成することにより、全周にわたって均一な蓋体との接合が可能となり、高気密封止が可能となる。
また、低面部を、接続面のうち、内側、即ち、電気部品の密閉空間側に形成することにより、仮に、接合時に蓋体と配線基板との接合ずれが起こったとしても、両者が完全に乖離しない場合には封止を実現することができ、歩留まりを改善させることができる。
また、低面部を、接続面のうち、外側、即ち、外気側に形成することにより、仮に、接着剤の量が多くなりすぎて、外側に接着剤が垂れるなどしても、電気部品の外には、保護すべき電気素子がないため、何ら問題が発生することがない。従って、接着剤のメニスカスを十分に大きくすることができ、高信頼性の電気部品を提供できる。
また、低面部を、内側と外側に形成することにより、接着剤溜りを二重に形成することができ、ガスリークの発生が抑制でき、格段に高い信頼性を実現できる。
また、前記低面部を最頂部に狭持させて形成することにより、接着剤溜りおよび接着剤のメニスカスを大きくすることができ、高気密封止が可能となる。
また、少なくとも絶縁基体がセラミック基板からなることにより、耐水性に優れ、高気密封止が可能となる。
また、堤枠の幅を、０．１ｍｍ以上とすることにより蓋体との位置ずれによる接合不良を低減できる。
また、堤枠の幅を、０．３ｍｍ以下とすることにより配線基板の小型化に寄与する。
また、堤枠の高さを、０．５ｍｍ以下とすることにより配線基板の低背化に寄与する。
また、絶縁基体の厚みを、０．１ｍｍ以上とすることによりハンドリング時の基板割れを防止することができる。
また、絶縁基体の厚みを、０．３ｍｍ以下とすることにより配線基板の低背化に寄与することができる。
また、絶縁基体又は、堤枠が、アルミナ、ジルコニア、窒化珪素、のうち少なくとも一種からなることにより安価で、耐水性に優れ、高信頼性の配線基板が得られる。
また、絶縁基体又は、堤枠の強度が６５０ＭＰａ以上であることにより、ハンドリング時の基板割れを防ぐことが出来る。
また、前記絶縁基板が、ＭｎをＭｎ２Ｏ３換算で２〜６質量％、ＳｉをＳｉＯ２換算で２〜４質量％、ＭｇをＭｇＯ換算で０．１〜０．５質量％の割合で含み、ＳｉＯ２／ＭｇＯの含有比率が５〜１５の割合で含むアルミナ質焼結体を用いることにより、焼結性を高め、且つ過焼結による強度低下を抑制し、汎用性が高く、より低コスト化に寄与することができる。
また、前記アルミナ質焼結体が、Ａｌ２Ｏ３を主結晶相とし、該主結晶相の粒界にＭｎＡｌ２Ｏ４結晶を析出させることによって、焼結体の曲げ強度を高め、このような超小型・超薄型のパッケージにおいて特に効果をより発揮することができる。
以上説明した本発明の配線基板を用いて、例えば、金属製の蓋体を用いて封止することにより安価で、高気密性の電気部品が得られる。
また、本発明のセラミックパッケージの製造方法は、グリーン体にて蓋体との接合部に凸凹を形成することにより、切削加工等が不用であり、より安価に安定した形状が得られ、封止信頼性を向上できる。また、アルミナ粉末と焼結助剤として平均粒子径が１．３μｍ以下のＭｎ２Ｏ３粉末、ＳｉＯ２粉末及び平均粒子径Ｄ５０が３〜５μｍの炭酸マグネシウム粉末を合計で６％以上含有し、ＳｉＯ２／ＭｇＣＯ３の含有比率がＳｉＯ２／ＭｇＯ換算で５〜１５の組成からなるグリーン体を焼成することにより粒成長を抑制でき、高強度をより安定して達成することができる。
本発明の電気部品は、例えば、図１に示すように、主として、平板状の絶縁基体１と、絶縁基体１の主面の外周部に設けられ、絶縁基体１とで、囲い容器を形成する堤枠３と、絶縁基体１の主面に形成された配線層５と、絶縁基体１を貫通して形成された貫通導体７とを具備してなる配線基板９と、配線基板９に接合された蓋体１１と、配線基板９と金属製の蓋体１１とから形成された収納部１３に搭載された電気素子１５とから構成されている。
そして、配線基板９の堤枠３の蓋体１１と接する側の面には、金属層１７が形成されている。この金属層１７は、例えば、堤枠３の表面に形成されたメタライズ層１７ａと、メタライズ層１７ａの表面に形成されたＮｉ、Ａｕなどからなるめっき層１７ｂとから構成されている。そして、この金属層１７と蓋体１１とは、共晶Ａｇ−Ｃｕロウ材等からなる接着剤１９を介して、シーム溶接等の方法により接合されている。
そして、配線基板９と蓋体１１とによって、形成された収納部１３に、搭載される電気素子１５としては、例えば、半導体素子１５ａや水晶振動子１５ｂなどが例示でき、それぞれ、導電性接着剤２１ａ、２１ｂにより配線基板９に接続、固定されている。また、電気素子１５として、誘電体、抵抗体、フィルタ及びコンデンサなどを用いることもできる。
これらの電気素子１５は、例えば、ボンディングワイヤ２３により、配線層５や貫通導体７と電気的に接続され、電気部品に様々な機能を付与するのである。そして、これらの電気素子１５を環境から保護するために、収納部１３は密閉されていることが重要であり、そのために接着剤１９が配線基板９と蓋体１１とを隙間なく接続することが重要である。
このような電気部品は、例えば、予め、一体物として作製された配線基板９に、電気素子１５を搭載した後、堤枠３と蓋体１１との間にロウ材ペーストを塗布するなどし、配線基板９と蓋体１１とを重ね合わせ、これらを加熱してロウ材ペーストから不要な樹脂分を除去するとともに、ロウ材ペースト中の金属成分を溶融させ、配線基板９と蓋体１１とを接合し、収納部１３を密閉空間とすることで作製される。
そして、本発明の配線基板９並びに電気部品においては、図２（ａ）〜図３（ｂ）に示すように、堤枠３のうち蓋体１１当接する面に形成された接続面２５において、凸凹が形成され、蓋体１１側に最も突出している最頂部２５ａよりも１０μｍ以上低い位置に形成されている低面部２５ｂの割合が堤枠３の幅ｄの１０％以上であることが重要である。
この低面部２５ｂと蓋体１１との間の空間が、例えば、接着剤１９の表面張力により、接着剤１９を良好に保持するため、平坦な接着面を有する従来の配線基板に比べ、密閉性を向上させることができる。
この低面部２５ｂを上部から見てリング状の枠体３の全周にわたって形成することが特に望ましく、リークの発生頻度を格段に減少させることができ、格段に密閉性、信頼性に優れた配線基板９並びに電気部品を歩留まりよく、容易に作製することができる。
また、例えば、図２（ａ）に示すように、低面部２５ｂを内側、即ち、収納部１３側に形成した場合には、仮に、接合時に蓋体１１と配線基板９との接合ずれが起こったとしても、両者が完全に乖離しない場合には封止を実現することができ、歩留まりを改善させることができる。また、接着剤１９が蓋体１１と低面部２５ｂとの間に濡れ広がることができるため、電気部品の高気密封止が可能となるとともに、接着剤１９が、はみ出したとしても、目視できないため、外観的にも優れた電気部品となる。
また、例えば、図２（ｂ）に示すように、低面部２５ｂを外側、即ち、外気側に形成した場合には、仮に、接着剤１９が溢れて垂れたとしても、電気素子１５等に悪影響を及ぼすことがないために、十分な量の接着剤１９を形成することができ、信頼性の高い電気部品となる。また、さらに、接着剤１９の量を増やして、接着剤のたれが発生したとしてもなんら悪影響がないことから、接着剤１９の量を増加させ、接着剤１９のメニスカスを大きくすることができるため、格段に信頼性の高い高気密封止された電気部品となる。
また、例えば、図３（ｃ）に示すように、低面部２５ｂを内側と外側に形成した場合には、以上説明した長所に加え、仮に配線基板９と蓋体１１との接合ずれが生じたとしても、内側と外側の少なくともいずれか一方に接着剤溜まりが確実に形成されるため、信頼性の向上に加え、電気部品の製造に当たり、歩留まりを向上させることができる。
また、図３（ｄ）に示すように、低面部２５ｂを、最頂部２５ａに狭持させて形成することで、接着剤溜りを確保できるとともに、接着剤１９がはみ出したり、垂れたりするなどの不具合に結びつく可能性のある現象の発生を抑制することができる。
また、少なくとも絶縁基体１をセラミック基板とすることで、特に、耐水性、耐湿性、耐熱性に優れ、高気密封止が可能な配線基板９、電気部品となる
また、堤枠の幅ｄを０．１〜０．３ｍｍに、絶縁基体１の厚みＤを０．１〜０．３ｍｍに、また堤枠３の高さＴを０．３〜０．５ｍｍにすることが好ましい。このような寸法に設定することにより、また、配線基板９並びに電気部品の容積をより小さくすることができるとともに蓋体１１との接続信頼性を維持することができる。
特に、絶縁基体１の厚みを０．５ｍｍ以下とすることにより、電子素子１５を実装した超小型・超薄型パッケージとしてＩＣカードなどに応用することができる。なお、蓋体１１は薄い方が低背化できる点で好ましく、例えば、０．３ｍｍ以下、特に０．２ｍｍ以下、更には０．１ｍｍ以下であることが好ましい。
次に、本発明の配線基板９並びに電気部品を製造する方法について具体的に説明する。
まず、原料粉末として、平均粒子径が０．５〜２．０μｍ、特に１．０〜１．５μｍのアルミナ粉末を準備する。原料粉末の平均粒子径を０．５μｍ以上とすることにより、シート成形性を確保でき、粉末のコスト上昇を容易に防止できる。また、２．０μｍ以下とすることで、１４００℃以下の焼成での緻密化を促進し、焼結を容易にすることができる。
また、第２の成分として純度９９％以上、平均粒子径０．５〜５μｍのＭｎ２Ｏ３粉末、第３の成分として純度９９％以上、平均粒子径０．５〜３μｍのＳｉＯ２粉末を準備する。なお、Ｍｎ及びＳｉは、上記の酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩等として添加してもよい。
これらの成分は、アルミナ粉末に対して、Ｍｎ２Ｏ３粉末を２〜８質量％、特に３〜８質量％、更には３〜６質量％、ＳｉＯ２粉末を１〜６質量％、特に２〜５質量％、更には３〜５質量％の割合で添加することが、焼結性を高め、緻密化を促進するために好ましい。
なお、所望により、第４の成分として、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのうち少なくとも１種を酸化物換算で３質量％以下、第５の成分として、Ｗ、Ｍｏ等の遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で２質量％以下の割合で添加しても良い。
さらに、強度、破壊靱性を向上させるためにＺｒＯ２、Ｈｆ２Ｏ３などを適宜添加しても良い。
上記の混合粉末に対して適宜有機バインダを添加した後、これをプレス法、ドクターブレード法、圧延法、射出法等の周知の成形方法によって、絶縁基体１を形成するためのグリーン体（グリーンシート）を作製する。例えば、上記混合粉末に有機バインダや溶媒を添加してスラリーを調製した後、ドクターブレード法によってグリーンシートを形成する。或いはまた、混合粉末に有機バインダを加え、プレス成形、圧延成形等により所定の厚みのグリーンシートを作製できる。
絶縁基体１の形状が小さい場合には、複数の絶縁基体１を一つの連結基板に形成し、それを分離して用いることが生産性を高める上で好ましい。これに対応するように、グリーンシートに対して、予め所定の凸凹形状を施した金型を用いて凸凹形状をグリーンシートに圧着転写し、金属ペーストをスクリーン印刷、グラビア印刷などの方法により各グリーンシート上に、配線導体２の形成のために配線パターン状に、或いはメタライズ層７の形成のためにリング状に印刷塗布する。
また、所望により、あらかじめグリーンシートに対して、マイクロドリル、レーザー等により直径５０〜２５０μｍのビアホールを形成しておき、上記の配線導体ペーストをビアホール内に充填する。
金属ペーストは、金属成分としてＷ又はＭｏのうち１種以上を用い、これにアルミナ粉末を１０質量％以下、特に８質量％以下の割合で添加したものが、配線導体２の導通抵抗を低く維持したままアルミナ焼結体と配線導体２の密着性を高め、めっき欠けなどの不良の発生を容易に防止することができるため、好適に用いられる。なお、密着性向上のため、アルミナ粉末の代わりに、絶縁基体１を形成する酸化物セラミックス成分と同一の組成物粉末を加えても良く、さらにＮｉ等の酸化物を０．０５〜２体積％の割合で添加することも可能である。
その後、配線導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着後、絶縁基体１を分離するための切欠き溝を複数形成する。切欠き溝の形成方法としては、カッター刃、金型、レーザー加工等の方法を用いることができ、これらの中でも特に金型、レーザー加工が低コストで量産出来る点で好ましい。
この切欠き溝を形成した積層体を、少なくとも１０００℃から焼成最高温度まで１５０℃／時間以上の昇温速度で加熱し、１２５０〜１４００℃の非酸化性雰囲気中で焼成し、１０００℃までの冷却速度を２５０℃／時間以下とする条件で焼成することが重要である。
昇温速度が、１０００℃から焼成最高温度までの間において、１５０℃／時間より小さい場合、昇温時の低温液相領域での液相生成が不均一になり、アルミナの粒成長に偏りが生じるため曲げ強度が低下することがある。特に、強度をより高めるため、昇温速度を１８０℃／時間以上、更には２００℃／時間とすることが好ましい。
また、焼成温度は、充分に緻密化を促進し、６５０ＭＰａ以上の曲げ強度を容易に達成し、且つＷやＭｏ自体の焼結が進むことによるアルミナとの接着強度の低下及びアルミナの粒成長を抑制し、機械的及び電気的信頼性を改善する点で１２５０〜１４００℃で焼成することが好ましい。
焼成終了直後の保持温度から１０００℃までの冷却速度は、２５０℃／時間以下であることが好ましい。ＭｎＡｌ２Ｏ４を容易に結晶化させ、曲げ強度を改善することが容易に可能となる。また、冷却速度は、強度を高める点で、特に２００℃／時間以下が好ましい。
また、焼成雰囲気は、金属が酸化されないように、非酸化性雰囲気であることが望ましい。具体的には、窒素、又は窒素と水素との混合ガスを用いることが望ましい。有機バインダの脱脂をする上では、水素及び窒素を含み、露点＋３０℃以下、特に２５℃以下の非酸化性雰囲気であることが望ましい。なお、雰囲気中には、所望により、アルゴン等の不活性ガスを混入してもよい。焼成した配線基板９の配線層５を必要に応じて、Ｎｉ，Ｃｕ，Ｃｒ，Ａｕなどからなる少なくとも１種の金属で、無電解めっき、電解めっきするなどして被覆することが望ましい。
次に、このようにして作製した配線基板９に電気素子１５を実装し、配線層５と電気的に接続する。
蓋体１１は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属で作製し、接着剤１９として用いる樹脂、ガラスまたはロウ材などをスクリーン印刷してリング状に被着させる。
最後に、蓋体１をシーム溶接法などによって接合することにより、電気素子１５が気密に封止された電気部品を得ることができる。
なお、配線基板９をセラミックにより形成した場合について説明したが、本発明の配線基板９は、絶縁基体１並びに堤枠の材質は、本発明の趣旨を逸脱しない範囲で変更してもよく、たとえば、樹脂を含有する材質により形成してもかまわない。
また、以上説明した例では、堤枠３に凹凸を形成しているが、金属層１７により凹凸を形成してもよいのは言うまでもなく、その際には、金属ペーストを２度に分けて塗布するなどして金属層１７により凹凸を形成して、本発明の配線基板、電気部品を作製することができる。
なお、蓋体１１は、金属製に限らず、セラミックからなる絶縁基板を用いることもできるのは言うまでもない。
純度９９％以上、平均粒子径０．７μｍのＭｎ２Ｏ３粉末を３．５質量％、純度９９％以上、平均粒子径１．０μｍのＳｉＯ２粉末を３．５質量％、純度９９．９％以上、平均粒子径１．２μｍのＭｏＯ３粉末を０．５質量％、純度９９％以上、平均粒子径３．５μｍのＭｇＣＯ３粉末を０．５質量％、そして純度９９％以上、平均粒子径１．５μｍのアルミナ粉末が残部となるように準備した。
これらの原料粉末を混合した後、成形用有機樹脂（バインダ）としてアクリル系バインダと、トルエンを溶媒として混合してスラリーを調製し、しかる後に、ドクターブレード法にて厚さ１５０μｍのグリーンシートを作製した。
得られたグリーンシートを所定厚みに積層し、露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、２００℃／時間の昇温速度で１０００℃から焼成最高温度まで昇温し、焼成最高温度にて露点＋２５℃の窒素水素混合雰囲気にて１時間焼成した後、１０００℃まで１００℃／時間の速度で冷却した。
得られた焼結体の強度は厚み３ｍｍ、幅４ｍｍ、長さ４０ｍｍの梁状試料を作成し、ＪＩＳＲ１６０１に基づいて室温にて測定した。
その結果、強度はいずれも６５０ＭＰａ以上であった。
一方、平均粒子径１．２μｍのＭｏ粉末に対して、アクリル系バインダとアセトンを溶媒として混合し、配線導体ペーストを調製した。
そして、上記と同様にして作製したグリーンシートに対して、凸凹形状金型にて凸凹を転写した後、打抜き加工を施し、直径が１００μｍのビアホールを形成し、このビアホール内に、上記の配線導体ペーストをスクリーン印刷法によって、充填するとともに、配線パターン状（配線導体）及びリング状（メタライズ層）に印刷塗布した。なお、リング状メタライズを形成したグリーンシートは、電気素子を収納する部位を打抜き加工によって除去した。このとき、配線基板の寸法が焼成後に３．０×２．５ｍｍとなるように加工を行った。また、配線基板の各部の寸法を表１に示す範囲で変化させた。このようにして作製したグリーンシートを位置合わせして積層圧着して積層体を作製した。その後、成形体を露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、２００℃／時間の昇温速度で１０００℃から焼成最高温度まで昇温し、焼成最高温度１４００℃にて露点＋２５℃の窒素水素混合雰囲気にて１時間焼成した後、１０００℃までを１００℃／時間の速度で冷却した。
次に、配線導体及びリング状に形成したメタライズ層の表面に電解Ｎｉめっきを施し、さらにその表面に０．２μｍのＡｕめっきを施した。このようにめっき層を形成した配線導体及びリング状のメタライズ層に対して、配線導体には球状Ａｕバンプを用いて電子素子を接合し、リング状の金属層には共晶Ａｇ−Ｃｕロウ材を用いてＦｅ−Ｃｏ−Ｎｉ合金からなる厚み０．１ｍｍの蓋体をシーム溶接によって接合し、気密に封止した。
得られた試料には、気密封止性をＨｅリーク法によって封止状態を評価する封止テストを実施した。
なお、Ｈｅリーク法は、０．４１ＭＰａのＨｅ加圧雰囲気中に２時間保持した後に取り出し、真空雰囲気中において検出されるＨｅガス量を測定し、１×１０−９ＭＰａ・ｃｍ３／ｓｅｃ以下を良品、５×１０−８ＭＰａ・ｃｍ３／ｓｅｃを超えるものを不良品として評価した。
なお、１試料あたり１０００個の電気部品を評価した。その結果を表１に示す。
Figure 2005216932
本発明の範囲外の試料Ｎｏ．１、２では、枠体に低面部がないためロウ材溜まりが形成されず、リーク発生率が５〜１０％と高くなった。また、本発明の範囲外の試料Ｎｏ．４では、低面部の比率が１０％に満たなかったため、ロウ材溜まりが十分に形成されず、リーク発生率が３％となった。
一方、本発明の試料Ｎｏ．３、５〜１８は、ロウ材溜まりおよびメニスカスが十分に形成され、いずれもリーク率０．５％以下を達成した。
以下に本発明の試料について詳細に説明する。
低面部の深さｔが１０μｍで、その比率が１０％の試料Ｎｏ．３では、０．５％のリークが発生したものの、リークの発生率は格段に小さくなった。また、絶縁基体をジルコニアにより形成した試料Ｎｏ．１１および絶縁基体を窒化珪素により形成した試料Ｎｏ．１２においても同様の結果が得られた。
また、低面部の深さ、比率を増加させ、低面部の位置を変化させた試料Ｎｏ．５〜１０では、全く、リークの発生が認められず、高い信頼性の電気部品が得られた。
また、堤枠の幅、堤枠の高さ、絶縁基体の厚みを変化させた試料Ｎｏ．１３〜１８においても全く、リークの発生が認められず、高い信頼性の電気部品が得られた。
金属製蓋体、および配線基板の概略断面図である。 本発明の電気部品の要部拡大図である。 本発明の電気部品の他の形態の要部拡大図である。
符号の説明
１・・・絶縁基体
３・・・堤枠
５・・・配線層
７・・・貫通導体
９・・・配線基板
１１・・・蓋体
１３・・・収納部
１５・・・電気素子
１７・・・金属層
１７ａ・・・メタライズ層
１７ｂ・・・めっき層
１９・・・接着剤、ロウ材
２５・・・接合面
２５ａ・・・最頂部
２５ｂ・・・低面部
ｄ・・・堤枠の幅
Ｔ・・・堤枠の高さ
Ｄ・・・絶縁基体の厚み

Claims (16)

  1. 少なくとも平板状の絶縁基体と、堤枠と、配線層とを具備してなる配線基板において、前記堤枠は前記絶縁基体の少なくとも一方の主面の外周部に設けられ、前記堤枠と前記絶縁基体とで、囲い容器を形成するとともに、前記堤枠の前記絶縁基体と逆側の面に蓋体と接合するための金属層が形成され、前記金属層からなる蓋体との接合面に凹凸が形成されており、前記接合面のうち、該接合面の最頂部からの間隔（深さｔ）が１０μｍ以上低い位置に形成されてなる低面部の割合が堤枠の幅の１０％以上であることを特徴とする配線基板。
  2. 低面部が、堤枠の全周にわたって形成されたことを特徴とする請求項１記載の配線基板。
  3. 低面部が、内側に形成されてなることを特徴とする請求項１又は２に記載の配線基板。
  4. 低面部が、外側に形成されてなることを特徴とする請求項１又は２に記載の配線基板。
  5. 低面部が、内側と外側に形成されてなることを特徴とする請求項１又は２に記載の配線基板。
  6. 少なくとも絶縁基体がセラミック基板からなることを特徴とする請求項１乃至５のうちいずれかに記載の配線基板。
  7. 堤枠の幅が、０．１〜０．３ｍｍであることを特徴とする請求項１乃至６のうちいずれかに記載の配線基板。
  8. 堤枠の高さが、０．５ｍｍ以下であることを特徴とする請求項１乃至７のうちいずれかに記載の配線基板。
  9. 絶縁基体の厚みが、０．１〜０．３ｍｍであることを特徴とする請求項１乃至８のうちいずれかに記載の配線基板。
  10. 絶縁基体又は、堤枠が、アルミナ、ジルコニア、窒化珪素、のうち少なくとも一種からなることを特徴とする請求項１乃至９のうちいずれかに記載の配線基板。
  11. 絶縁基体又は、堤枠の強度が６５０ＭＰａ以上であることを特徴とする請求項１乃至１０のうちいずれかに記載の配線基板。
  12. 絶縁基体又は、堤枠が、ＭｎをＭｎ２Ｏ３換算で２〜６質量％、ＳｉをＳｉＯ２換算で２〜４質量％、ＭｇをＭｇＯ換算で０．１〜０．５質量％の割合で含み、ＳｉＯ２／ＭｇＯの含有比率が５〜１５の割合で含むアルミナ質焼結体からなることを特徴とする請求項１１に記載の配線基板。
  13. アルミナ質焼結体が、Ａｌ２Ｏ３を主結晶相とし、該主結晶相の粒界にＭｎＡｌ２Ｏ４結晶を含んでいることを特徴とする請求項１１及至１２のうちいずれかに記載の配線基板。
  14. 請求項１乃至１３のうちいずれかに記載の配線基板の堤枠が形成された側の主面に電気素子を収納し、前記電気素子を封止するように、堤枠の金属層にロウ材を介して蓋体が接合されてなることを特徴とする電気部品。
  15. 少なくとも平板部と、堤枠部と、配線層とを具備してなるグリーン体の堤枠グリーン体の平板状グリーン体と逆側面を凸凹形状金型にて凸凹を転写する工程と、金属ペーストをスクリーン印刷により、前記堤枠グリーン体の平板状グリーン体と逆側面の全周にわたって塗布する工程と、前記グリーン体を焼成する工程と、を具備することを特徴とする配線基板の製造方法。
  16. 前記グリーン体が、アルミナ粉末と焼結助剤として平均粒子径が１．３μｍ以下のＭｎ２Ｏ３粉末、ＳｉＯ２粉末及び平均粒子径Ｄ５０が３〜５μｍの炭酸マグネシウム粉末を合計で６％以上含有し、ＳｉＯ２／ＭｇＣＯ３の含有比率がＳｉＯ２／ＭｇＯ換算で５〜１５の組成であることを特徴とする請求項１５記載の配線基板の製造方法。

JP2004018494A 2004-01-27 2004-01-27 配線基板及びその製造方法並びに電気部品 Pending JP2005216932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004018494A JP2005216932A (ja) 2004-01-27 2004-01-27 配線基板及びその製造方法並びに電気部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004018494A JP2005216932A (ja) 2004-01-27 2004-01-27 配線基板及びその製造方法並びに電気部品

Publications (1)

Publication Number Publication Date
JP2005216932A true JP2005216932A (ja) 2005-08-11

Family

ID=34902994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004018494A Pending JP2005216932A (ja) 2004-01-27 2004-01-27 配線基板及びその製造方法並びに電気部品

Country Status (1)

Country Link
JP (1) JP2005216932A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011229114A (ja) * 2010-02-22 2011-11-10 Nippon Dempa Kogyo Co Ltd 圧電デバイス及びその製造方法
JP2012065155A (ja) * 2010-09-16 2012-03-29 Nippon Dempa Kogyo Co Ltd 圧電デバイス
JP2013175542A (ja) * 2012-02-24 2013-09-05 Seiko Epson Corp 電子デバイスの製造方法、電子デバイス、電子機器、および配線基板
JP2013219614A (ja) * 2012-04-10 2013-10-24 Seiko Epson Corp 電子デバイス、電子機器、ベース基板の製造方法および電子デバイスの製造方法
JP2014107389A (ja) * 2012-11-27 2014-06-09 Kyocera Corp 電子部品収納用セラミック基板およびそれを用いた電子部品実装パッケージ
WO2015076256A1 (ja) * 2013-11-25 2015-05-28 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2017059814A (ja) * 2015-09-16 2017-03-23 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JPWO2021020193A1 (ja) * 2019-07-26 2021-02-04
WO2022130603A1 (ja) * 2020-12-18 2022-06-23 Ｎｇｋエレクトロデバイス株式会社 パッケージ
CN117374014A (zh) * 2023-12-07 2024-01-09 潮州三环（集团）股份有限公司 一种封装基座及其制备方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011229114A (ja) * 2010-02-22 2011-11-10 Nippon Dempa Kogyo Co Ltd 圧電デバイス及びその製造方法
JP2012065155A (ja) * 2010-09-16 2012-03-29 Nippon Dempa Kogyo Co Ltd 圧電デバイス
JP2013175542A (ja) * 2012-02-24 2013-09-05 Seiko Epson Corp 電子デバイスの製造方法、電子デバイス、電子機器、および配線基板
US9635769B2 (en) 2012-04-10 2017-04-25 Seiko Epson Corporation Electronic device, electronic apparatus, method of manufacturing base substrate, and method of manufacturing electronic device
JP2013219614A (ja) * 2012-04-10 2013-10-24 Seiko Epson Corp 電子デバイス、電子機器、ベース基板の製造方法および電子デバイスの製造方法
JP2014107389A (ja) * 2012-11-27 2014-06-09 Kyocera Corp 電子部品収納用セラミック基板およびそれを用いた電子部品実装パッケージ
JP6085038B2 (ja) * 2013-11-25 2017-02-22 京セラ株式会社 電子部品収納用パッケージおよび電子装置
WO2015076256A1 (ja) * 2013-11-25 2015-05-28 京セラ株式会社 電子部品収納用パッケージおよび電子装置
US9847267B2 (en) 2013-11-25 2017-12-19 Kyocera Corporation Electronic component housing package and electronic apparatus
JP2017059814A (ja) * 2015-09-16 2017-03-23 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JPWO2021020193A1 (ja) * 2019-07-26 2021-02-04
WO2021020193A1 (ja) * 2019-07-26 2021-02-04 京セラ株式会社 電子部品搭載用パッケージ、電子装置および電子モジュール
JP7252343B2 (ja) 2019-07-26 2023-04-04 京セラ株式会社 電子部品搭載用パッケージ、電子装置および電子モジュール
WO2022130603A1 (ja) * 2020-12-18 2022-06-23 Ｎｇｋエレクトロデバイス株式会社 パッケージ
CN116547798A (zh) * 2020-12-18 2023-08-04 Ngk电子器件株式会社 封装体
JP7498799B2 (ja) 2020-12-18 2024-06-12 Ｎｇｋエレクトロデバイス株式会社 パッケージ
CN117374014A (zh) * 2023-12-07 2024-01-09 潮州三环（集团）股份有限公司 一种封装基座及其制备方法
CN117374014B (zh) * 2023-12-07 2024-03-08 潮州三环（集团）股份有限公司 一种封装基座及其制备方法

Similar Documents

Publication Publication Date Title
JP4012861B2 (ja) セラミックパッケージ
JP2005216932A (ja) 配線基板及びその製造方法並びに電気部品
JP5680226B2 (ja) 配線基板およびパッケージ、ならびに電子装置
JP4959079B2 (ja) 半導体素子収納用パッケージ
JP2004119735A (ja) 連結基板及びその製造方法並びにセラミックパッケージ
JP3911470B2 (ja) セラミックパッケージ及びその製造方法
JP2005216930A (ja) 電気部品
JP2007048798A (ja) 電子部品収納用セラミックパッケージ
JP4439291B2 (ja) 圧電振動子収納用パッケージおよび圧電装置
JP4220869B2 (ja) セラミックパッケージの製造方法
JP4413223B2 (ja) セラミックパッケージ
JP4570301B2 (ja) 電子部品収納用容器
JP2005101467A (ja) セラミックパッケージ
JP4413224B2 (ja) セラミックパッケージ
JP4114148B2 (ja) セラミック積層基板および高周波電子部品
JP2007150034A (ja) 絶縁基体および該絶縁基体を備える電子装置
JP2007294795A (ja) 配線基板
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP6010423B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2006237274A (ja) 電子部品収納用パッケージおよび電子装置
JP4279970B2 (ja) 電子部品収納用容器
JP4045050B2 (ja) 電子装置
JP2004228533A (ja) セラミックパッケージ
JP5559588B2 (ja) 電子部品素子収納用パッケージ
JP3878898B2 (ja) 高周波用配線基板及びその製造方法