JP4012861B2 - セラミックパッケージ - Google Patents
セラミックパッケージ Download PDFInfo
- Publication number
- JP4012861B2 JP4012861B2 JP2003203403A JP2003203403A JP4012861B2 JP 4012861 B2 JP4012861 B2 JP 4012861B2 JP 2003203403 A JP2003203403 A JP 2003203403A JP 2003203403 A JP2003203403 A JP 2003203403A JP 4012861 B2 JP4012861 B2 JP 4012861B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- ceramic package
- insulating substrate
- sintered body
- mass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Compositions Of Oxide Ceramics (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【発明の属する技術分野】
本発明はセラミックパッケージとその製造方法に関し、携帯電話等の移動体通信機器の電気素子や半導体素子を搭載する。例えば水晶振動子、フィルタ、ダイプレクサ、デュプレクサ用等に用いられる。
【0002】
【従来技術】
近年、電子部品が高周波領域で使用されるに伴い、電気素子を搭載するセラミックパッケージの低誘電損失化が求められている。
【0003】
通常アルミナ質焼結体は1500℃以上で焼成することで緻密化されるが、これにマンガン酸化物を助剤として用いると、1200℃の低温でも焼結が可能となり、しかも金属導体との同時焼成を実現することができる。例えば下記特許文献1では、MnAl2O4およびMn2SiO4の2つの結晶を析出させることによってアルミナ質焼結体の曲げ強度向上を可能にしている。
【0004】
一方、同様にマンガン酸化物を添加し、低誘電損失化を達成した例が下記特許文献2に開示されている。これはアルミナのスラリーを、8Tという高磁場中に置いて、アルミナ結晶を特定の方向に配向させるという特殊な方法を用いており、60GHzにおける誘電損失を2×10−4以下と非常に小さい値を達成している。
【0005】
【特許文献1】
特開2001−097767号公報
【0006】
【特許文献2】
特開2002−121066号公報
【0007】
【発明が解決しようとする課題】
しかしながら、特許文献1に挙げられたアルミナ質焼結体には30GHzでの誘電損失が20〜33×10−4と大きいという問題があった。
【0008】
また、特許文献2に挙げられたアルミナ質焼結体は低誘電損失を実現するためには、スラリーに高磁場を印加するという高価で特殊なプロセスが必要であり、装置の大型化が困難なために工業的には実用的でないという問題があった。また焼成温度が1550℃と高温の上、還元雰囲気では焼結せず、金属導体を後付けしなければならないため、コストが上昇する問題があった。
【0009】
従って、本発明の目的は、通常の安価なプロセスで製造可能で、1MHz〜70GHzの高周波領域において低損失で、封止信頼性を有する小型・薄型のセラミックパッケージ及びその製造方法を提供することにある。
【0010】
【課題を解決するための手段】
本発明は、Mn2SiO4が誘電損失を増大させている大きな要因であり、この結晶相を排除しつつ、粒界相にMnAl2O4を結晶化させることによって高周波帯での誘電損失を小さくするという知見に基づくもので、これにより、高周波領域での誘電損失が小さいセラミックパッケージを実現することができる。
【0011】
即ち、本発明のセラミックパッケージは、電気素子が表面に実装される基板底部及び該基板底部の外周に一体的に設けられた基板堤部を具備する絶縁基板と、該絶縁基板の内部及び/又は表面に設けられたメタライズ層とを具備するセラミックパッケージにおいて、前記絶縁基板がアルミナを主結晶相とし、相対密度が94%以上であり、該主結晶相の平均粒径が1.0〜2.0μm、かつ該主結晶相の粒界にMnAl2O4結晶を含み、実質的にMn2SiO4結晶を含まない焼結体から成り、X線回折におけるα−Al2O3の(113)面の回折強度をIa、前記MnAl2O4結晶の(311)面の回折強度をImとした場合、Im/Iaの値が0.03〜0.2であることを特徴とするものである。
【0012】
これにより、誘電正接が1MHzから70GHzの範囲で10×10−4以下であり、また、電気素子を実装し、基板堤部に金属蓋体を接着して気密封止後、温度85℃湿度85%の大気中に放置した時の耐久時間が100時間以上であるセラミックパッケージを実現できる。
【0013】
また、前記焼結体が、Mnを酸化物(Mn2O3)換算で1〜8質量%、Siを酸化物換算で1〜6質量%の割合で含むことが、望ましい。この組成で焼結させることにより、粒界相でMnAl2O4結晶が析出し、誘電損失を小さくすることができる。
【0014】
そして、前記絶縁基板の基板堤部の幅が0.1〜0.3mm、電気素子が実装される前記絶縁基板の基板底部の厚みが0.1〜0.3mm、パッケージ高さが0.3〜0.6mmであることが望ましい。これにより、温度85℃湿度85%大気中で100時間以上の耐久時間を有しながら、パッケージの小型化・低背化を実現できる。
【0015】
【発明の実施の形態】
本発明のセラミックパッケージを、図を用いて説明する。図1および図2は、本発明のセラミックパッケージの一例を示すもので、図1はセラミックパッケージの概略断面図であり、図2は内部に振動子等の電子部品や半導体素子等の電気素子を搭載し、蓋体によって蓋をしたセラミックパッケージの断面図である。
【0016】
セラミックパッケージは、アルミナ質焼結体からなり、基板底部1aと基板堤部1bとからなる絶縁基板1と、該基板表面に設けられたメタライズ層2とを具備する。
【0017】
絶縁基板1は、基板底部1aと基板堤部1bとからなり、基板堤部1aの外周に基板堤部1bが一体的に設けられてなるものである。また、メタライズ層2は、基板底部1aの表面に設けられた表面メタライズ層2aと、外部との電気接続のために裏面に設けられた裏面メタライズ層2bと、表面メタライズ層2a及び裏面メタライズ層2bを接続するために基板底部1aの内部に形成されたビアメタライズ層2cと、基板堤部1bの上に蓋体9を接合するために形成されたリング状導体2dから成っている。
【0018】
本発明のセラミックパッケージは、電子部品や半導体素子を内部に戴置し、蓋をして密封して用いるものであり、例えば図2に示すように、絶縁基板1の基板底部1aに設けられたメタライズ層2に対して電子部品3が、導電性接着剤4を用いて電気的に接続されている。電子部品3としては、水晶発振子、誘電体、抵抗体、フィルタ及びコンデンサのうち少なくとも1種を用いることができる。また、半導体素子5はワイヤボンディングによりメタライズ層2と接続されている。
【0019】
金属製蓋体9は、基板堤部1bの上面に被着形成されたリング状メタライズ層2dの表面に必要に応じ、メッキ層7を形成し、共晶Ag−Cuロウ材8等を用いて、シーム溶接等の方法により接合される。これにより電子部品3や半導体素子5は、空間10内に気密に封止される。
【0020】
本発明のセラミックパッケージによれば、 絶縁基板1が、アルミナを主結晶相とし、相対密度が94%以上、アルミナの平均結晶粒子径が1.0〜2.0μmである焼結体から成り、該焼結体における該主結晶相の粒界にMnAl2O4結晶相を含み、実質的にMn2SiO4結晶を含まず、X線回折におけるα−Al2O3の(113)面の回折強度をIa、前記MnAl2O4結晶の(311)面の回折強度をImとした場合、Im/Iaの値が0.03〜0.2であることが重要である。
【0021】
相対密度が94%よりも低下すると、緻密化が進まず、誘電損失が増大するためであり、また、気密封止による残留応力に耐えられないためクラックを生じる。
【0022】
アルミナの平均結晶粒子径を1.0μm以上とすることで、応力腐食による粒界のクラック進行を抑制する。また、2.0μm以下とすることで粒内破壊を起こしにくくし、やはりクラックの進行を抑制することができる。アルミナ結晶の平均粒子径は特に、1.0〜1.8μm、さらには、1.0〜1.6μmであることが望ましい。
【0023】
さらに、Mn2SiO4結晶が該主結晶相の粒界に存在すると、誘電損失が増加する。
【0024】
また、Im/Iaが0.03よりも小さくなると、焼結体中の非晶質量が増加し、誘電損失が上昇かつ、応力下でクラックが進行しやすくなる。Im/Iaが0.2よりも大きいと、MnAl2O4結晶の析出が多くなり、焼結体の緻密化を阻害する。そのため、より低損失かつ耐応力腐食性のアルミナ質焼結体を得るためには、Im/Ia値は0.03〜0.18、さらには0.03〜0.15であることが望ましい。
【0025】
上記アルミナ質焼結体を用いてパッケージを作製すると、粒界の非晶質相が少ないために、気密封止時に生じる残留応力によって、応力腐食(引っ張りの残留応力によって弱くなった非晶質の結合をH2Oが切断、破壊する現象)が生じることを防止することができるために、高温高湿下での耐久性を高めることができる。その結果、具体的には、セラミックパッケージに電気素子を実装後、金属蓋体9によって気密に封止し、温度85%、湿度85%の大気中で100時間経過後も、絶縁基板にクラック等の発生がない、言い換えれば封止が維持されるという特性を有する。より高い封止信頼性を得るためには、耐久時間が500時間以上、さらには、1000時間以上であることが望ましい。
【0026】
前記焼結体は第2の成分として、Mnを酸化物(Mn2O3)換算で1〜8質量%で含むことが好ましい。これは、Mn成分は焼結助剤として作用するものであり、このMn2O3量を1質量%以上有することで、1200〜1500℃で焼結体が充分に緻密化され、また8質量%以下とすることでMnAl2O4の過剰析出を防ぎ、焼結体を緻密化させる。従って、Mn量は、特に2〜8質量%、更には2〜7質量%が好ましい。
【0027】
また、第3の成分として、SiをSiO2換算で1〜6質量%の割合で含有することが好ましい。SiO2量を1質量%以上とすることで、焼結性に寄与する液相を充分に生成させ、緻密化を促す。また、6質量%以下とすることで、MnAl2O4の結晶化を促すとともに、Mn2SiO4結晶および非晶質相の生成を抑制し、誘電損失を減少させるとともに、応力腐食の影響を小さくする。そのため、SiO2量は特に2〜6質量%、更には2〜5質量%が好ましい。
【0028】
さらに、所望により、第4の成分として、Mg,Ca,Sr,Baのうち少なくとも1種を配線導体との同時焼結性を高める上で酸化物換算で3質量%以下の割合で含んでもよい。そしてまた所望により、第5の成分として、W、Mo等の金属を焼結体を黒色化するための成分として2質量%以下の割合で含んでもよい。なお、本発明において焼結助剤とは上記第2〜5成分を意味する。
【0029】
上記セラミックパッケージを構成する上記アルミナ質焼結体に対するリング状メタライズ層2dの接着強度が49N以上、特に55N以上、さらには60N以上であることが好ましい。このように接着強度を49N以上にすることにより、封止後に蓋体9がリング状メタライズ層2dから剥離することを防止し、セラミックパッケージの気密性を充分に保つことができる。
【0030】
また、本発明によれば、上記アルミナ質焼結体を用いることによって、前記絶縁基板の基板堤部の幅が0.1〜0.3mm、電気素子が実装される前記絶縁基板の基板底部の厚みが0.1〜0.3mm、パッケージ高さが0.3〜0.6mmであり、かつ、温度85℃湿度85%大気中で100時間以上の耐久時間を有する小型・薄型の高信頼性のパッケージを実現できる。
【0031】
次に、本発明におけるアルミナ質焼結体から成る絶縁基板を具備するパッケージの製造方法について具体的に説明する。
【0032】
まず、原料粉末として平均粒子径が0.5〜2.5μm、特に1.0〜2.0μmのアルミナ粉末を準備する。これは、平均粒子径を0.5μm以上とすることにより、シート成形性を確保でき、粉末のコスト上昇を防ぐことができる。また、2.5μm以下とすることで、1500℃以下の焼成での緻密化を促進し、焼結を容易にすることができる。
【0033】
また、第2の成分として純度99%以上、平均粒子径0.7〜1.7μmのMn2O3粉末を準備する。これは、平均粒子径を0.7μm以上とすることにより、シート成形性を確保でき、また1.7μm以下とすることで、Mn成分の分散を向上させ、MnAl2O4結晶生成を促進しつつ、また、Mn2SiO4結晶生成を抑制しながら焼結体の緻密化を促進することができる。
【0034】
さらに、第3の成分として純度99%以上、平均粒子径1〜3μmのSiO2粉末を準備する。これは、平均粒子径を1μm以上とすることにより、SiO2とMn化合物との反応性を制御し、Mn2SiO4結晶生成を抑制することができ、3μm以下とすることで焼結体の緻密化を促進することができる。
【0035】
なお、上記のMn、及びSiは、上記の酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩等として添加してもよい。
【0036】
これらの成分は、アルミナ粉末に対して、Mn2O3粉末を1〜8質量%、特に2〜8質量%、更には2〜7質量%、SiO2粉末を1〜6質量%、特に2〜6質量%、更には2〜5質量%の割合で添加することが、焼結性を高め、緻密化を促進するために好ましい。
【0037】
なお、所望により、第4の成分として、Mg,Ca,Sr,Baのうち少なくとも1種を酸化物換算で3質量%以下、第5の成分として、W、Mo等の遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で2質量%以下の割合で添加してもよい。
【0038】
上記の混合粉末に対して適宜有機バインダを添加した後、これをプレス法、ドクターブレード法、圧延法、射出法等の周知の成形方法によって、グリーンシートを作製する。例えば、上記混合粉末に有機バインダや溶媒を添加してスラリーを調整した後、ドクターブレード法によってグリーンシートを形成する。或いはまた、混合粉末に有機バインダを加え、プレス成形、圧延成形等により所定の厚みのグリーンシートを作製できる。
【0039】
このとき、基板堤部および基板底部となるグリーンシートの厚みは、焼結後に0.1〜0.3mmとなるように調整する。
【0040】
所望により、グリーンシートに対して、マイクロドリル、レーザー等により直径50〜250μmのビアホールを形成することができる。
【0041】
このようにして作製したグリーンシートに対して、導体ペーストをスクリーン印刷、グラビア印刷等の方法により各グリーンシート上に配線パターン状、或いはリング状に印刷塗布するとともに、所望により、上記の導体ペーストをビアホール内に充填する。
【0042】
その後、導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着し、この積層体を、最高温度1200〜1500℃の非酸化性雰囲気中で焼成する。
【0043】
このときの温度が1200℃以上とすることでパッケージを充分に緻密化させ、また、1500℃以下とすることで、アルミナの粒成長による粗大粒の生成を抑制し、また、メタライズ層の主成分となる金属自体の焼結を防ぐことで、アルミナとの接着強度を保持する。そのため焼成温度は、特に1300〜1400℃であることが好ましい。
【0044】
また、焼成雰囲気は、Mn成分および金属が酸化されないように、非酸化性雰囲気であることが望ましい。具体的には、窒素、又は窒素と水素との混合ガスを用いることが好ましい。有機バインダの脱脂をする上では、水素及び窒素を含み、露点+30℃以下、特に25℃以下の非酸化性雰囲気であることが望ましい。なお、雰囲気中には、所望により、アルゴン等の不活性ガスを混入してもよい。
【0045】
焼成後、リング状メタライズ層2dの表面には、Ni、Co、Cr、AuおよびCuのうち少なくとも1種から成るメッキ層を形成することが望ましい。
【0046】
このような方法で製造したセラミックパッケージは、メタライズ層との同時焼成が可能で、低誘電損失かつ応力化で破壊しにくいセラミックパッケージとして好適に用いることができる。
【0047】
なお、最終的には、絶縁基板1内部に電子部品3及び/又は半導体素子5を実装し、メタライズ層2との間を電気的に接続し、且つリング状に形成されたメタライズ層2dの表面にメッキ層7を被覆し、ロウ材8によって金属製蓋体9をシーム溶接等で接合することにより、電子部品3及び/又は半導体素子5が気密に封止された半導体装置を得ることができる。
【0048】
【実施例】
純度99%以上、平均粒子径1.2μmのアルミナ粉末に対して、純度99%以上、表1に示した平均粒子径のMn2O3粉末、純度99%以上、表1に示した平均粒子径のSiO2粉末、純度99%以上のMgCO3粉末、CaCO3粉末、SrCO3粉末、BaCO3粉末、純度99%以上、平均粒子径1.2μmのW粉末、純度99%以上、平均粒子径1.5μmのMo粉末を準備した。
【0049】
これらの原料粉末を表1に示す割合で混合した後、成形用有機樹脂(バインダ)としてアクリル系バインダと、トルエンを溶媒として混合してスラリーを調整し、しかる後に、ドクターブレード法にて所定厚みのグリーンシートを作製した。
【0050】
得られたグリーンシートを所定厚みに積層し、露点+25℃の窒素水素混合雰囲気にて脱脂を行った後、引き続き、1000℃から表1に示す焼成最高温度まで200℃/hで昇温し、それを焼成温度として露点+25℃の窒素水素混合雰囲気にて1時間焼成した後、1000℃までを200℃/hで冷却した。
【0051】
得られた焼結体の相対密度は、アルキメデス法によって測定した嵩密度と理論密度との比率から算出した。アルミナの平均結晶粒子径は、インターセプト法により測定した。また、焼結体を粉砕し、X線回折により主結晶相を同定し、Im/Iaの値を算出した。誘電損失は、1MHz、10GHz、70GHzで測定を行った。
【0052】
一方、平均粒子径1.5μmのMo粉末95質量%、平均粒子径1.2μmのアルミナ粉末5質量%を調製した後、アクリル系バインダとアセトンを溶媒として混合し、導体ペーストを調製した。
【0053】
そして、上記と同様にして作製したグリーンシートに対して、打ち抜き加工を施し、直径が100μmのビアホールを形成し、このビアホール内に、上記の導体ペーストをスクリーン印刷法によって充填するとともに、配線パターン状及びリング状に印刷塗布した。なお、リング状のメタライズ層を形成したグリーンシートは、電子部品を収納する部位を打ち抜き加工によって除去した。
【0054】
このようにして作製したグリーンシートを位置合わせし、積層圧着して積層体を作製した。この後、この積層成形体を露点+25℃の窒素水素混合雰囲気にて脱脂を行った後、露点+25℃の窒素水素混合雰囲気にて脱脂を行った後、引き続き、昇温速度200℃/hで1000℃から焼成最高温度まで昇温し、焼成最高温度にて露点+25℃の窒素水素混合雰囲気にて1時間焼成した後1000℃までを200℃/hで冷却した。
【0055】
これにより、基板堤部の幅が0.15mm、基板堤部の厚みが0.15mm、パッケージ高さが0.3mmのセラミックパッケージを得た。
【0056】
次に、絶縁基板表面のメタライズ層上に15μmの電解Niメッキを施し、さらにその表面に0.2μmのAuメッキを施した。メタライズ層に対して、共晶Ag−Cuロウ材を用いてFe−Ni−Co合金から成る厚み0.2mmの金属製蓋体をシーム溶接によって接合し、気密に封止した。
【0057】
得られた試料を温度85℃、湿度85%大気中に放置し、100時間ごとに1000時間まで取り出して40倍の顕微鏡にて絶縁基板の観察を行い、クラックが観察されなかった時間を耐久時間とした。例えば、500時間後にクラックが観察された場合、耐久時間は400時間と表す。結果を表2に示した。
【0058】
また、メタライズ強度は、焼成後2mm×20mmの大きさになるように導体ペーストをグリーンシートにスクリーン印刷し、上記と同様の方法で焼成した後、Niめっきを施し、これにFe−Ni−Coのリードピンを共晶Ag−Cuロウ材を用いて接着し、20mm/minの速度で垂直に引っ張り上げて剥離した時の荷重をメタライズ強度として評価した。
【0059】
【表1】
【0060】
【表2】
【0061】
表1、2の結果によれば、本発明の試料No.1は助剤量が多く過焼結し、粗大粒が生じるために気密封止後のパッケージは、温度85℃、湿度85%大気中での耐久時間は100時間に満たなかった。
【0062】
試料No.5は助剤量が少ないために緻密化が進まず、また、MnAl2O4結晶の充分な析出がないため、Im/Iaの値が小さく、誘電損失は増大した。封止パッケージの耐久時間も100時間未満であり、メタライズ強度も低下した。
【0063】
試料No.6は焼結助剤がSiO2のみのため、MnAl2O4結晶が析出せず、また充分に緻密化しないために誘電損失の増大、100時間以内の破壊、およびメタライズ強度の低下が起こった。
【0064】
試料No.9は、助剤がMn2O3のみのためMnAl2O4結晶は多く析出したが、No.6と同様に緻密化が進まず、誘電率の増大と破壊、およびメタライズ強度低下が起こった。
【0065】
試料No.16は、焼成温度が低いために焼結が進まず、かつMn2SiO4結晶が生じるため、誘電損失の増大、およびパッケージの破壊が起こった。メタライズ強度も低下した。
【0066】
試料No.19は、焼成温度が高く過焼結するため破壊し、またMo自体が焼結するため、メタライズ強度が低下した。
【0067】
試料No.20は、Mn2O3の平均粒径が小さいため、成形性が低下、また過焼結が起こり、破壊した。
【0068】
試料No.23は、Mn2O3の平均粒径が大きく、Mnの分散性が低下するためにMnAl2O4の結晶化が抑制されると同時にMn2SiO4結晶が析出し、誘電損失が増大した。
【0069】
No.24はSiO2の平均粒径が小さいため、Mn2SiO4の結晶化が促進され、誘電損失が増大した。
【0070】
そして、No.27はSiO2の平均粒径が大きく、Siの分散性が低下するため、緻密化が充分にされず、誘電損失が増大し、またメタライズ強度も低下した。
【0071】
これに対し、その他の本発明の試料は、1MHz〜70GHzで誘電損失10×10−4以下を満足し、蓋体により気密封止されたパッケージは温度85℃、湿度85%大気中で500時間以上の耐久性を示した。また、50N以上のメタライズ強度が得られた。
【0072】
【発明の効果】
以上記述した通り、本発明によれば1MHz〜70GHzの高周波領域において低損失で、温度85℃湿度85%大気中でも優れた封止信頼性を有する小型・薄型のセラミックパッケージを提供することができる。
【図面の簡単な説明】
【図1】本発明のセラミックパッケージの一例を示す概略断面図である。
【図2】内部に電気素子を実装し、蓋体を接合した状態のセラミックパッケージの概略断面図である。
【符号の説明】
1・・・絶縁基板
1a・・・基板底部
1b・・・基板堤部
2・・・メタライズ層
2a・・・表面メタライズ層
2b・・・裏面メタライズ層
2c・・・ビアメタライズ層
2d・・・リング状メタライズ層
3・・・電子部品
4・・・導電性接着剤
5・・・半導体素子
6・・・ワイヤボンディング
7・・・メッキ層
8・・・ロウ材
9・・・金属製蓋体
10・・・気密空間
d・・・基板堤部の幅
D・・・基板底部の厚み
t・・・パッケージの高さ
Claims (5)
- 電気素子が表面に実装される基板底部及び該基板底部の外周に一体的に設けられた基板堤部を具備する絶縁基板と、該絶縁基板の内部及び/又は表面に設けられたメタライズ層と、を具備するセラミックパッケージにおいて、前記絶縁基板がアルミナを主結晶相とし、相対密度が94%以上、該主結晶相の平均粒径が1.0〜2.0μm、かつ該主結晶相の粒界にMnAl2O4結晶を含み、実質的にMn2SiO4結晶を含まない焼結体から成り、X線回折におけるα−Al2O3の(113)面の回折強度をIa、前記MnAl2O4結晶の(311)面の回折強度をImとした時、Im/Iaの値が0.03〜0.2であることを特徴とするセラミックパッケージ。
- 誘電正接が1MHzから70GHzの範囲で10×10−4以下であることを特徴とするアルミナ質焼結体から成る請求項1に記載のセラミックパッケージ。
- 前記絶縁基板の基板堤部の幅が0.1〜0.3mm、電気素子が実装される前記絶縁基板の基板底部の厚みが0.1〜0.3mm、パッケージ高さが0.3〜0.6mmであることを特徴とする請求項1または2いずれかに記載のセラミックパッケージ。
- 前記電気素子を実装し、前記基板堤部に金属製蓋体を接着して気密封止後、温度85℃、湿度85%の大気中に放置した時の耐久時間が100時間以上であることを特徴とする請求項3に記載のセラミックパッケージ。
- 前記焼結体が、Mnを酸化物(Mn2O3)換算で1〜8質量%、Siを酸化物換算で1〜6質量%の割合で含むことを特徴とする請求項1乃至4に記載のセラミックパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203403A JP4012861B2 (ja) | 2003-07-29 | 2003-07-29 | セラミックパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003203403A JP4012861B2 (ja) | 2003-07-29 | 2003-07-29 | セラミックパッケージ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005050875A JP2005050875A (ja) | 2005-02-24 |
JP4012861B2 true JP4012861B2 (ja) | 2007-11-21 |
Family
ID=34262756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003203403A Expired - Fee Related JP4012861B2 (ja) | 2003-07-29 | 2003-07-29 | セラミックパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4012861B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5371372B2 (ja) * | 2008-03-26 | 2013-12-18 | 京セラ株式会社 | アルミナ質焼結体ならびに半導体製造装置用部材、液晶パネル製造装置用部材および誘電体共振器用部材 |
KR101200385B1 (ko) | 2007-11-28 | 2012-11-12 | 쿄세라 코포레이션 | 알루미나질 소결체, 그 제법, 반도체 제조장치용 부재, 액정 패널 제조장치용 부재, 및 유전체 공진기용 부재 |
JP5435932B2 (ja) * | 2007-11-28 | 2014-03-05 | 京セラ株式会社 | アルミナ質焼結体およびその製法ならびに半導体製造装置用部材、液晶パネル製造装置用部材および誘電体共振器用部材 |
US8247337B2 (en) | 2007-11-28 | 2012-08-21 | Kyocera Corporation | Alumina sintered article |
WO2009069770A1 (ja) * | 2007-11-28 | 2009-06-04 | Kyocera Corporation | アルミナ質焼結体およびその製法ならびに半導体製造装置用部材、液晶パネル製造装置用部材および誘電体共振器用部材 |
JP5144288B2 (ja) * | 2008-01-29 | 2013-02-13 | 京セラ株式会社 | プローブカード用配線基板およびプローブカード |
JP4969488B2 (ja) * | 2008-02-26 | 2012-07-04 | 京セラ株式会社 | アルミナ質焼結体および半導体製造装置用部材ならびに液晶パネル製造装置用部材 |
JP5020140B2 (ja) * | 2008-03-24 | 2012-09-05 | 京セラ株式会社 | プローブカード用配線基板およびこれを用いたプローブカード |
JP5144336B2 (ja) * | 2008-03-26 | 2013-02-13 | 京セラ株式会社 | プローブカード用配線基板およびこれを用いたプローブカード |
JP6119108B2 (ja) * | 2012-04-10 | 2017-04-26 | セイコーエプソン株式会社 | 電子デバイス、電子機器、ベース基板の製造方法および電子デバイスの製造方法 |
JP5884614B2 (ja) * | 2012-04-11 | 2016-03-15 | セイコーエプソン株式会社 | セラミックス加工方法 |
JP5393840B2 (ja) * | 2012-05-21 | 2014-01-22 | 京セラ株式会社 | アルミナ質焼結体および配線基板 |
WO2014002306A1 (ja) * | 2012-06-25 | 2014-01-03 | 京セラ株式会社 | アルミナ質セラミックスおよびそれを用いたセラミック配線基板ならびにセラミックパッケージ |
JP2014009119A (ja) * | 2012-06-29 | 2014-01-20 | Taiheiyo Cement Corp | アルミナ質焼結体及びその製造方法 |
JP6573872B2 (ja) * | 2014-03-19 | 2019-09-11 | 日本碍子株式会社 | セラミック素地及びその製造方法 |
-
2003
- 2003-07-29 JP JP2003203403A patent/JP4012861B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005050875A (ja) | 2005-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4012861B2 (ja) | セラミックパッケージ | |
JP4883224B2 (ja) | 低温焼結セラミック材料およびセラミック基板 | |
KR101241256B1 (ko) | 저온 소결 세라믹 소결체 및 다층 세라믹 기판 | |
JP2012015433A (ja) | 多層セラミック基板 | |
WO2010092969A1 (ja) | 低温焼結セラミック材料およびセラミック基板 | |
JP3924406B2 (ja) | アルミナ質焼結体及びその製造方法、並びに配線基板及びその製造方法 | |
JP4959079B2 (ja) | 半導体素子収納用パッケージ | |
JP3911470B2 (ja) | セラミックパッケージ及びその製造方法 | |
JP3566569B2 (ja) | 配線基板およびその製造方法 | |
JP5582150B2 (ja) | セラミック焼結体およびその製造方法 | |
JP2004119735A (ja) | 連結基板及びその製造方法並びにセラミックパッケージ | |
JP2005216932A (ja) | 配線基板及びその製造方法並びに電気部品 | |
JP4220869B2 (ja) | セラミックパッケージの製造方法 | |
JP4413223B2 (ja) | セラミックパッケージ | |
JP2011088756A (ja) | 低温焼結セラミック材料、低温焼結セラミック焼結体および多層セラミック基板 | |
JP3199588B2 (ja) | 配線基板 | |
JP4413224B2 (ja) | セラミックパッケージ | |
JP3411140B2 (ja) | メタライズ組成物およびそれを用いた配線基板の製造方法 | |
JP2007294795A (ja) | 配線基板 | |
JPH118447A (ja) | 配線基板 | |
JP2004228533A (ja) | セラミックパッケージ | |
JP2005101467A (ja) | セラミックパッケージ | |
JP2004146818A (ja) | セラミック積層基板および高周波電子部品 | |
JP2005136045A (ja) | 連結基板及びその製造方法 | |
JP3411143B2 (ja) | メタライズ組成物及びそれを用いた配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070817 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4012861 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |