JP4413223B2 - セラミックパッケージ - Google Patents

セラミックパッケージ Download PDF

Info

Publication number
JP4413223B2
JP4413223B2 JP2006348407A JP2006348407A JP4413223B2 JP 4413223 B2 JP4413223 B2 JP 4413223B2 JP 2006348407 A JP2006348407 A JP 2006348407A JP 2006348407 A JP2006348407 A JP 2006348407A JP 4413223 B2 JP4413223 B2 JP 4413223B2
Authority
JP
Japan
Prior art keywords
mass
substrate
powder
ceramic package
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006348407A
Other languages
English (en)
Other versions
JP2007096349A (ja
Inventor
美奈子 泉
晃久 牧野
智英 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006348407A priority Critical patent/JP4413223B2/ja
Publication of JP2007096349A publication Critical patent/JP2007096349A/ja
Application granted granted Critical
Publication of JP4413223B2 publication Critical patent/JP4413223B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Compositions Of Oxide Ceramics (AREA)

Description

本発明は、内部に振動子や半導体素子等の電気素子が搭載され、蓋体等の蓋によって気密に封止するセラミックパッケージ、特に、高さが0.6mm以下の超小型・超薄型のセラミックパッケージに関する。
近年、半導体素子の高集積化、電子部品の小型化に伴い、各種電子機器の小型化、高機能化が図られている。これに伴い、電気素子を搭載するセラミックパッケージの小型化が要求され、例えば、外形サイズ縦3mm、横2mm、高さ0.8mm程度まで小型化したセラミックパッケージが特許文献1に開示されている。
ところが、最近、例えば高さ0.6mm以下のICカードに代表される超小型・超薄型製品に適応できるように、パッケージもさらに一層の小型化が求められている。このような超小型・超薄型セラミックパッケージでは絶縁基板の基板堤部の幅や基板底部の厚みが小さくなるため、蓋体の接合によってこれらの部位が破損しないようにセラミックパッケージには高い強度が必要になる。
この問題を解決するため、純度99%以上の高純度アルミナを用いることによって、厚さ0.25〜0.35mmの形状で55kgf/mm以上の高強度のアルミナ基板を実現することが特許文献2で提案されている。
しかし、この高純度・高強度アルミナ基板は、アルミナ純度が99質量%以上と高く、同時焼成でメタライズを形成した場合、メタライズの接合強度が低いため、接合強度の高いメタライズを得るには、Moを主成分とし、Mn、Ti等の活性金属で構成される導体成分を焼結後に焼き付ける必要があり、工程が増え、コストが高くなるという問題があった。
そこで、焼結助剤を4質量%以上加えたアルミナ質成形体に導体層を形成し、これを焼成することにより、焼成とメタライズとを同時に行い、低コストでアルミナ基板を実現することが特許文献3に提案されている。
また、3点曲げ強度が400MPaを越えるアルミナ質焼結体を備えた配線基板が特許文献4に記載されている。
特開2001−196485号公報 特開2000−7425号公報 特開2000−277662号公報 特開2001−97767号公報
しかしながら、特許文献3に記載のアルミナ質焼結体は、同時焼成によってメタライズが可能となったが、焼結助剤が4質量%以上含まれるため、強度が400MPa以下と低く、気密封止のために蓋体とセラミックパッケージとを接合すると、絶縁基板、メタライズ層、ロウ材、蓋体の熱膨張率の差により発生する熱応力によって絶縁基板が破壊するという問題があった。
従って、本発明は、メタライズとの同時焼成が可能で、気密封止しても破壊しにくいセラミックパッケージを提供することを目的とする。
本発明は、焼結助剤を4質量%以上加えても、昇温速度及び冷却速度を制御して焼成することによって、メタライズとの同時焼成が可能で、3点曲げ強度が500MPa以上のアルミナ質絶縁基板を得ることができるという知見に基づくもので、これをパッケージとして使用することにより、気密封止のために蓋体を接合しても破壊しにくい小型・薄型用のセラミックパッケージを低コストで実現できる。
特に、焼結助剤であるMn粉末及びSiO粉末の種類や粒度を制御するとともに、焼成時の昇温速度や降温速度を制御することで、緻密性とMn、Mg成分の分散性を改善することができるという知見に基づくものである。
すなわち、本発明のセラミックパッケージは、絶縁基板と、該絶縁基板の内部及び表面の少なくとも一方に設けられた導体層とを具備するセラミックパッケージにおいて、前記絶縁基板が4質量%以上の焼結助剤を含み、Mnを酸化物(Mn)換算で2〜8質量%、Siを酸化物換算で1〜6質量%の割合で含むとともに、Alを主結晶相とし、MnAl結晶を含む、3点曲げ強度が500MPa以上のアルミナ質焼結体(ただし、MnSiO結晶を含むものを除く)からなることを特徴とする。
また、本発明のセラミックパッケージは、前記絶縁基板が、電気素子を表面に実装するための基板底部及び該基板底部の外周に一体的に設けられた基板堤部を具備するとともに、前記基板堤部の幅が0.1〜0.3mm、前記基板底部の厚みが0.1〜0.3mm、パッケージ全体の高さが0.3〜0.6mmであることが望ましい。このような寸法に設定することにより、絶縁基板の熱応力破壊をより効果的に防止するとともに、パッケージの容積をより小さくすることができる。
本発明によれば、本発明によれば、4質量%以上の焼結助剤を含み、Mnを酸化物(Mn)換算で2〜8質量%、Siを酸化物換算で1〜6質量%の割合で含むとともに、Alを主結晶相とし、MnAl結晶を含むアルミナ質焼結体(ただし、MnSiO結晶を含むものを除く)からなる絶縁基板を用いることにより、高強度のセラミックパッケージを同時焼成にて安価に得ることができる。
本発明のセラミックパッケージを、図を用いて説明する。図1は、本発明のセラミックパッケージの一例を示すもので、図1(a)はセラミックパッケージの概略断面図であり、図1(b)は内部に振動子等の電子部品や半導体素子等の電気素子を搭載し、蓋体によって蓋をしたセラミックパッケージの概略断面図である。
セラミックパッケージは、アルミナ質焼結体からなり、例えば、基板底部1aと基板堤部1bとからなる絶縁基板1と、基板底部1aに設けられた導体層2と、基板堤部1bの上に形成されたリング状のメタライズ層3とを具備する。
絶縁基板1は、基板底部1aと基板堤部1bとからなり、基板底部1aの外周に基板堤部1bが一体的に設けられてなるものである。また、導体層2は、基板底部1aの表面に設けられた表面導体層2aと、外部との電気接続のために裏面に設けられた裏面導体層2bと、表面導体層2a及び裏面導体層2bを接続するために基板底部1aの内部に形成された内部導体層2cとからなっている。
本発明のセラミックパッケージは、例えば、電子部品や半導体素子を内部に載置し、蓋をして密封して用いるものであり、例えば、図1(b)に示すように、絶縁基板1の基板底部1aに設けられた導体層2と接続された電子部品4及び半導体素子6とが設けられている。
電子部品4は、導電性接着剤5を用いて導体層2と電気的接続を行っている。電子部品4としては、水晶発振子、誘電体、抵抗体、フィルタ及びコンデンサのうち少なくとも1種を用いることができる。また、半導体素子6は、ワイヤボンディング7により導体層2と接続されている。
金属製蓋体10は、電子部品4及び半導体素子6を保護するため、セラミックパッケージに接合し、気密に封止される。さらに、金属製蓋体10は、基板堤部1bの上面に被着形成されたメタライズ層3の表面にメッキ層8を形成し、共晶Ag−Cuロウ材9を用いて、シーム溶接等の方法により接合される。
本発明のセラミックパッケージは、絶縁基板1が、4質量%以上の焼結助剤を含み、Mnを酸化物(Mn)換算で2〜8質量%、Siを酸化物換算で1〜6質量%の割合で含むとともに、Alを主結晶相とし、MnAl結晶を含むアルミナ質焼結体(ただし、MnSiO結晶を含むものを除く)からなり、このような組成を有するアルミ質焼結体のうち3点曲げ強度が500MPa以上のアルミ質焼結体であることが重要である。3点曲げ強度が500MPaよりも低くなると金属製蓋体10の封止時や2次実装の時に熱応力が加わって破壊する、または、ハンドリング時や使用時の衝撃等により破壊するためである。このような熱応力や衝撃力に強く、より高い信頼性を示すため、3点曲げ強度は、特に550MPa以上、更には600MPa以上であることが好ましい。
また、上記アルミナ質焼結体の焼上げ3点曲げ強度が500MPa以上、特に550MPa以上であることが好ましい。アルミナ質焼結体を表面研磨せずにパッケージとして使用しても、気密封止時の蓋体接合での破壊を防止でき、コスト及び信頼性を改善することができる。なお、本発明において単に3点曲げ強度と言うのは表面研磨を行った試料の3点曲げ強度を言い、焼上げ3点曲げ強度と言うのは焼成後に研磨を行わない状態で測定した強度を意味するものである。
なお、本発明における強度とは、3点曲げ強度を意味するものであり、厚み3mm、幅4mm、長さ40mmの試料を用いて、JIS R1601に基づいて室温にて測定した値である。
また、絶縁基板1は、アルミナを主成分とし、焼結助剤が4質量%以上含まれることも重要である。4質量%以上、特に6質量%以上、更には8質量%以上の焼結助剤を含有することにより、メタライズと同時焼成を可能とすることができる。
主成分のアルミナは、アルミナを90質量%以上、特に90〜96質量%、更には93〜96質量%の割合で含有することが好ましい。これにより、絶縁基板1の3点曲げ強度を500MPa以上とすることが容易となる。
第2の成分として、Mnを酸化物(Mn)換算で2〜8質量%の割合で含むことが重要である。これは、Mn成分は焼結助剤として作用するものであり、このMn量が2質量%よりも少ないと、1350〜1500℃での緻密化が達成されず、また8質量%よりも多いと、MnAlが多く析出される結果、緻密化が阻害され強度低下を招くためである。従って、焼結性を高めるため、Mn量は、特に3〜8質量%、更には3〜6質量%が好ましい。
また、第3の成分として、SiをSiO換算で1〜6質量%の割合で含有することが重要である。SiO量が1質量%より少ないと、焼結性に寄与する液相が生成されず緻密化されず、また、6質量%より多いと、MnAlが結晶化されにくくなるとともに非晶質相が多くなり、曲げ強度が低下する。緻密化及び結晶化の点で、SiO量は、特に2〜5質量%、更には3〜5質量%が好ましい。
また、所望により、第4の成分として、Mg、Ca、Sr、Baのうち少なくとも1種を配線導体との同時焼結性を高める上で酸化物換算で3質量%以下の割合で含んでもよい。特に、強度の安定性をさらに改善するために、Mgを酸化物換算で0.1〜3質量%の割合で含むことが好ましい。さらに、所望により、第5の成分として、W、Mo等の金属を焼結体を黒色化するための成分として2質量%以下の割合で含んでもよい。なお、本願発明において焼結助剤とは上記第2〜5成分を意味する。
上記アルミナ結晶粒子の粒界には少なくとも前記第2、第3成分が存在するが、これらの成分のうち第2成分であるMnは、MnAlとして存在することが重要である。焼結助剤として添加したMnがMnAlとして析出することによって、焼結体の曲げ強度を高めることができる。
本発明によれば、図1(a)に示した基板堤部1bの幅dを0.1〜0.3mmに、基板底部1aの厚みDを0.1〜0.3mmに、またパッケージの高さtを0.3〜0.6mmにすることが好ましい。このような寸法に設定することにより、絶縁基板1であるアルミナ質焼結体の強度を考慮し、金属製蓋体10の封止時の熱応力に対する破壊をより効果的に防止でき、また、パッケージの容積をより小さくすることができる。特に、パッケージの高さtを0.6mm以下とすることにより、電子部品及び/又は半導体素子を実装した超小型・超薄型セラミックパッケージとしてICカード等に応用することができる。
絶縁基板1を構成するアルミナ質焼結体に対するメタライズ層3の接着強度が49N以上、特に68N以上、更には98N以上であることが好ましい。このように接着強度を49N以上にすることにより、金属端子との接続信頼性、封止後の熱サイクルによる熱応力に対する信頼性を高め、絶縁基板1とリング状に形成されたメタライズ層3との間で剥離することを防止し、セラミックパッケージの気密性を十分に保つことができる。
接着強度の測定は、アルミナ質焼結体の表面に2mm×25mmの導体層を形成し、無電解Niメッキを施した後、銀ロウを用いて金具を接合し、金具を引き剥がす際の引き剥がし荷重を測定した。得られた荷重の値を接着強度と定義した。
絶縁基板1の熱伝導率は、封止時の熱を系外に放出するとともに、絶縁基板1内での温度差を小さくすることができるため、封止時の破壊をより効果的に防止する点で14W/(m・K)以上、特に15W/(m・K)以上、更には特に20W/(m・K)以上、より好適には25W/(m・K)以上であることが好ましい。
絶縁基板1のヤング率は、熱応力を変形によって吸収し、破壊をより効果的に防止する傾向がある点で、330MPa以下、特に320GPa以下であることが好ましい。
アルミナ質焼結体は、その気孔率が5%以下、最大気孔径が12μm以下であることが好ましい。これにより、セラミックパッケージの破壊源を減少させ、より破壊しにくいパッケージを得ることができる。
導電層2は、蓋体10の封止あるいは各種金属端子との接続を可能とし、絶縁基板1との強固な接着力を有するメタライズを形成するため、WまたはMoのうち少なくとも1種を主成分とし、アルミナを10質量%以下、特に8質量%以下含むことが好ましい。
金属製蓋体10は、熱膨張がアルミナに近く、封止時に発生する熱応力が小さくなり、封止時に絶縁基板1がより破壊しにくくなるため、Fe−Ni−Co合金であることが好ましい。
以上のような構成を採用することにより、ICカード等に振動子や半導体素子等の電気素子を破壊することなく内蔵可能な小型又は薄型のセラミックパッケージを実現できる。
次に、本発明のセラミックパッケージを製造する方法について具体的に説明する。
まず、原料粉末として、平均粒子径が0.5〜2.5μm、特に1.0〜2.0μmのアルミナ粉末を準備する。これは、平均粒子径は0.5μm以上とすることにより、シート成形性を確保でき、粉末のコスト上昇を防ぐことができる。また、2.5μm以下とすることで、1500℃以下の焼成での緻密化を促進し、焼結を容易にすることができる。
また、第2の成分として純度99%以上、平均粒子径0.5〜5μmのMn粉末、第3の成分として純度99%以上、平均粒子径0.5〜3μmのSiO粉末を準備する。なお、MnおよびSiは、上記の酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩等として添加してもよい。
これらの成分は、アルミナ粉末に対して、Mn粉末を2〜8質量%、特に3〜8質量%、更には3〜6質量%、SiO粉末を1〜6質量%、特に2〜5質量%、更には3〜5質量%の割合で添加することが、焼結性を高め、緻密化を促進するために好ましい。
Mn粉末の平均粒径は、1.3μm以下であることが好ましい。これにより、分散性を高め、或いは焼結性を向上することによって、焼上げ強度を改善することができる。
なお、所望により、第4の成分として、Mg、Ca、Sr、Baのうち少なくとも1種を酸化物換算で3質量%以下、特にMgを酸化物換算で0.1〜3質量%含むことが好ましく、第5の成分として、W、Mo等の遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で2質量%以下の割合で添加しても良い。
さらに、強度、破壊靱性を向上させる周知の手法であるZr、Hf等を適宜添加しても良い。
上記の混合粉末に対して適宜有機バインダを添加した後、これをプレス法、ドクターブレード法、圧延法、射出法等の周知の成形方法によって、絶縁基板を形成するためのグリーンシートを作製する。例えば、上記混合粉末に有機バインダや溶媒を添加してスラリーを調製した後、ドクターブレード法によってグリーンシートを形成する。或いはまた、混合粉末に有機バインダを加え、プレス成形、圧延成形等により所定の厚みのグリーンシートを作製できる。
そして、所望により、グリーンシートに対して、マイクロドリル、レーザー等により直径50〜250μmのビアホールを形成することができる。
このようにして作製したグリーンシートに対して、導体ペーストをスクリーン印刷、グラビア印刷等の方法により各グリーンシート上に配線パターン状、あるいはリング状に印刷塗布するとともに、所望により、上記の導体ペーストをビアホール内に充填する。
導体ペーストは、導体成分としてWまたはMoのうち少なくとも1種を用い、これにアルミナ粉末を10質量%以下、特に8質量%以下の割合で添加したものが好ましい。これは、導体層2の導通抵抗を低く維持したままアルミナ焼結体と導体層2の密着性を高め、メッキ欠け等の不良の発生を防止することができる。なお、密着性向上のため、アルミナ粉末の代わりに、絶縁基板を形成する酸化物セラミック成分と同一の組成物粉末を加えても良く、さらにNi等の酸化物を0.05〜2質量%の割合で添加することも可能である。
その後、導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着した後、この積層体を、少なくとも1000℃から焼成最高温度まで150℃/h以上の昇温速度で加熱し、1350〜1500℃の非酸化性雰囲気中で焼成し、焼成終了から1000℃までの冷却速度を250℃/h以下とする条件で焼成することが重要である。
昇温速度が、1000℃から焼成最高温度までの間において、150℃/hより小さい場合、昇温時の低温液相領域での液相生成が不均一になり、アルミナの粒成長に偏りが生じるため曲げ強度が低下する。特に、強度をより高めるため、昇温速度を180℃/h以上、更には200℃/h以上とすることが好ましい。
また、1350〜1500℃で焼成することも重要で、1350℃よりも低くなると緻密化が不充分で曲げ強度が500MPaに達せず、また、1500℃よりも高くなると、WまたはMo自体の焼結が進み、アルミナとの接着強度が弱くなる。焼成温度は、機械的及び電気的信頼性を高めるため、特に1350〜1450℃であることが好ましい。
焼成終了直後の保持温度から1000℃までの冷却速度は、250℃/h以下であることも重要である。250℃/hを越えると、MnAlが結晶化されにくく、非晶質として残存するため、曲げ強度が低下する。冷却速度は、強度を高める点で、特に200℃/h以下が好ましい。
また、焼成雰囲気は、金属が酸化されないように、非酸化性雰囲気であることが重要である。具体的には、窒素、又は窒素と水素との混合ガスを用いることが望ましい。有機バインダの脱脂をする上では、水素及び窒素を含み、露点+30℃以下、特に25℃以下の非酸化性雰囲気であることが望ましい。なお、雰囲気中には、所望により、アルゴン等の不活性ガスを混入してもよい。
そして、メタライズ層3及び導体層2には、Ni、Co、Cr、AuおよびCuのうち少なくとも1種から成るメッキ層が形成されている。
このような方法で製造したセラミックパッケージは、メタライズとの同時焼成が可能で、3点曲げ強度が500MPa以上の小型セラミックパッケージとして好適に用いることができる。
なお、最終的には、絶縁基板1内部に電子部品4及び/又は半導体素子6を実装し、導体層2との電気的に接続し、且つリング状に形成されたメタライズ層3の表面にメッキ層8を被覆し、ロウ材9によって金属製蓋体10をシーム溶接で接合することにより、電子部品4及び/又は半導体素子6が気密に封止された半導体装置を得ることができる。
実施例1
純度99%以上、平均粒子径1.8μmのアルミナ粉末に対して、純度99%以上、平均粒子径4.5μmのMn粉末、純度99%以上、平均粒子径1.0μmのSiO粉末、純度99.9%以上、平均粒子径1.2μmのW粉末、純度99.9%以上、平均粒子径1.2μmのMo粉末、純度99.9%以上、平均粒子径0.7μmのMgCO粉末、純度99%以上、平均粒子径1.3μmのCaCO粉末、純度99%以上、平均粒子径1.0μmのSrCO粉末、B粉末、Cr粉末及びCo粉末、純度99%以上、平均粒子径1.2μmのTiO粉末及びZrO粉末を準備した。
これらの原料粉末を表1に示す割合で混合した後、成形用有機樹脂(バインダ)としてアクリル系バインダと、トルエンを溶媒として混合してスラリーを調製し、しかる後に、ドクターブレード法にて厚さ150μmのグリーンシートを作製した。
得られたグリーンシートを所定厚みに積層し、露点+25℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、表2に示した昇温速度で1000℃から焼成最高温度まで昇温し、それを焼成温度として露点+25℃の窒素水素混合雰囲気にて1時間焼成した後、1000℃までを表1に示した冷却速度で冷却した。
得られた焼結体の主結晶相は焼結体を粉砕し、X線回折により同定した。また、嵩密度はアルキメデス法によって測定し、理論密度との比率から気孔率を算出した。また、気孔径は、鏡面研磨した焼結体表面を画像解析装置(ニレコ製LUZEX−FS)を用いて気孔の最大径、平均径を測定した。なお、倍率を100倍、測定面積を9×104μmとして10箇所測定し、最大径及び平均径をそれぞれ平均した。さらに、強度は厚み3mm、幅4mm、長さ40mmの梁状試料を作成し、JIS R1601に基づいて室温にて測定した。
一方、平均粒子径1.2μmのW粉末、平均粒子径1.2μmのMo粉末、平均粒子径1.8μmのアルミナ粉末、平均粒子径1.0μmのNiO粉末、及び所望により平均粒子径0.8μmの銅粉末を、表1に示す組成に調製した後、アクリル系バインダとアセトンを溶媒として混合し、導体ペーストを調製した。
そして、上記と同様にして作製したグリーンシートに対して、打抜き加工を施し、直径が100μmのビアホールを形成し、このビアホール内に、上記の導体ペーストをスクリーン印刷法によって、充填するとともに、配線パターン状及びリング状に印刷塗布した。なお、リング状メタライズを形成したグリーンシートは、電子部品収納する部位を打抜き加工によって除去した。
このようにして作製したグリーンシートを位置合わせして積層圧着して積層体を作製した。その後、この積層成形体を露点+25℃の窒素水素混合雰囲気にて脱脂を行なった後、露点+25℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、表1に示した昇温速度で1000℃から焼成最高温度まで昇温し、焼成最高温度にて露点+25℃の窒素水素混合雰囲気にて1時間焼成した後、1000℃までを表2に示した速度で冷却した。
次に、絶縁基板表面の導体層及びメタライズ層の表面に無電解Niメッキを施し、さらにその表面に0.2μmのAuメッキを施した。メタライズ層に対して、共晶Ag−Cuロウ材を用いてFe−Co−Ni合金からなる厚み0.2mmの金属製蓋体をシーム溶接によって接合し、気密に封止した。
得られた試料は、40倍の顕微鏡にてメタライズの剥れ及び絶縁基板のクラックを確認し、それぞれの結果についてメタライズ剥れもクラックもない場合を○、それ以外を×として外観評価観察の評価をした。
また、アルキメデス法により気孔率を測定し、熱伝導率はJIS R1611に基づくレーザーフラッシュ法により、ヤング率はJIS R1602に基づく超音波パルス法によって測定した。
さらに、メタライズ剥れ、クラックのない試料について、−65℃にて5分、150℃にて5分保持を1サイクルとして100サイクルまでの熱サイクル試験を行い、気密封止性をHeリーク法によって評価した。Heリーク法は、0.41MPaのHe加圧雰囲気中に2時間保持した後、取り出し、真空雰囲気中で検出されるHeガス量を測定し、1×10−10MPa・cm/sec以下のものを○とし、5×10−9MPa・cm/secを超えるものを×として評価し、その結果を表1に示した。
また、絶縁基板に対するメタライズ層の接着強度は、2mm×25mmの導体配線を形成し、無電解Niメッキを施した後、銀ロウを用いて金具を接合し、金具を引き剥がす際の引き剥がし荷重を測定した。結果を表1、2に示した。
Figure 0004413223
Figure 0004413223
実施例1の本発明のセラミックパッケージの製造方法によって作製された、本発明の試料No.3〜6、9〜12、15、17及び20〜36は、焼結体の粒界の主結晶相がMnAlであり、絶縁基板に含まれる焼結助剤が4.5質量%以上、絶縁基板の強度が510MPa以上であり、外観の異常は観察されず、Heリーク試験でも異常は見られなかった。
一方、焼結助剤が4質量%より少ない本発明の範囲外の試料No.1は、焼結体の粒界の主結晶相がMnAlであるものの、Heリーク試験ではリークが観察された。これは、メタライズ強度が29Nと低いため、接合部に剥がれが生じ、リークが生じたものと考えられる。
また、強度が430MPa以下と低い本発明の範囲外の試料No.2、13及び19は、焼結体の粒界にMnAlが観察されず、外観観察でクラックが観察された。
さらに、強度が480MPa以下と低い本発明の範囲外の試料No.7及び8は、外観観察でクラックが観察された。
さらに、また、焼成時の昇温速度が50℃/hと低いため強度が470MPaと低い試料No.14は、外観観察でクラックが観察された。
また、焼成温度が1300℃と低いため強度が460MPaと低い本発明の範囲外の試料No.16は、リークが観察され、焼成温度が1600℃と高いため液相が流出し、強度が490MPaと低い本発明の範囲外の試料No.18は、外観観察でクラックとメタライズの剥がれとが見られた。
実施例2
純度99%以上、平均粒子径1.5μmのアルミナ粉末に対して、純度99%以上、平均粒子径0.6〜0.8μmのMn粉末、純度99%以上、平均粒子径0.98μmの溶融SiO粉末、純度99%以上、平均粒子径7.7μmのMgCO粉末を表3の組成となるように混合した。
これらの原料粉末から、実施例1と同様にして焼結体を作製した。なお、焼成時には、1000℃から焼成最高温度まで180℃/hで昇温し、焼成後には、1000℃までを180℃/hで冷却した。
なお、導体ペーストは、純度99%以上、平均粒子径0.7μmのMoO粉末95質量%、平均粒子径1.5μmのアルミナ粉末を4.6質量%、平均粒子径3.3のMn粉末及び平均粒子径1.0μmのSiO粉末がそれぞれ0.2質量%からなる組成で、参考例と同様の方法で作製した。
得られたセラミックパッケージは、参考例と同様にして評価した。結果を表3に示した。
Figure 0004413223
本発明の試料No.37〜4は、いずれも焼上げ強度が500MPa以上であり、封止状態も良好であった。
本発明のセラミックパッケージの一例を示すもので、(a)はセラミックパッケージの概略断面図、(b)は内部に電気素子を実装し、蓋体を接合した状態のセラミックパッケージの概略断面図である。
符号の説明
1・・・絶縁基板
1a・・・基板底部
1b・・・基板堤部
2・・・導体層
2a・・・表面導体層
2b・・・裏面導体層
2c・・・内部導体層
3・・・メタライズ層
4・・・電子部品
5・・・導電性接着剤
6・・・半導体素子
7・・・ワイヤボンディング
8・・・メッキ層
9・・・ロウ材
10・・・金属製蓋体
d・・・基板堤部の幅
D・・・基板底部の厚み
t・・・パッケージ高さ

Claims (2)

  1. 絶縁基板と、該絶縁基板の内部及び表面の少なくとも一方に設けられた導体層とを具備するセラミックパッケージにおいて、前記絶縁基板が4質量%以上の焼結助剤を含み、Mnを酸化物(Mn)換算で2〜8質量%、Siを酸化物換算で1〜6質量%の割合で含むとともに、Alを主結晶相とし、MnAl結晶を含む、3点曲げ強度が500MPa以上のアルミナ質焼結体(ただし、MnSiO結晶を含むものを除く)からなることを特徴とするセラミックパッケージ。
  2. 前記絶縁基板が、電気素子を表面に実装するための基板底部及び該基板底部の外周に一体的に設けられた基板堤部を具備するとともに、前記基板堤部の幅が0.1〜0.3mm、前記基板底部の厚みが0.1〜0.3mm、パッケージ全体の高さが0.3〜0.6mmであることを特徴とする請求項1に記載のセラミックパッケージ。
JP2006348407A 2002-02-14 2006-12-25 セラミックパッケージ Expired - Fee Related JP4413223B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006348407A JP4413223B2 (ja) 2002-02-14 2006-12-25 セラミックパッケージ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002037181 2002-02-14
JP2006348407A JP4413223B2 (ja) 2002-02-14 2006-12-25 セラミックパッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002328647A Division JP3911470B2 (ja) 2002-02-14 2002-11-12 セラミックパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007096349A JP2007096349A (ja) 2007-04-12
JP4413223B2 true JP4413223B2 (ja) 2010-02-10

Family

ID=37981573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348407A Expired - Fee Related JP4413223B2 (ja) 2002-02-14 2006-12-25 セラミックパッケージ

Country Status (1)

Country Link
JP (1) JP4413223B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016098767A1 (ja) * 2014-12-16 2016-06-23 日本碍子株式会社 セラミック素地及びその製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6298009B2 (ja) * 2015-06-05 2018-03-20 日本特殊陶業株式会社 セラミック基板及びセラミックパッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016098767A1 (ja) * 2014-12-16 2016-06-23 日本碍子株式会社 セラミック素地及びその製造方法
JPWO2016098767A1 (ja) * 2014-12-16 2017-09-28 日本碍子株式会社 セラミック素地及びその製造方法

Also Published As

Publication number Publication date
JP2007096349A (ja) 2007-04-12

Similar Documents

Publication Publication Date Title
JP2010037165A (ja) 陽極接合可能な磁器及び前記磁器用組成物
JP5784153B2 (ja) アルミナ質セラミックスおよびそれを用いたセラミック配線基板ならびにセラミックパッケージ
JP4012861B2 (ja) セラミックパッケージ
JP3911470B2 (ja) セラミックパッケージ及びその製造方法
JP4959079B2 (ja) 半導体素子収納用パッケージ
JP4413223B2 (ja) セラミックパッケージ
JP2004119735A (ja) 連結基板及びその製造方法並びにセラミックパッケージ
JP2005216932A (ja) 配線基板及びその製造方法並びに電気部品
JP4413224B2 (ja) セラミックパッケージ
JP4220869B2 (ja) セラミックパッケージの製造方法
JP2003163425A (ja) 配線基板
JPWO2014148457A1 (ja) セラミックパッケージ及び電子部品
JP3199588B2 (ja) 配線基板
JP6298009B2 (ja) セラミック基板及びセラミックパッケージ
JP2004228533A (ja) セラミックパッケージ
JP2005216930A (ja) 電気部品
JP2007294795A (ja) 配線基板
JP2005101467A (ja) セラミックパッケージ
JP3739582B2 (ja) 半導体素子収納用パッケージ
JP4044832B2 (ja) 電子部品収納用容器用蓋部材およびそれを用いた電子部品収納用容器
JP4969486B2 (ja) 電子部品収納用パッケージ
JP2004152906A (ja) 絶縁基板及びセラミックパッケージ
JP2750232B2 (ja) 電子部品収納用パッケージ
JP2004134703A (ja) 端子付き回路基板
JP3878898B2 (ja) 高周波用配線基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090910

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4413223

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees