JP4413224B2 - セラミックパッケージ - Google Patents

セラミックパッケージ Download PDF

Info

Publication number
JP4413224B2
JP4413224B2 JP2006348408A JP2006348408A JP4413224B2 JP 4413224 B2 JP4413224 B2 JP 4413224B2 JP 2006348408 A JP2006348408 A JP 2006348408A JP 2006348408 A JP2006348408 A JP 2006348408A JP 4413224 B2 JP4413224 B2 JP 4413224B2
Authority
JP
Japan
Prior art keywords
mass
ceramic package
alumina
powder
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006348408A
Other languages
English (en)
Other versions
JP2007150328A (ja
Inventor
美奈子 泉
晃久 牧野
智英 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006348408A priority Critical patent/JP4413224B2/ja
Publication of JP2007150328A publication Critical patent/JP2007150328A/ja
Application granted granted Critical
Publication of JP4413224B2 publication Critical patent/JP4413224B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Compositions Of Oxide Ceramics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、内部に振動子や半導体素子等の電気素子が搭載され、蓋体等の蓋によって気密に封止するセラミックパッケージ、特に、高さが０．６ｍｍ以下の超小型・超薄型のセラミックパッケージに関する。
近年、半導体素子の高集積化、電子部品の小型化に伴い、各種電子機器の小型化、高機能化が図られている。これに伴い、電気素子を搭載するセラミックパッケージの小型化が要求され、例えば、外形サイズ縦３ｍｍ、横２ｍｍ、高さ０．８ｍｍ程度まで小型化したセラミックパッケージが特許文献１に開示されている。
ところが、最近、例えば高さ０．６ｍｍ以下のＩＣカードに代表される超小型・超薄型製品に適応できるように、パッケージもさらに一層の小型化が求められている。このような超小型・超薄型セラミックパッケージでは絶縁基板の基板堤部の幅や基板底部の厚みが小さくなるため、蓋体の接合によってこれらの部位が破損しないようにセラミックパッケージには高い強度が必要になる。
この問題を解決するため、純度９９％以上の高純度アルミナを用いることによって、厚さ０．２５〜０．３５ｍｍの形状で５５ｋｇｆ／ｍｍ２以上の高強度のアルミナ基板を実現することが特許文献２で提案されている。
しかし、この高純度・高強度アルミナ基板は、アルミナ純度が９９質量％以上と高く、同時焼成でメタライズを形成した場合、メタライズの接合強度が低いため、接合強度の高いメタライズを得るには、Ｍｏを主成分とし、Ｍｎ、Ｔｉ等の活性金属で構成される導体成分を焼結後に焼き付ける必要があり、工程が増え、コストが高くなるという問題があった。
そこで、焼結助剤を４質量％以上加えたアルミナ質成形体に導体層を形成し、これを焼成することにより、焼成とメタライズとを同時に行い、低コストでアルミナ基板を実現することが特許文献３に提案されている。
また、３点曲げ強度が４００ＭＰａを越えるアルミナ質焼結体を備えた配線基板が特許文献４に記載されている。
特開２００１−１９６４８５号公報 特開２０００−７４２５号公報 特開２０００−２７７６６２号公報 特開２００１−９７７６７号公報
しかしながら、特許文献３に記載のアルミナ質焼結体は、同時焼成によってメタライズが可能となったが、焼結助剤が４質量％以上含まれるため、強度が４００ＭＰａ以下と低く、気密封止のために蓋体とセラミックパッケージとを接合すると、絶縁基板、メタライズ層、ロウ材、蓋体の熱膨張率の差により発生する熱応力によって絶縁基板が破壊するという問題があった。
従って、本発明は、メタライズとの同時焼成が可能で、気密封止しても破壊しにくいセラミックパッケージを提供することを目的とする。
本発明は、焼結助剤を４質量％以上加えても、昇温速度及び冷却速度を制御して焼成することによって、メタライズとの同時焼成が可能で、強度が５００ＭＰａ以上のアルミナ質絶縁基板を得ることができるという知見に基づくもので、これをパッケージとして使用することにより、気密封止のために蓋体を接合しても破壊しにくい小型・薄型用のセラミックパッケージを低コストで実現できる。
特に、焼結助剤であるＭｎ２Ｏ３粉末及びＳｉＯ２粉末の種類や粒度を制御し、特にＳｉＯ２粉末として溶融ＳｉＯ２粉末を用いることで、緻密性とＭｎ、Ｍｇ成分の分散性を改善し、焼上げ磁器強度を５００ＭＰａ以上に向上することができるという知見に基づくものである。
すなわち、本発明のセラミックパッケージは、絶縁基板と、該絶縁基板の内部または表面のうち少なくとも一方に設けられた導体層とを具備するセラミックパッケージにおいて、前記絶縁基板が４質量％以上の焼結助剤を含み、Ｍｎを酸化物（Ｍｎ２Ｏ３）換算で２〜８質量％、Ｓｉを酸化物換算（ＳｉＯ２）で１〜６質量％の割合で含むとともに、Ａｌ２Ｏ３を主結晶相とし、ＭｎＡｌ２Ｏ４結晶を含むアルミナ質焼結体（ただし、Ｍｎ２ＳｉＯ４結晶を含むものを除く）からなることを特徴とする。そして、このセラミックパッケージは、原料粉末として溶融ＳｉＯ２を用いて作製されたものである。
また、本発明のセラミックパッケージは、前記アルミナ質焼結体の焼上げ３点曲げ強度が５００ＭＰａ以上であることが望ましい。これを表面研磨せずにパッケージとして使用しても、例えば、気密封止時の蓋体接合での破壊を防止でき、コスト及び信頼性を改善することができる。
また、本発明のセラミックパッケージは、前記アルミナ質焼結体が、Ｍｇを酸化物換算で０．１〜３質量％の割合で含むことが望ましい。これにより、強度の安定性をさらに改善できる。
また、本発明のセラミックパッケージは、前記アルミナ質焼結体に含まれる気孔率が５％以下、最大気孔径が１２μｍ以下であることが望ましい。これにより、セラミックパッケージの破壊源を減少させ、より破壊しにくいパッケージを得ることができる。
また、本発明のセラミックパッケージは、前記導体層がＷまたはＭｏのうち少なくとも一種を主成分とし、アルミナを１０質量％以下の割合で含むことが望ましい。これによりアルミナと同時焼成可能であり、かつメタライズ強度をより高くすることができる。
また、本発明のセラミックパッケージは、前記絶縁基板が電気素子を表面に実装するための基板底部及び該基板底部の外周に一体的に設けられた基板堤部を具備するとともに、該基板堤部の幅が０．１〜０．３ｍｍ、前記基板底部の厚みが０．１〜０．３ｍｍ、パッケージ全体の高さが０．３〜０．６ｍｍであることが望ましい。このような寸法に設定することにより、絶縁基板の熱応力破壊をより効果的に防止するとともに、パッケージの容積をより小さくすることができる。
本発明によれば、４質量％以上の焼結助剤を含み、Ｍｎを酸化物（Ｍｎ２Ｏ３）換算で２〜８質量％、Ｓｉを酸化物換算で１〜６質量％の割合で含むとともに、Ａｌ２Ｏ３を主結晶相とし、ＭｎＡｌ２Ｏ４結晶を含むアルミナ質焼結体（ただし、Ｍｎ２ＳｉＯ４結晶を含むものを除く）からなる絶縁基板を用いることにより、高強度のセラミックパッケージを同時焼成にて安価に得ることができる。
本発明のセラミックパッケージを、図を用いて説明する。図１は、本発明のセラミックパッケージの一例を示すもので、図１（ａ）はセラミックパッケージの概略断面図であり、図１（ｂ）は内部に振動子等の電子部品や半導体素子等の電気素子を搭載し、蓋体によって蓋をしたセラミックパッケージの概略断面図である。
セラミックパッケージは、アルミナ質焼結体からなり、例えば、基板底部１ａと基板堤部１ｂとからなる絶縁基板１と、基板底部１ａに設けられた導体層２と、基板堤部１ｂの上に形成されたリング状のメタライズ層３とを具備する。
絶縁基板１は、基板底部１ａと基板堤部１ｂとからなり、基板底部１ａの外周に基板堤部１ｂが一体的に設けられてなるものである。また、導体層２は、基板底部１ａの表面に設けられた表面導体層２ａと、外部との電気接続のために裏面に設けられた裏面導体層２ｂと、表面導体層２ａ及び裏面導体層２ｂを接続するために基板底部１ａの内部に形成された内部導体層２ｃとからなっている。
本発明のセラミックパッケージは、例えば、電子部品や半導体素子を内部に載置し、蓋をして密封して用いるものであり、例えば、図１（ｂ）に示すように、絶縁基板１の基板底部１ａに設けられた導体層２と接続された電子部品４及び半導体素子６とが設けられている。
電子部品４は、導電性接着剤５を用いて導体層２と電気的接続を行っている。電子部品４としては、水晶発振子、誘電体、抵抗体、フィルタ及びコンデンサのうち少なくとも１種を用いることができる。また、半導体素子６は、ワイヤボンディング７により導体層２と接続されている。
金属製蓋体１０は、電子部品４及び半導体素子６を保護するため、セラミックパッケージに接合し、気密に封止される。さらに、金属製蓋体１０は、基板堤部１ｂの上面に被着形成されたメタライズ層３の表面にメッキ層８を形成し、共晶Ａｇ−Ｃｕロウ材９を用いて、シーム溶接等の方法により接合される。
本発明のセラミックパッケージは、絶縁基板１を構成するアルミナ質焼結体の３点曲げ強度が５００ＭＰａ以上である。３点曲げ強度が５００ＭＰａよりも低くなると金属製蓋体１０の封止時や２次実装の時に熱応力が加わって破壊する、または、ハンドリング時や使用時の衝撃等により破壊するためである。このような熱応力や衝撃力に強く、より高い信頼性を示すため、３点曲げ強度は、特に５５０ＭＰａ以上、更には６００ＭＰａ以上であることが好ましい。
また、上記アルミナ質焼結体の焼上げ３点曲げ強度が５００ＭＰａ以上、特に５５０ＭＰａ以上であることが好ましい。アルミナ質焼結体を表面研磨せずにパッケージとして使用しても、気密封止時の蓋体接合での破壊を防止でき、コスト及び信頼性を改善することができる。なお、本発明において単に３点曲げ強度と言うのは表面研磨を行った試料の３点曲げ強度を言い、焼上げ３点曲げ強度と言うのは焼成後に研磨を行わない状態で測定した強度を意味するものである。
なお、本発明における強度とは、３点曲げ強度を意味するものであり、厚み３ｍｍ、幅４ｍｍ、長さ４０ｍｍの試料を用いて、ＪＩＳ Ｒ１６０１に基づいて室温にて測定した値である。
また、絶縁基板１は、アルミナを主成分とし、焼結助剤が４質量％以上含まれることも重要である。４質量％以上、特に６質量％以上、更には８質量％以上の焼結助剤を含有することにより、メタライズと同時焼成を可能とすることができる。
主成分のアルミナは、アルミナを９０質量％以上、特に９０〜９６質量％、更には９３〜９６質量％の割合で含有することが好ましい。これにより、絶縁基板１の３点曲げ強度を５００ＭＰａ以上とすることが容易となる。
第２の成分として、Ｍｎを酸化物（Ｍｎ２Ｏ３）換算で２〜８質量％の割合で含むことが重要である。これは、Ｍｎ成分は焼結助剤として作用するものであり、このＭｎ２Ｏ３量が２質量％よりも少ないと、１３５０〜１５００℃での緻密化が達成されず、また８質量％よりも多いと、ＭｎＡｌ２Ｏ４が多く析出される結果、緻密化が阻害され強度低下を招くためである。従って、焼結性を高めるため、Ｍｎ２Ｏ３量は、特に３〜８質量％、更には３〜６質量％が好ましい。
また、第３の成分として、ＳｉをＳｉＯ２換算で１〜６質量％の割合で含有することが重要である。ＳｉＯ２量が１質量％より少ないと、焼結性に寄与する液相が生成されず緻密化されず、また、６質量％より多いと、ＭｎＡｌ２Ｏ４が結晶化されにくくなるとともに非晶質相が多くなり、曲げ強度が低下する。緻密化及び結晶化の点で、ＳｉＯ２量は、特に２〜５質量％、更には３〜５質量％が好ましい。
また、所望により、第４の成分として、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのうち少なくとも１種を配線導体との同時焼結性を高める上で酸化物換算で３質量％以下の割合で含んでもよい。特に、強度の安定性をさらに改善するために、Ｍｇを酸化物換算で０．１〜３質量％の割合で含むことが好ましい。さらに、所望により、第５の成分として、Ｗ、Ｍｏ等の金属を焼結体を黒色化するための成分として２質量％以下の割合で含んでもよい。なお、本願発明において焼結助剤とは上記第２〜５成分を意味する。
上記アルミナ結晶粒子の粒界には少なくとも前記第２、第３成分が存在するが、これらの成分の内第２成分であるＭｎは、ＭｎＡｌ２Ｏ４として存在することが重要である。焼結助剤として添加したＭｎ２Ｏ３がＭｎＡｌ２Ｏ４として析出することによって、焼結体の曲げ強度を高めることができる。
本発明によれば、図１（ａ）に示した基板堤部１ｂの幅ｄを０．１〜０．３ｍｍに、基板底部１ａの厚みＤを０．１〜０．３ｍｍに、またパッケージの高さｔを０．３〜０．６ｍｍにすることが好ましい。このような寸法に設定することにより、絶縁基板１であるアルミナ質焼結体の強度を考慮し、金属製蓋体１０の封止時の熱応力に対する破壊をより効果的に防止でき、また、パッケージの容積をより小さくすることができる。特に、パッケージの高さｔを０．６ｍｍ以下とすることにより、電子部品及び／又は半導体素子を実装した超小型・超薄型セラミックパッケージとしてＩＣカード等に応用することができる。
絶縁基板１を構成するアルミナ質焼結体に対するメタライズ層３の接着強度が４９Ｎ以上、特に６８Ｎ以上、更には９８Ｎ以上であることが好ましい。このように接着強度を４９Ｎ以上にすることにより、金属端子との接続信頼性、封止後の熱サイクルによる熱応力に対する信頼性を高め、絶縁基板１とリング状に形成されたメタライズ層３との間で剥離することを防止し、セラミックパッケージの気密性を十分に保つことができる。
接着強度の測定は、アルミナ質焼結体の表面に２ｍｍ×２５ｍｍの導体層を形成し、無電解Ｎｉメッキを施した後、銀ロウを用いて金具を接合し、金具を引き剥がす際の引き剥がし荷重を測定した。得られた荷重の値を接着強度と定義した。
絶縁基板１の熱伝導率は、封止時の熱を系外に放出するとともに、絶縁基板１内での温度差を小さくすることができるため、封止時の破壊をより効果的に防止する点で１４Ｗ／（ｍ・Ｋ）以上、特に１５Ｗ／（ｍ・Ｋ）以上、更には特に２０Ｗ／（ｍ・Ｋ）以上、より好適には２５Ｗ／（ｍ・Ｋ）以上であることが好ましい。
絶縁基板１のヤング率は、熱応力を変形によって吸収し、破壊をより効果的に防止する傾向がある点で、３３０ＧＰａ以下、特に３２０ＧＰａ以下であることが好ましい。
アルミナ質焼結体は、その気孔率が５％以下、最大気孔径が１２μｍ以下であることが好ましい。これにより、セラミックパッケージの破壊源を減少させ、より破壊しにくいパッケージを得ることができる。
導電層２は、蓋体１０の封止あるいは各種金属端子との接続を可能とし、絶縁基板１との強固な接着力を有するメタライズを形成するため、ＷまたはＭｏのうち少なくとも１種を主成分とし、アルミナを１０質量％以下、特に８質量％以下含むことが好ましい。
金属製蓋体１０は、熱膨張がアルミナに近く、封止時に発生する熱応力が小さくなり、封止時に絶縁基板１がより破壊しにくくなるため、Ｆｅ−Ｎｉ−Ｃｏ合金であることが好ましい。
以上のような構成を採用することにより、ＩＣカード等に振動子や半導体素子等の電気素子を破壊することなく内蔵可能な小型又は薄型のセラミックパッケージを実現できる。
次に、本発明のセラミックパッケージを製造する方法について具体的に説明する。
まず、原料粉末として、平均粒子径が０．５〜２．５μｍ、特に１．０〜２．０μｍのアルミナ粉末を準備する。これは、平均粒子径は０．５μｍ以上とすることにより、シート成形性を確保でき、粉末のコスト上昇を防ぐことができる。また、２．５μｍ以下とすることで、１５００℃以下の焼成での緻密化を促進し、焼結を容易にすることができる。
また、第２の成分として純度９９％以上、平均粒子径０．５〜５μｍのＭｎ２Ｏ３粉末、第３の成分として純度９９％以上、平均粒子径０．５〜３μｍの溶融ＳｉＯ２粉末を準備する。なお、Ｍｎは、上記の酸化物粉末以外に、焼成によって酸化物を形成し得る炭酸塩、硝酸塩、酢酸塩等として添加してもよい。
これらの成分は、アルミナ粉末に対して、Ｍｎ２Ｏ３粉末を２〜８質量％、特に３〜８質量％、更には３〜６質量％、溶融ＳｉＯ２粉末を１〜６質量％、特に２〜５質量％、更には３〜５質量％の割合で添加することが、焼結性を高め、緻密化を促進するために好ましい。
Ｍｎ２Ｏ３粉末の平均粒径は、１．３μｍ以下であることが好ましい。これにより、分散性を高め、或いは焼結性を向上することによって、焼上げ強度を改善することができる。
なお、所望により、第４の成分として、Ｍｇ、Ｃａ、Ｓｒ、Ｂａのうち少なくとも１種を酸化物換算で３質量％以下、特にＭｇを酸化物換算で０．１〜３質量％含むことが好ましく、第５の成分として、Ｗ、Ｍｏ等の遷移金属の金属粉末や酸化物粉末を着色成分として金属換算で２質量％以下の割合で添加しても良い。
さらに、強度、破壊靱性を向上させる周知の手法であるＺｒ、Ｈｆ等を適宜添加しても良い。
上記の混合粉末に対して適宜有機バインダを添加した後、これをプレス法、ドクターブレード法、圧延法、射出法等の周知の成形方法によって、絶縁基板を形成するためのグリーンシートを作製する。例えば、上記混合粉末に有機バインダや溶媒を添加してスラリーを調製した後、ドクターブレード法によってグリーンシートを形成する。或いはまた、混合粉末に有機バインダを加え、プレス成形、圧延成形等により所定の厚みのグリーンシートを作製できる。
そして、所望により、グリーンシートに対して、マイクロドリル、レーザー等により直径５０〜２５０μｍのビアホールを形成することができる。
このようにして作製したグリーンシートに対して、導体ペーストをスクリーン印刷、グラビア印刷等の方法により各グリーンシート上に配線パターン状、あるいはリング状に印刷塗布するとともに、所望により、上記の導体ペーストをビアホール内に充填する。
導体ペーストは、導体成分としてＷまたはＭｏのうち少なくとも１種を用い、これにアルミナ粉末を１０質量％以下、特に８質量％以下の割合で添加したものが好ましい。これは、導体層２の導通抵抗を低く維持したままアルミナ焼結体と導体層２の密着性を高め、メッキ欠け等の不良の発生を防止することができる。なお、密着性向上のため、アルミナ粉末の代わりに、絶縁基板を形成する酸化物セラミック成分と同一の組成物粉末を加えても良く、さらにＮｉ等の酸化物を０．０５〜２質量％の割合で添加することも可能である。
その後、導体ペーストを印刷塗布したグリーンシートを位置合わせして積層圧着した後、この積層体を、少なくとも１０００℃から焼成最高温度まで１５０℃／ｈ以上の昇温速度で加熱し、１３５０〜１５００℃の非酸化性雰囲気中で焼成し、焼成終了から１０００℃までの冷却速度を２５０℃／ｈ以下とする条件で焼成することが重要である。
昇温速度が、１０００℃から焼成最高温度までの間において、１５０℃／ｈより小さい場合、昇温時の低温液相領域での液相生成が不均一になり、アルミナの粒成長に偏りが生じるため曲げ強度が低下する。特に、強度をより高めるため、昇温速度を１８０℃／ｈ以上、更には２００℃／ｈ以上とすることが好ましい。
また、１３５０〜１５００℃で焼成することも重要で、１３５０℃よりも低くなると緻密化が不充分で曲げ強度が５００ＭＰａに達せず、また、１５００℃よりも高くなると、ＷまたはＭｏ自体の焼結が進み、アルミナとの接着強度が弱くなる。焼成温度は、機械的及び電気的信頼性を高めるため、特に１３５０〜１４５０℃であることが好ましい。
焼成終了直後の保持温度から１０００℃までの冷却速度は、２５０℃／ｈ以下であることも重要である。２５０℃／ｈを越えると、ＭｎＡｌ２Ｏ４が結晶化されにくく、非晶質として残存するため、曲げ強度が低下する。冷却速度は、強度を高める点で、特に２００℃／ｈ以下が好ましい。
また、焼成雰囲気は、金属が酸化されないように、非酸化性雰囲気であることが重要である。具体的には、窒素、又は窒素と水素との混合ガスを用いることが望ましい。有機バインダの脱脂をする上では、水素及び窒素を含み、露点＋３０℃以下、特に２５℃以下の非酸化性雰囲気であることが望ましい。なお、雰囲気中には、所望により、アルゴン等の不活性ガスを混入してもよい。
そして、メタライズ層３及び導体層２には、Ｎｉ、Ｃｏ、Ｃｒ、ＡｕおよびＣｕのうち少なくとも１種から成るメッキ層が形成されている。
このような方法で製造したセラミックパッケージは、メタライズとの同時焼成が可能で、３点曲げ強度が５００ＭＰａ以上の小型セラミックパッケージとして好適に用いることができる。
なお、最終的には、絶縁基板１内部に電子部品４及び／又は半導体素子６を実装し、導体層２との電気的に接続し、且つリング状に形成されたメタライズ層３の表面にメッキ層８を被覆し、ロウ材９によって金属製蓋体１０をシーム溶接で接合することにより、電子部品４及び／又は半導体素子６が気密に封止された半導体装置を得ることができる。
参考例
純度９９％以上、平均粒子径１．８μｍのアルミナ粉末に対して、純度９９％以上、平均粒子径４．５μｍのＭｎ２Ｏ３粉末、純度９９％以上、平均粒子径１．０μｍのＳｉＯ２粉末、純度９９．９％以上、平均粒子径１．２μｍのＷ粉末、純度９９．９％以上、平均粒子径１．２μｍのＭｏ粉末、純度９９．９％以上、平均粒子径０．７μｍのＭｇＣＯ３粉末、純度９９％以上、平均粒子径１．３μｍのＣａＣＯ３粉末、純度９９％以上、平均粒子径１．０μｍのＳｒＣＯ３粉末、Ｂ２Ｏ３粉末、Ｃｒ２Ｏ３粉末及びＣｏ３Ｏ４粉末、純度９９％以上、平均粒子径１．２μｍのＴｉＯ２粉末及びＺｒＯ２粉末を準備した。
これらの原料粉末を表１に示す割合で混合した後、成形用有機樹脂（バインダ）としてアクリル系バインダと、トルエンを溶媒として混合してスラリーを調製し、しかる後に、ドクターブレード法にて厚さ１５０μｍのグリーンシートを作製した。
得られたグリーンシートを所定厚みに積層し、露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、表２に示した昇温速度で１０００℃から焼成最高温度まで昇温し、それを焼成温度として露点＋２５℃の窒素水素混合雰囲気にて１時間焼成した後、１０００℃までを表１に示した冷却速度で冷却した。
得られた焼結体の主結晶相は焼結体を粉砕し、Ｘ線回折により同定した。また、嵩密度はアルキメデス法によって測定し、理論密度との比率から気孔率を算出した。また、気孔径は、鏡面研磨した焼結体表面を画像解析装置（ニレコ製ＬＵＺＥＸ−ＦＳ）を用いて気孔の最大径、平均径を測定した。なお、倍率を１００倍、測定面積を９×１０４μｍ２として１０箇所測定し、最大径及び平均径をそれぞれ平均した。さらに、強度は厚み３ｍｍ、幅４ｍｍ、長さ４０ｍｍの梁状試料を作成し、ＪＩＳ Ｒ１６０１に基づいて室温にて測定した。
一方、平均粒子径１．２μｍのＷ粉末、平均粒子径１．２μｍのＭｏ粉末、平均粒子径１．８μｍのアルミナ粉末、平均粒子径１．０μｍのＮｉＯ粉末、及び所望により平均粒子径０．８μｍの銅粉末を、表１に示す組成に調製した後、アクリル系バインダとアセトンを溶媒として混合し、導体ペーストを調製した。
そして、上記と同様にして作製したグリーンシートに対して、打抜き加工を施し、直径が１００μｍのビアホールを形成し、このビアホール内に、上記の導体ペーストをスクリーン印刷法によって、充填するとともに、配線パターン状及びリング状に印刷塗布した。なお、リング状メタライズを形成したグリーンシートは、電子部品収納する部位を打抜き加工によって除去した。
このようにして作製したグリーンシートを位置合わせして積層圧着して積層体を作製した。その後、この積層成形体を露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、露点＋２５℃の窒素水素混合雰囲気にて脱脂を行なった後、引き続き、表１に示した昇温速度で１０００℃から焼成最高温度まで昇温し、焼成最高温度にて露点＋２５℃の窒素水素混合雰囲気にて１時間焼成した後、１０００℃までを表２に示した速度で冷却した。
次に、絶縁基板表面の導体層及びメタライズ層の表面に無電解Ｎｉメッキを施し、さらにその表面に０．２μｍのＡｕメッキを施した。メタライズ層に対して、共晶Ａｇ−Ｃｕロウ材を用いてＦｅ−Ｃｏ−Ｎｉ合金からなる厚み０．２ｍｍの金属製蓋体をシーム溶接によって接合し、気密に封止した。
得られた試料は、４０倍の顕微鏡にてメタライズの剥れ及び絶縁基板のクラックを確認し、それぞれの結果についてメタライズ剥れもクラックもない場合を○、それ以外を×として外観評価観察の評価をした。
また、アルキメデス法により気孔率を測定し、熱伝導率はＪＩＳ Ｒ１６１１に基づくレーザーフラッシュ法により、ヤング率はＪＩＳ Ｒ１６０２に基づく超音波パルス法によって測定した。
さらに、メタライズ剥れ、クラックのない試料について、−６５℃にて５分、１５０℃にて５分保持を１サイクルとして１００サイクルまでの熱サイクル試験を行い、気密封止性をＨｅリーク法によって評価した。Ｈｅリーク法は、０．４１ＭＰａのＨｅ加圧雰囲気中に２時間保持した後、取り出し、真空雰囲気中で検出されるＨｅガス量を測定し、１×１０−１０ＭＰａ・ｃｍ３／ｓｅｃ以下のものを○とし、５×１０−９ＭＰａ・ｃｍ３／ｓｅｃを超えるものを×として評価し、その結果を表１に示した。
また、絶縁基板に対するメタライズ層の接着強度は、２ｍｍ×２５ｍｍの導体配線を形成し、無電解Ｎｉメッキを施した後、銀ロウを用いて金具を接合し、金具を引き剥がす際の引き剥がし荷重を測定した。結果を表１、２に示した。
Figure 0004413224
Figure 0004413224
参考例の試料Ｎｏ．３〜６、９〜１２、１５、１７及び２０〜３６は、焼結体の粒界の主結晶相がＭｎＡｌ２Ｏ４であり、絶縁基板に含まれる焼結助剤が４．５質量％以上、絶縁基板の強度が５１０ＭＰａ以上であり、外観の異常は観察されず、Ｈｅリーク試験でも異常は見られなかった。
一方、焼結助剤が４質量％より少ない本発明の範囲外の試料Ｎｏ．１は、焼結体の粒界の主結晶相がＭｎＡｌ２Ｏ４であるものの、Ｈｅリーク試験ではリークが観察された。これは、メタライズ強度が２９Ｎと低いため、接合部に剥がれが生じ、リークが生じたものと考えられる。
また、強度が４３０ＭＰａ以下と低い本発明の範囲外の試料Ｎｏ．２、１３及び１９は、焼結体の粒界にＭｎＡｌ２Ｏ４が観察されず、外観観察でクラックが観察された。
さらに、強度が４８０ＭＰａ以下と低い本発明の範囲外の試料Ｎｏ．７及び８は、外観観察でクラックが観察された。
さらにまた、焼成時の昇温速度が５０℃／ｈと低いため強度が４７０ＭＰａと低い試料Ｎｏ．１４は、外観観察でクラックが観察された。
また、焼成温度が１３００℃と低いため強度が４６０ＭＰａと低い本発明の範囲外の試料Ｎｏ．１６は、リークが観察され、焼成温度が１６００℃と高いため液相が流出し、強度が４９０ＭＰａと低い本発明の範囲外の試料Ｎｏ．１８は、外観観察でクラックとメタライズの剥がれとが見られた。
実施例
純度９９％以上、平均粒子径１．５μｍのアルミナ粉末に対して、純度９９％以上、平均粒子径０．６〜０．８μｍのＭｎ２Ｏ３粉末、純度９９％以上、平均粒子径０．９８μｍの溶融ＳｉＯ２粉末、純度９９％以上、平均粒子径７．７μｍのＭｇＣＯ３粉末を表３の組成となるように混合した。
これらの原料粉末から、参考例と同様にして焼結体を作製した。なお、焼成時には、１０００℃から焼成最高温度まで１８０℃／ｈで昇温し、焼成後には、１０００℃までを１８０℃／ｈで冷却した。
なお、導体ペーストは、純度９９％以上、平均粒子径０．７μｍのＭｏＯ３粉末９５質量％、平均粒子径１．５μｍのアルミナ粉末を４．６質量％、平均粒子径３．３のＭｎ２Ｏ３粉末及び平均粒子径１．０μｍのＳｉＯ２粉末がそれぞれ０．２質量％からなる組成で、参考例と同様の方法で作製した。
得られたセラミックパッケージは、参考例と同様にして評価した。結果を表３に示した。
Figure 0004413224
本発明の試料Ｎｏ．３７〜４６は、いずれも焼上げ強度が５３０ＭＰａ以上であり、封止状態も良好であった。
本発明のセラミックパッケージの一例を示すもので、（ａ）はセラミックパッケージの概略断面図、（ｂ）は内部に電気素子を実装し、蓋体を接合した状態のセラミックパッケージの概略断面図である。
符号の説明
１・・・絶縁基板
１ａ・・・基板底部
１ｂ・・・基板堤部
２・・・導体層
２ａ・・・表面導体層
２ｂ・・・裏面導体層
２ｃ・・・内部導体層
３・・・メタライズ層
４・・・電子部品
５・・・導電性接着剤
６・・・半導体素子
７・・・ワイヤボンディング
８・・・メッキ層
９・・・ロウ材
１０・・・金属製蓋体
ｄ・・・基板堤部の幅
Ｄ・・・基板底部の厚み
ｔ・・・パッケージ高さ

Claims (6)

  1. 絶縁基板と、該絶縁基板の内部または表面のうち少なくとも一方に設けられた導体層とを具備するセラミックパッケージにおいて、前記絶縁基板が４質量％以上の焼結助剤を含み、Ｍｎを酸化物（Ｍｎ２Ｏ３）換算で２〜８質量％、Ｓｉを酸化物換算で１〜６質量％の割合で含むとともに、Ａｌ２Ｏ３を主結晶相とし、ＭｎＡｌ２Ｏ４結晶を含むアルミナ質焼結体（ただし、Ｍｎ２ＳｉＯ４結晶を含むものを除く）からなることを特徴とするセラミックパッケージ。
  2. 前記アルミナ質焼結体が、Ｍｇを酸化物換算で０．１〜３質量％の割合で含むことを特徴とする請求項１に記載のセラミックパッケージ。
  3. 前記アルミナ質焼結体に含まれる気孔率が５％以下、最大気孔径が１２μｍ以下であることを特徴とする請求項１または２に記載のセラミックパッケージ。
  4. 前記アルミナ質焼結体の焼上げ３点曲げ強度が５００ＭＰａ以上であることを特徴とする請求項２または３に記載のセラミックパッケージ。
  5. 前記導体層がＷまたはＭｏのうち少なくとも１種を主成分とし、アルミナを１０質量％以下の割合で含むことを特徴とする請求項１乃至４のいずれかに記載のセラミックパッケージ。
  6. 前記絶縁基板が電気素子を表面に実装するための基板底部及び該基板底部の外周に一体的に設けられた基板堤部を具備するとともに、該基板堤部の幅が０．１〜０．３ｍｍ、前記基板底部の厚みが０．１〜０．３ｍｍ、パッケージ全体の高さが０．３〜０．６ｍｍであることを特徴とする請求項１乃至５のいずれかに記載のセラミックパッケージ。
JP2006348408A 2002-02-14 2006-12-25 セラミックパッケージ Expired - Fee Related JP4413224B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006348408A JP4413224B2 (ja) 2002-02-14 2006-12-25 セラミックパッケージ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002037181 2002-02-14
JP2006348408A JP4413224B2 (ja) 2002-02-14 2006-12-25 セラミックパッケージ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002328647A Division JP3911470B2 (ja) 2002-02-14 2002-11-12 セラミックパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007150328A JP2007150328A (ja) 2007-06-14
JP4413224B2 true JP4413224B2 (ja) 2010-02-10

Family

ID=38211258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348408A Expired - Fee Related JP4413224B2 (ja) 2002-02-14 2006-12-25 セラミックパッケージ

Country Status (1)

Country Link
JP (1) JP4413224B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6423283B2 (ja) * 2015-02-25 2018-11-14 京セラ株式会社 セラミック配線基板および電子部品実装パッケージ

Also Published As

Publication number Publication date
JP2007150328A (ja) 2007-06-14

Similar Documents

Publication Publication Date Title
JP2010037165A (ja) 陽極接合可能な磁器及び前記磁器用組成物
JP4012861B2 (ja) セラミックパッケージ
JP2009283510A (ja) セラミック配線基板及びその製造方法
JPWO2014002306A1 (ja) アルミナ質セラミックスおよびそれを用いたセラミック配線基板ならびにセラミックパッケージ
JP3911470B2 (ja) セラミックパッケージ及びその製造方法
JP4959079B2 (ja) 半導体素子収納用パッケージ
JP4413223B2 (ja) セラミックパッケージ
JP2005216932A (ja) 配線基板及びその製造方法並びに電気部品
JP2004119735A (ja) 連結基板及びその製造方法並びにセラミックパッケージ
JP4413224B2 (ja) セラミックパッケージ
JP4220869B2 (ja) セラミックパッケージの製造方法
JP6298009B2 (ja) セラミック基板及びセラミックパッケージ
JP2005216930A (ja) 電気部品
JP2007294795A (ja) 配線基板
JP2004228533A (ja) セラミックパッケージ
JP2005101467A (ja) セラミックパッケージ
JP4044832B2 (ja) 電子部品収納用容器用蓋部材およびそれを用いた電子部品収納用容器
JP3739582B2 (ja) 半導体素子収納用パッケージ
JP2004152906A (ja) 絶縁基板及びセラミックパッケージ
JP4969486B2 (ja) 電子部品収納用パッケージ
JP2750232B2 (ja) 電子部品収納用パッケージ
JP3878898B2 (ja) 高周波用配線基板及びその製造方法
JP2002016164A (ja) 半導体素子収納用パッケージ
JP4045050B2 (ja) 電子装置
JP2003068937A (ja) セラミック配線基板及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4413224

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121127

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131127

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees