JP2010109318A - スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 - Google Patents
スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP2010109318A JP2010109318A JP2009066037A JP2009066037A JP2010109318A JP 2010109318 A JP2010109318 A JP 2010109318A JP 2009066037 A JP2009066037 A JP 2009066037A JP 2009066037 A JP2009066037 A JP 2009066037A JP 2010109318 A JP2010109318 A JP 2010109318A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- stiffener
- printed wiring
- semiconductor package
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Abstract
【解決手段】スティフナー1とプリント配線板4を一体化する前に、事前に、スティフナー1に、スティフナー1とプリント配線板4との熱膨張率の差によって生じる反りと反対の方向に、反りを与えておく。また、放熱板と半導体パッケージを一体化する前に、事前に、放熱板に、半導体チップとプリント配線板との熱膨張率の差によって生じる反りと反対の方向に、反りを与えておく。
【選択図】図3
Description
実施例と同様のスティフナーとプリント配線板とを用意した。スティフナー1の平面度は、50μmとなるようにした。
2・・・はんだバンプ
3・・・接着層
4・・・プリント配線板
5・・・半導体チップ
6・・・放熱板
Claims (8)
- スティフナー付きプリント配線板の製造方法であって、
プリント配線板と一体化する前のスティフナーが反った形状をしており、
前記スティフナーの熱膨張係数が、前記プリント配線板の熱膨張係数より小さい場合には、前記スティフナーの反り方向が山になる面と前記プリント配線板とを貼り合わせ、
前記スティフナーの熱膨張係数が、前記プリント配線板の熱膨張係数より大きい場合には、前記スティフナーの反り方向が谷になる面と前記プリント配線板とを貼り合わせ、
さらに、貼り合わした前記スティフナーと前記プリント配線板を、加熱して一体化すること
を特徴とするスティフナー付きプリント配線板の製造方法。 - 前記プリント配線板と一体化する前の前記スティフナーの形状が、ドーム形状であることを特徴とする請求項1に記載のスティフナー付きプリント配線板の製造方法。
- 前記プリント配線板と一体化する前の前記スティフナーの形状が、中空な部分を有し、該中空部分を含む該スティフナーの仮想平面がドーム形状であることを特徴とする請求項1に記載のスティフナー付きプリント配線板の製造方法。
- 前記スティフナーと前記プリント配線板とを、熱硬化性接着材を介して貼り合わすことを特徴とする請求項1〜3のいずれか1項に記載のスティフナー付きプリント配線板の製造方法。
- 前記スティフナーの材質が、金属であることを特徴とする請求項1〜4のいずれか1項に記載のスティフナー付きプリント配線板の製造方法。
- 前記スティフナー付きプリント配線板が、半導体パッケージ用であることを特徴とする請求項1〜5のいずれか1項に記載のスティフナー付きプリント配線板の製造方法。
- 放熱板付き半導体パッケージの製造方法であって、
半導体パッケージと一体化する前の放熱板が反った形状をしており、
前記放熱板の反り方向が山になる面と前記半導体パッケージとを貼り合わせ、
さらに、貼り合わした前記放熱板と前記半導体パッケージを、加熱して一体化すること
を特徴とする放熱板付き半導体パッケージの製造方法。 - 前記半導体パッケージと一体化する前の前記放熱板の形状が、ドーム形状であることを特徴とする請求項7に記載の放熱板付き半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009066037A JP5120304B2 (ja) | 2008-09-30 | 2009-03-18 | スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008254152 | 2008-09-30 | ||
JP2008254152 | 2008-09-30 | ||
JP2009066037A JP5120304B2 (ja) | 2008-09-30 | 2009-03-18 | スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010109318A true JP2010109318A (ja) | 2010-05-13 |
JP5120304B2 JP5120304B2 (ja) | 2013-01-16 |
Family
ID=42298427
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009066037A Active JP5120304B2 (ja) | 2008-09-30 | 2009-03-18 | スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5120304B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010192545A (ja) * | 2009-02-16 | 2010-09-02 | Ngk Spark Plug Co Ltd | 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251485A (ja) * | 1998-03-06 | 1999-09-17 | Sony Corp | 半導体装置及びその製造方法 |
JP2003051568A (ja) * | 2001-08-08 | 2003-02-21 | Nec Corp | 半導体装置 |
JP2005302969A (ja) * | 2004-04-09 | 2005-10-27 | Ngk Spark Plug Co Ltd | 配線基板 |
-
2009
- 2009-03-18 JP JP2009066037A patent/JP5120304B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11251485A (ja) * | 1998-03-06 | 1999-09-17 | Sony Corp | 半導体装置及びその製造方法 |
JP2003051568A (ja) * | 2001-08-08 | 2003-02-21 | Nec Corp | 半導体装置 |
JP2005302969A (ja) * | 2004-04-09 | 2005-10-27 | Ngk Spark Plug Co Ltd | 配線基板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010192545A (ja) * | 2009-02-16 | 2010-09-02 | Ngk Spark Plug Co Ltd | 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板 |
Also Published As
Publication number | Publication date |
---|---|
JP5120304B2 (ja) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5116268B2 (ja) | 積層型半導体装置およびその製造方法 | |
US7138709B2 (en) | Microelectronic package array | |
JP5387685B2 (ja) | 半導体装置の製造方法 | |
JP4110189B2 (ja) | 半導体パッケージ | |
JP2006294850A (ja) | インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法 | |
JP2004288834A (ja) | 電子部品の実装方法、実装構造及びパッケージ基板 | |
JP2009117767A (ja) | 半導体装置の製造方法及びそれにより製造した半導体装置 | |
JP2009071251A (ja) | フリップチップbga基板 | |
JP2013239660A (ja) | 半導体装置及びその製造方法 | |
JP2007088476A (ja) | キャビティを備えた基板の製造方法 | |
US9859200B2 (en) | Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof | |
KR20070051165A (ko) | 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법 | |
JPH1140687A (ja) | 半導体装置 | |
JPH11265967A (ja) | Lsi実装基板の構造及びその製造方法 | |
US7804179B2 (en) | Plastic ball grid array ruggedization | |
JP5120304B2 (ja) | スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 | |
JP2017130521A (ja) | スティフナ付き半導体パッケージ基板、および半導体パッケージと、それらの製造方法 | |
JP2017224672A (ja) | 半導体パッケージ基板、半導体パッケージ、およびその製造方法 | |
JP2010205888A (ja) | 半導体装置 | |
JP5736714B2 (ja) | 半導体装置及びその製造方法 | |
JP2010103270A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007067129A (ja) | 半導体装置の実装構造 | |
JP2007188930A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4599891B2 (ja) | 半導体装置用基板並びに半導体装置 | |
JP2005302968A (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120903 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5120304 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |