JP2010109318A - スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 - Google Patents

スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 Download PDF

Info

Publication number
JP2010109318A
JP2010109318A JP2009066037A JP2009066037A JP2010109318A JP 2010109318 A JP2010109318 A JP 2010109318A JP 2009066037 A JP2009066037 A JP 2009066037A JP 2009066037 A JP2009066037 A JP 2009066037A JP 2010109318 A JP2010109318 A JP 2010109318A
Authority
JP
Japan
Prior art keywords
wiring board
stiffener
printed wiring
semiconductor package
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009066037A
Other languages
English (en)
Other versions
JP5120304B2 (ja
Inventor
Tomoaki Taniguchi
智昭 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2009066037A priority Critical patent/JP5120304B2/ja
Publication of JP2010109318A publication Critical patent/JP2010109318A/ja
Application granted granted Critical
Publication of JP5120304B2 publication Critical patent/JP5120304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors

Abstract

【課題】スティフナーとプリント配線板および放熱板と半導体パッケージを一体化した後の反りが、一体化する前よりも少なくなるようにしたスティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法を提供する。
【解決手段】スティフナー1とプリント配線板4を一体化する前に、事前に、スティフナー1に、スティフナー1とプリント配線板4との熱膨張率の差によって生じる反りと反対の方向に、反りを与えておく。また、放熱板と半導体パッケージを一体化する前に、事前に、放熱板に、半導体チップとプリント配線板との熱膨張率の差によって生じる反りと反対の方向に、反りを与えておく。
【選択図】図3

Description

本発明は、スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法に関する。
プリント配線板の適用分野の一つである半導体パッケージ用基板やメモリーモジュール用の基板などにおいては、その剛性の向上のために、スティフナーと呼ばれる材料をプリント配線板に貼り合わせて一体化したり、プリント配線板に半導体チップを搭載して成る半導体パッケージに放熱性の向上のために放熱板を貼り合せて用いる場合がある。
前記スティフナーは、材料として、銅合金や、アルミ合金などの金属材料を用いられることが多い。
また、前記スティフナーは、剛性の向上という点では、プリント配線板のなかでも、特に、いわゆるテープ系のプリント配線板において、ニーズが高い。
テープ系のプリント配線板の材料としては、ポリイミド系などが用いられることが多いが、厚さが薄いため、通常、プリント配線板用として用いられるガラスエポキシ基板などに比べて、柔軟性が高く、曲げやすいという特性をもつ。このため、フレキシブル基板とよばれることもある。
また、この半導体パッケージのマザーボードに対する実装方法に関連して、このテープ系のプリント配線板を用いた半導体パッケージ用基板は、T−BGA(Tape Ball Grid Array)用基板やT−LGA(Tape Land Grid Array)用基板などと呼ばれることもある。
なお、プリント配線板は、前記半導体パッケージ用基板や、マザーボード、モジュール基板などを総称する用語として用いられる。
半導体パッケージ用基板の重要な役割の一つは、半導体チップと半導体パッケージが実装されるマザーボードとの熱膨張率の相違の橋渡しを行い、システムとしての実装の接続信頼性向上を計ることである。このような役割から、半導体パッケージ用基板は、インターポーザもしくは、インターポーザ基板などと呼ばれることもある。
半導体チップが実装された半導体パッケージはマザーボードに実装され、実際に動作するが、近年、高速化対応の半導体パッケージの多ピン化が進むにつれ、大きな問題になってきたのが、半導体チップ駆動時の発熱問題であり、それに対応するために放熱板が採用されるようになっている。
スティフナーは、前記半導体チップ実装の接続信頼性向上のための役割を果たし、放熱板は放熱性の向上、および半導体パッケージの反りを矯正し、マザーボードへの実装性向上の役割を果たす。
前記接続不良の問題を解決するため、スティフナーを用いずに、たとえば、プリント配線板の四辺を折り曲げ、外部応力に対応する方法が提案されている(特許文献1)。しかしながら、この方法では、折り曲げ部から異物が発生したり、多層プリント配線板の場合、層間剥離が起きやすくなったりする問題がある。
このため、プリント配線板に剛性をもたすことで、反り量を低減させるために、スティフナーを貼り付け、一体化することがある。しかしながら、該プリント配線板の熱膨張率と該スティフナーの熱膨張率が、通常異なるため、スティフナーとプリント配線板を一体化する際の熱工程を経た後に反りが生じ、そのため、半導体チップ実装において、接続信頼性の点で、従来のスティフナーをプリント配線板と一体化した際に、その平坦性が、必ずしも十分なレベルではない状況となることがあった。
また、該プリント配線板の熱膨張率と該半導体チップの熱膨張率が、通常異なるため、半導体チップの実装の際に反りが生じ、そのため、マザーボードへの実装において、接続信頼性の点で、その平坦性が、必ずしも十分なレベルではない状況となることがあった。
特願平7−253629号公報
本発明は、以上の事情の下になされ、スティフナーとプリント配線板を一体化した後の反りが少なくなるようなスティフナー付きプリント配線板の製造方法、および放熱板と半導体パッケージを一体化した後の反りが少なくなるような放熱板付き半導体パッケージの製造方法を提供することを課題とする。
本発明は、係る課題を解決するものであり、上記課題を解決するための請求項1に記載の発明は、スティフナー付きプリント配線板の製造方法であって、プリント配線板と一体化する前のスティフナーが反った形状をしており、該スティフナーの熱膨張係数が、該プリント配線板の熱膨張係数より小さい場合には、該スティフナーの反り方向が山になる面と該プリント配線板とを貼りあわせ、該スティフナーの熱膨張係数が該プリント配線板の熱膨張係数より大きい場合には、該スティフナーの反り方向が谷になる面と該プリント配線板とを貼り合わせて、さらに加熱して一体化することを特徴とするスティフナー付きプリント配線板の製造方法である。
請求項2に記載の発明は、前記プリント配線板と一体化する前の前記スティフナーの形状が、ドーム形状であることを特徴とする請求項1に記載のスティフナー付きプリント配線板の製造方法である。
請求項3に記載の発明は、前記プリント配線板と一体化する前の前記スティフナーの形状が、中空な部分を有し、該中空部分を含む該スティフナーの仮想平面がドーム形状であることを特徴とする請求項1に記載のスティフナー付きプリント配線板の製造方法である。
請求項4に記載の発明は、前記スティフナーと前記プリント配線板とが、加熱によって接着性を発現する材料を介して貼り合わされていることを特徴とする請求項1〜3のいずれか1項に記載のスティフナー付きプリント配線板の製造方法である。
請求項5に記載の発明は、前記スティフナーの材質が、金属である事を特徴とする請求項1〜4のいずれか1項に記載のスティフナー付きプリント配線板の製造方法である。
請求項6に記載の発明は、前記スティフナー付きプリント配線板が、半導体パッケージ用であることを特徴とする請求項1〜5のいずれか1項に記載のスティフナー付きプリント配線板の製造方法である。
請求項7に記載の発明は、放熱板付き半導体パッケージの製造方法であって、半導体パッケージと一体化する前の放熱板が反った形状をしており、該放熱板の反り方向が山になる面と該半導体パッケージとを貼りあわせることを特徴とする放熱板付き半導体パッケージの製造方法である。
請求項8に記載の発明は、前記半導体パッケージと一体化する前の前記放熱板の形状が、ドーム形状であることを特徴とする請求項7に記載の放熱板付き半導体パッケージの製造方法である。
本発明によると、スティフナー付きプリント配線板の製造方法において、スティフナーとプリント配線板を一体化する前に、事前に、スティフナーに、スティフナーとプリント配線板との熱膨張率の差によって生じる反りと反対の方向に、反りを与えておくことによって、スティフナーとプリント配線板を一体化した後に、一体化の前よりも反りが少なくなるようなスティフナー付きプリント配線板の製造方法を提供することができる。
また、放熱板付き半導体パッケージの製造方法において、放熱板と半導体パッケージを一体化する前に、事前に、放熱板に、半導体パッケージの反りと反対の方向に、反りを与えておくことによって、放熱板と半導体パッケージを一体化した後に、一体化の前よりも反りが少なくなるような放熱板付き半導体パッケージの製造方法を提供することができる。
スティフナーを貼り付けたプリント配線板を上から見たモデル図である。 プリント配線板にフラットなスティフナーを貼り付けた際の反りの挙動を示す図である。(a)硬化のための加熱前のスティフナーとプリント配線板を貼り合わせた図である。(b)加熱して硬化後に常温に戻したときのスティフナーとプリント配線板を一体化した後の図である。 本実施例でのプリント配線板へのスティフナーの貼り付け図である。 放熱板を貼り付けた半導体パッケージの概念図である。 スティフナー付きプリント配線板に半導体チップを実装した際の反りの挙動を示す図である。(a)スティフナー付きプリント配線板に半導体チップを載せた図である。(b)リフローして実装後に常温に戻したときの図である。 本実施例における放熱板と半導体パッケージを貼り付ける前の図である。
以下に本発明によるスティフナー付きプリント配線板の製造方法を、その実施の一形態に基づいて説明するが、本発明はこれに限定されるわけではない。
図1はスティフナー1を貼り付けたプリント配線板を上から見た概念図である。スティフナー1はプリント配線板3の中央部のはんだバンプ2の配置されたエリアを表出させるように中心部に抜きのある枠状になっている。
プリント配線板として、絶縁層としてポリイミドを用い、配線層として銅を用いて、配線層を6層形成した多層のプリント配線板を用意した。該プリント配線板の総厚は220μmで、熱膨張係数が20ppmであった。また、サイズは40mm角である。
前記プリント配線板の表面は、ソルダーレジストにて覆い、該ソルダーレジストには、半導体チップ実装用のはんだバンプを形成する部分に開口部を設けた。ソルダーレジストの該開口部に、はんだ印刷法により、はんだバンプを形成した。このはんだバンプは、半導体のベアチップを実装するためのものである。
スティフナーは、厚さ700μmの銅材を用意し、両面に、電解ニッケルめっき処理にてニッケルをめっきして用いた。サイズは、40mm角で、中心部の開口部が26mm角である。
該スティフナーとプリント配線板を一体化するために、熱硬化性の接着剤を用いてスティフナーをプリント配線板に貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。
図2はプリント配線板にフラットなスティフナーを貼り付けた際の一体化後の反りの挙動を示す図である。
図2(a)はプリント配線板4と平面のスティフナー1を、常温にて接着剤3を介して貼り付けた直後の図であり、この加熱前の状態で反りはなかった。
図2(b)は接着剤3の加熱硬化後の模式図である。プリント配線板4の熱膨張係数は20ppmであり、スティフナー1の熱膨張係数17ppmより大きい。加熱後、常温にて平面度を測定したところ、最終的に平面度は−50μmとなった。
ここで、平面度は、スティフナーとプリント配線板とを一体化した状態で、プリント配線板を下側にして、平面に置き、測定した。プリント配線板側が山側になっている場合は、プリント配線板の4隅の角の頂点の高さをプラス(+)の平面度として示す。また、プリント配線板側が谷側になっている場合は、プリント配線板の中心、すなわち、4隅の角の対角線の交点での平面からの高さをマイナス(−)の平面度として示す。
測定方法としては、レーザー測長器を用いて、それぞれの場合で、被測定物であるスティフナー付きプリント配線板を平面におき、該スティフナー付きプリント配線板の測定部分に対応する平面の部分に穴を開けておき、下方向から、レーザーを照射して、距離を算出した。
前記のような、加熱後に反る結果を得た原因のメカニズムは次のように考えられる。昇温の際には、接着剤3は、流動性を有するため、スティフナー1とプリント配線板4との熱膨張率の差による各々の膨張の差を緩和させる。従って、ほぼ、最初に形成した平らな状態を保持したままであるが、ある時点で該接着剤3は硬化し、スティフナー1とプリント配線板4とが固定される。次に、降温される。この場合は、該スティフナー1の熱膨張率よりも、該プリント配線板4の熱膨張率が大きいため、該プリント配線板4の縮む割合が高く、該プリント配線板4の側が縮む方向に引っ張る力が働く。そのため、当初の反りが無い状態からプリント配線板側が縮む方向に反り、このような結果を得たものと考えられる。
以下に本発明の一実施例を説明するが、本発明はこれに限定されるわけではない。
プリント配線板として、絶縁層としてポリイミドを用い、配線層として銅を用いて、配線層を6層形成した多層のプリント配線板を用意した。該プリント配線板の総厚は220μmで、熱膨張係数が20ppmであった。
前記プリント配線板の表面は、ソルダーレジストにて覆い、該ソルダーレジストには、ベアチップ実装用のはんだバンプを形成する部分に開口部を設けた。ソルダーレジストの該開口部に、はんだ印刷法により、はんだバンプを形成した。このはんだバンプは、半導体のベアチップを実装するためのものである。
スティフナーは、厚さ700μmの銅材を用意し、両面に、電解ニッケルめっき処理にてニッケルをめっきして用いた。
該スティフナーを、平面度で50μm、ドーム状に反らせて本実施例の試料とした。
該スティフナーとプリント配線板を一体化するために、熱硬化性の接着剤を用いてスティフナーをプリント配線板に貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。
図3は本実施例におけるスティフナーとプリント配線板を貼り付け、一体化させた図である。プリント配線板4とスティフナー1とを接着剤3を介して貼り付けた図であり、スティフナー1の反り方向の山側を貼り付ける。接着剤3の硬化前はスティフナー1の反り量分だけプリント配線板4も反っている。硬化のための加熱を行い、さらに常温に戻した。
その結果、プリント配線板4とスティフナー1の熱膨張係数の差からプリント配線板4がより収縮し、最終的には反り量は小さくなった。昇温の際には、接着剤3は、流動性を有するため、ほぼ、最初に形成した反った状態を保持したままであるが、ある時点で該接着剤3は硬化し、スティフナー1とプリント配線板4とが固定される。次に、降温の場合は、該スティフナー1の熱膨張率よりも、該プリント配線板4の熱膨張率が大きいため、より縮む割合が高く、反りと反対の方向に引っ張る力が働く。そのため、当初の反りよりも、小さくなったものと考えられる。
この場合の平面度を測定したところ30μmであった。スティフナーの反り方向と熱膨張係数の差による反り方向を逆にすることで最終的な反りを、大幅に改善して、反り量を小さくすることができた。
<比較例>
実施例と同様のスティフナーとプリント配線板とを用意した。スティフナー1の平面度は、50μmとなるようにした。
実施例とは異なり、スティフナー1の反り方向の谷側とプリント配線板4を、接着剤3を介して貼り合せて一体化した。その後、実施例と同様に処理して平面度を測定したところ平面度は90μmであった。
これは、元々のスティフナーの反り方向と熱膨張係数の差による反り方向が同じであるため、反り量が増したと考えられる。
次に、以下に本発明による放熱板付き半導体パッケージの製造方法を、その実施の一形態に基づいて説明するが、本発明はこれに限定されるわけではない。
図4は半導体チップ5を実装したスティフナー付きプリント配線板に接着剤3を介して放熱板6を貼り付けた概念図である。
プリント配線板として、絶縁層としてポリイミドを用い、配線層として銅を用いて、配線層を6層形成した多層のプリント配線板を用意した。該プリント配線板の総厚は220μmで、熱膨張係数が20ppmであった。また、サイズは40mm角である。
前記プリント配線板の表面は、ソルダーレジストにて覆い、該ソルダーレジストには、半導体チップ実装用のはんだバンプを形成する部分に開口部を設けた。ソルダーレジストの該開口部に、はんだ印刷法により、はんだバンプを形成した。このはんだバンプは、半導体チップを実装するためのものである。
スティフナーは、厚さ700μmの銅材を用意し、両面に、電解ニッケルめっき処理にてニッケルをめっきして用いた。サイズは、40mm角で、中心部の開口部が26mm角である。
該スティフナーとプリント配線板を一体化するために、熱硬化性の接着剤を用いてスティフナーをプリント配線板に貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。
上記のようにスティフナー付きプリント配線板を製作し、はんだバンプ部にSiからなる半導体チップを実装した。該半導体チップのサイズは20mm角であり、熱膨張係数が4ppmであった。実装は、260℃30秒の条件ではんだバンプを溶かすことで行った。
該半導体チップを実装した該スティフナー付きプリント配線板上に熱硬化性の接着剤を用いて放熱板を貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。
図5はスティフナー付きプリント配線板に半導体チップを実装した際の一体化後の反りの挙動を示す図である。
図5(a)はスティフナー付きプリント配線板上に半導体チップ5を常温にて載せた直後の図であり、この加熱前の状態で反りはなかった。
図5(b)は半導体チップ5の実装リフロー後の模式図である。プリント配線板4の熱膨張係数は20ppmであり、半導体チップ5の熱膨張係数4ppmより大きい。リフロー後、常温にて平面度を測定したところ、最終的に平面度は−100μmとなった。
ここで、平面度は、半導体チップを実装した状態で、プリント配線板を下側にして、平面に置き、測定した。プリント配線板側が山側になっている場合は、プリント配線板の4隅の角の頂点の高さをプラス(+)の平面度として示す。また、プリント配線板側が谷側になっている場合は、プリント配線板の中心、すなわち、4隅の角の対角線の交点での平面からの高さをマイナス(−)の平面度として示す。
測定方法としては、レーザー測長器を用いて、それぞれの場合で、被測定物であるスティフナー付きプリント配線板を平面におき、該スティフナー付きプリント配線板の測定部分に対応する平面の部分に穴を開けておき、下方向から、レーザーを照射して、距離を算出した。
前記のような、リフロー後に反る結果を得た原因のメカニズムは次のように考えられる。昇温の際には、はんだバンプ2は、溶けていないか、または溶けていて流動性を有するため、半導体チップ5とプリント配線板4との熱膨張率の差による各々の膨張の差を緩和させる。従って、ほぼ、最初に形成した平らな状態を保持したままであるが、降温時、はんだの融点より温度が降下した時点ではんだバンプ2は固体化し、半導体チップ5とプリント配線板4とが固定される。さらに降温される。この場合は、該半導体チップ5の熱膨張率よりも、該プリント配線板4の熱膨張率が大きいため、該プリント配線板4の縮む割合が高く、該プリント配線板4の側が縮む方向に引っ張る力が働く。そのため、当初の反りが無い状態からプリント配線板側が縮む方向に反り、このような結果を得たものと考えられる。
以下に本発明の一実施例を説明するが、本発明はこれに限定されるわけではない。
プリント配線板として、絶縁層としてポリイミドを用い、配線層として銅を用いて、配線層を6層形成した多層のプリント配線板を用意した。該プリント配線板の総厚は220μmで、熱膨張係数が20ppmであった。
前記プリント配線板の表面は、ソルダーレジストにて覆い、該ソルダーレジストには、ベアチップ実装用のはんだバンプを形成する部分に開口部を設けた。ソルダーレジストの該開口部に、はんだ印刷法により、はんだバンプを形成した。このはんだバンプは、半導体チップを実装するためのものである。
スティフナーは、厚さ700μmの銅材を用意し、両面に、電解ニッケルめっき処理にてニッケルをめっきして用いた。
該スティフナーとプリント配線板を一体化するために、熱硬化性の接着剤を用いてスティフナーをプリント配線板に貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。
上記のようにスティフナー付きプリント配線板を製作し、はんだバンプ部にSiからなる半導体チップを実装した。該半導体チップのサイズは20mm角であり、熱膨張係数が4ppmであった。実装は、260℃30秒の条件ではんだバンプを溶かすことで行った。
該半導体チップを実装した該スティフナー付きプリント配線板上に熱硬化性の接着剤を用いて放熱板を貼り付けた。その後、接着剤の硬化のための加熱を150℃2時間の条件で行った。
図6は本実施例における放熱板と半導体パッケージを貼り付ける前の図である。半導体パッケージと放熱板6とを接着剤3を介して貼り付ける前の図であり、放熱板6の反り方向の山側を貼り付ける。
半導体チップ実装後の半導体パッケージは、半導体チップ実装方向に反っており、逆方向に反っている放熱板6を貼り付けることにより最終的には反り量は小さくなった。
この場合の平面度を測定したところ30μmであった。放熱板を貼り付ける前の半導体パッケージの反り量が100μmであったので、最終的な反りを、大幅に改善して、反り量を小さくすることができた。
1・・・スティフナー
2・・・はんだバンプ
3・・・接着層
4・・・プリント配線板
5・・・半導体チップ
6・・・放熱板

Claims (8)

  1. スティフナー付きプリント配線板の製造方法であって、
    プリント配線板と一体化する前のスティフナーが反った形状をしており、
    前記スティフナーの熱膨張係数が、前記プリント配線板の熱膨張係数より小さい場合には、前記スティフナーの反り方向が山になる面と前記プリント配線板とを貼り合わせ、
    前記スティフナーの熱膨張係数が、前記プリント配線板の熱膨張係数より大きい場合には、前記スティフナーの反り方向が谷になる面と前記プリント配線板とを貼り合わせ、
    さらに、貼り合わした前記スティフナーと前記プリント配線板を、加熱して一体化すること
    を特徴とするスティフナー付きプリント配線板の製造方法。
  2. 前記プリント配線板と一体化する前の前記スティフナーの形状が、ドーム形状であることを特徴とする請求項1に記載のスティフナー付きプリント配線板の製造方法。
  3. 前記プリント配線板と一体化する前の前記スティフナーの形状が、中空な部分を有し、該中空部分を含む該スティフナーの仮想平面がドーム形状であることを特徴とする請求項1に記載のスティフナー付きプリント配線板の製造方法。
  4. 前記スティフナーと前記プリント配線板とを、熱硬化性接着材を介して貼り合わすことを特徴とする請求項1〜3のいずれか1項に記載のスティフナー付きプリント配線板の製造方法。
  5. 前記スティフナーの材質が、金属であることを特徴とする請求項1〜4のいずれか1項に記載のスティフナー付きプリント配線板の製造方法。
  6. 前記スティフナー付きプリント配線板が、半導体パッケージ用であることを特徴とする請求項1〜5のいずれか1項に記載のスティフナー付きプリント配線板の製造方法。
  7. 放熱板付き半導体パッケージの製造方法であって、
    半導体パッケージと一体化する前の放熱板が反った形状をしており、
    前記放熱板の反り方向が山になる面と前記半導体パッケージとを貼り合わせ、
    さらに、貼り合わした前記放熱板と前記半導体パッケージを、加熱して一体化すること
    を特徴とする放熱板付き半導体パッケージの製造方法。
  8. 前記半導体パッケージと一体化する前の前記放熱板の形状が、ドーム形状であることを特徴とする請求項7に記載の放熱板付き半導体パッケージの製造方法。
JP2009066037A 2008-09-30 2009-03-18 スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法 Active JP5120304B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009066037A JP5120304B2 (ja) 2008-09-30 2009-03-18 スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008254152 2008-09-30
JP2008254152 2008-09-30
JP2009066037A JP5120304B2 (ja) 2008-09-30 2009-03-18 スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JP2010109318A true JP2010109318A (ja) 2010-05-13
JP5120304B2 JP5120304B2 (ja) 2013-01-16

Family

ID=42298427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009066037A Active JP5120304B2 (ja) 2008-09-30 2009-03-18 スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP5120304B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192545A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251485A (ja) * 1998-03-06 1999-09-17 Sony Corp 半導体装置及びその製造方法
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
JP2005302969A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11251485A (ja) * 1998-03-06 1999-09-17 Sony Corp 半導体装置及びその製造方法
JP2003051568A (ja) * 2001-08-08 2003-02-21 Nec Corp 半導体装置
JP2005302969A (ja) * 2004-04-09 2005-10-27 Ngk Spark Plug Co Ltd 配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192545A (ja) * 2009-02-16 2010-09-02 Ngk Spark Plug Co Ltd 補強材付き配線基板の製造方法、補強材付き配線基板用の配線基板

Also Published As

Publication number Publication date
JP5120304B2 (ja) 2013-01-16

Similar Documents

Publication Publication Date Title
JP5116268B2 (ja) 積層型半導体装置およびその製造方法
US7138709B2 (en) Microelectronic package array
JP5387685B2 (ja) 半導体装置の製造方法
JP4110189B2 (ja) 半導体パッケージ
JP2006294850A (ja) インターポーザおよびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP2004288834A (ja) 電子部品の実装方法、実装構造及びパッケージ基板
JP2009117767A (ja) 半導体装置の製造方法及びそれにより製造した半導体装置
JP2009071251A (ja) フリップチップbga基板
JP2013239660A (ja) 半導体装置及びその製造方法
JP2007088476A (ja) キャビティを備えた基板の製造方法
US9859200B2 (en) Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
KR20070051165A (ko) 프리 솔더 범프를 갖는 반도체 패키지와, 그를 이용한 적층패키지 및 그의 제조 방법
JPH1140687A (ja) 半導体装置
JPH11265967A (ja) Lsi実装基板の構造及びその製造方法
US7804179B2 (en) Plastic ball grid array ruggedization
JP5120304B2 (ja) スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法
JP2017130521A (ja) スティフナ付き半導体パッケージ基板、および半導体パッケージと、それらの製造方法
JP2017224672A (ja) 半導体パッケージ基板、半導体パッケージ、およびその製造方法
JP2010205888A (ja) 半導体装置
JP5736714B2 (ja) 半導体装置及びその製造方法
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP2007067129A (ja) 半導体装置の実装構造
JP2007188930A (ja) 半導体装置及び半導体装置の製造方法
JP4599891B2 (ja) 半導体装置用基板並びに半導体装置
JP2005302968A (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120220

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151102

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5120304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250