KR19990045606A - 전자 부품을 실장하는 유연성 인쇄 회로 기판 유닛 - Google Patents

전자 부품을 실장하는 유연성 인쇄 회로 기판 유닛 Download PDF

Info

Publication number
KR19990045606A
KR19990045606A KR1019980050974A KR19980050974A KR19990045606A KR 19990045606 A KR19990045606 A KR 19990045606A KR 1019980050974 A KR1019980050974 A KR 1019980050974A KR 19980050974 A KR19980050974 A KR 19980050974A KR 19990045606 A KR19990045606 A KR 19990045606A
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
flexible printed
semiconductor element
reinforcement plate
Prior art date
Application number
KR1019980050974A
Other languages
English (en)
Inventor
요시후미 모리야마
Original Assignee
가네꼬 히사시
닛본 덴기 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛본 덴기 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990045606A publication Critical patent/KR19990045606A/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Abstract

유연성 인쇄 회로 기판 유닛은 그 전면상에 실장되는 하나 이상의 전자 부품을 갖는 유연성 인쇄 회로 기판을 포함한다. 상기 전자 부품이 실장되는 영역에 대응하는 상기 유연성 인쇄 회로 기판의 이면 위치에 이면 보강판이 제공된다. 적어도 하나 이상의 상기 전자 부품을 피복하도록 상기 유연성 인쇄 회로 기판의 전면상에 상부 보강 구조가 제공된다.

Description

전자 부품을 실장하는 유연성 인쇄 회로 기판 유닛
본 발명은 반도체 소자등의 전자 부품이 유연성 인쇄 회로 기판상에 실장되는 유연성 인쇄 회로 기판 유닛에 관한 것이다.
상기 언급한 유형의 종래 인쇄 회로 기판 유닛은 도 1에 도시된 구조를 가지며 일본 툭허 공개 공보 No. 220736/1991에 개시되어 있다.
이 회로 기판 유닛(101)은 반도체 소자(106)가 실장되는 유연성 인쇄 회로 기판(102)의 이면에 보강판(109)이 배치된 구조를 갖는다. 보강판(109)은 특히 반도체 소자(106)가 실장되는 부분의 유연성 인쇄 회로 기판의 이면에 배치되어, 반도체 소자(106)가 실장되는 부분의 유연성 인쇄 회로 기판(102) 부분의 강성(rigidity)을 증가시키고, 따라서 반도체 소자(106)와 유연성 인쇄 회로 기판(102) 사이의 전기적 접속의 신뢰성을 향상시킨다. 반도체 소자(106)는 밀봉 수지(encapsulating resin;108)에 의해 밀봉된다.
또한 상기 일본 특허 공개 공보 No. 220736/1991에는 도 2에 도시된 것처럼, 반도체 소자(116)가 실장된 영역을 둘러싸는 보강 프레임(119)이 반도체 소자(116)가 실장되는 유연성 인쇄 회로 기판(112)의 전면에 배치된 회로 기판 유닛이 개시되어 있다. 도시된 예에서는, 보강 프레임(119)에 의해 둘러싸인 영역내에 밀봉 수지(118)를 흘려 보내 경화시킴으로써 유연성 인쇄 회로 기판(112)의 반도체 소자(116)가 실장되는 부분에 강성을 제공하고 동시에 반도체 소자(116)를 밀봉한다.
그러나, 때때로 상술한 종래 회로 기판 유닛에는 반도체 소자와 유연성 인쇄 회로 기판간의 전기적 접속의 신뢰성을 향상시키기에 충분한 보강 기능이 제공되지 않는다.
회로 기판 유닛의 조립 공정을 고려할 때, 유연성 인쇄 회로 기판의 보강 부재로서는 유리 에폭시 재료등의 유기 재료를 사용하는 것이 선호된다. 그러나, 유기 재료에는 강성이 불충분하다. 충분한 강성을 주기 위해 비교적 두꺼운 유기 재료를 사용한다면, 보강 부재가 설치되는 유연성 인쇄 회로 기판 부분과 보강 부재가 설치되지 않는 다른 부분간의 두께차가 커지게 된다. 이는 조립 공정에서의 유연성 인쇄 회로 기판의 처리를 곤란하게 한다. 따라서, 비교적 작은 두께 로 충분한 강성을 갖는 금속판을 보강 부재로 사용하는 것이 대안적으로 고려될 수 있다. 그러나 이 경우에는 금속판이 유기 재료보다 무겁기 때문에, 조립 공정에서 인쇄 회로 기판을 수송하는 것이 곤란하게 된다. 또한, 금속판은 열전도도가 높기 때문에 반도체 소자를 유연성 인쇄 회로 기판과 접속할 때의 온도 설정등의 조건 설정이 곤란하게 된다.
요약하면, 반도체 소자와 유연성 인쇄 회로 기판간의 전기적 접속을 안정하게 하기 위해서 유연성 인쇄 회로 기판의 강성을 높게 하려면, 조립 공정에 있어서 상술한 바와 같은 불이익이 생긴다.
따라서 본 발명의 목적은 반도체 소자가 실장되는 유연성 인쇄 회로 기판 부분의 강성을 충분히 확보하면서도 조립 공정에서의 취급이 용이한 유연성 인쇄 회로 기판 유닛을 제공하는 것이다.
본 발명에 따른 유연성 인쇄 회로 기판 유닛은 유연성 인쇄 회로 기판의 전면(front surface)에 실장되는 하나 이상의 전자 부품을 포함한다. 또한, 상기 전자 부품이 실장되는 영역의 상기 유연성 인쇄 회로 기판의 이면(reverse side)에 이면 보강판(reverse side reinforcing plate)이 제공되며, 상기 전자 부품중 적어도 하나를 덮는 방법으로 상부 보강 구조가 상기 유연성 인쇄 회로 기판상에 제공된다.
상기 구성을 갖는 본 발명에 따른 유연성 인쇄 회로 기판에서는, 이면 보강판이 전자 부품이 실장되는 유연성 인쇄 회로 기판의 영역에 강성을 제공한다. 게다가, 유연성 인쇄 회로 기판에 실장되는 전자 부품은 상부 보강 구조에 의해 덮이기 때문에, 전자 부품이 실장된 이후의 유연성 인쇄 회로 기판의 강성은 이면 보강판과 상부 보강 구조에 의해 제공되고, 전자 부품 자신은 상부 보강 구조에 의해 보호된다. 따라서, 전자 부품을 실장할 때의 유연성 인쇄 회로 기판의 강성만을 고려하면 되므로, 이면 보강판은 필요 이상의 큰 두께를 가질 필요가 없으며 금속을 사용할 필요도 없게 된다. 결과적으로, 전자 부품을 유연성 인쇄 회로 기판에 실장할 때의 유연성 인쇄 회로 기판의 취급과 전자 부품의 실장이 용이해진다.
본 발명의 실시예에 따르면, 유연성 인쇄 회로 기판은 유기 재료로 만들어진 필름형상의 기본 부재와, 상기 기본 부재상에 형성되어 전자 부품과 전기적으로 접속하는 도체층을 포함한다. 이 경우, 유연성 인쇄 회로 기판의 휨이나 비틀림을 억제하기 위해서, 이면 보강판의 재료를 회로 기판의 기본 부재의 재료와 동일한 것으로 하는 것이 바람직하다.
또한, 유연성 인쇄 회로 기판은 상기 전자 부품을 반도체 소자로 하고, 상부 보강 구조는 상기 반도체를 밀봉하는 밀봉 수지와 보강 수지를 사이에 두고 반도체 소자상에 제공된 상부 보강판을 포함하도록 구성될 수도 있다. 이 경우에, 유연성 인쇄 회로 기판에 실장되는 반도체 소자를 보호하기 위해서, 상부 보강판에 반도체 소자를 수용할 수 있는 오목한 곳을 형성하고, 오목한 곳의 내부에 반도체 소자가 위치된 상태에서 상부 보강판을 밀봉 수지에 의해 유연성 인쇄 회로 기판상에 안전하게 고착시키는 것이 바람직하다. 또한, 상부 보강판을 금속으로 구성함으로써 반도체 소자의 동작에 의해 발생된 열을 효율적으로 방열시킬 수 있다.
본 발명의 상기 언급한 및 또 다른 목적, 특징, 이점은 본 발명의 실시예를 설명하는 관련 도면을 참조하여 다음의 상세한 설명으로부터 명백해 질 것이다.
도 1은 종래 유연성 인쇄 회로 기판 유닛의 한 예의 단면도.
도 2는 종래 유연성 인쇄 회로 기판 유닛의 다른 예의 단면도.
도 3은 본 발명의 제1 실시예에 따른 유연성 인쇄 회로 기판 유닛의 부분 단면도.
도 4는 본 발명의 제2 실시예에 따른 유연성 인쇄 회로 기판 유닛의 부분 단면도.
도 5는 본 발명의 제3 실시예에 따른 유연성 인쇄 회로 기판 유닛의 부분 단면도.
도 6은 본 발명의 제4 실시예에 따른 유연성 인쇄 회로 기판 유닛의 부분 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1, 11, 31, 51 : 회로 기판 유닛
2, 12, 32, 52 : 유연성 인쇄 회로 기판
3 : 베이스 필름
4, 54 : 도체층
5 : 피복층(cover lay)
6, 16, 36, 56 : 반도체 소자
7 : 범프 전극
8, 38, 58 : 밀봉 수지
9, 19, 39, 59 : 이면 보강판
10, 20, 40, 60 : 상부 보강판
21, 41, 61 : 칩 부품
62 : 접속 와이어
[제1 실시예]
이제 도 3을 참조하면, 유연성 인쇄 회로 기판(2)상에 범프(bump) 전극(7)을 거쳐 반도체 소자(6)가 실장된 제1 실시예에 따른 회로 기판 유닛(1)을 도시한다.
유연성 인쇄 회로 기판(2)는 기본 부재로 기능하는 베이스 필름(3), 베이스 필름(3)상의 도체층(4), 및 도체층(4)상의 피복층(cover lay;2)을 포함한다. 상기 베이스 필름(3), 도체층(4), 및 피복층(2)은 접착제(도시되지 않음)로 상호 접합된다. 베이스 필름(3)의 재료로는 일반적으로 폴리이미드(polyimide)가 사용된다. 도체층(4)은 도 3의 예에서 하나의 층으로 형성되어 있지만, 복수의 층이 제공될 수 있다. 복수의 도체층(4)을 포함하는 유연성 인쇄 회로 기판(2)의 전체 두께는 대략 수 십 μm에서 수 백μm 정도이다.
반도체 소자(6)는 범프 전극(7)을 통해 유연성 인쇄 회로 기판(2)의 도체층(4)과 전기적으로 접속된다. 범프 전극(7)은 반도체 소자(6)측에 미리 설치될 수도 있고, 도체층(4)측에 미리 설치될 수도 있다.
상기와 같은 방법으로 유연성 인쇄 회로 기판(2)상에 실장된 반도체 소자(6)는 밀봉 부재(8)로 밀봉된다. 밀봉 부재(8)로는, 에폭시계 수지나 실리콘계 수지와 같은 열경화성 수지가 사용된다. 또한, 밀봉 부재(8)상에는 상부 보강판(10)이 설치되어 있다.
상술한 바와 같이 밀봉 부재(8)상에 상부 보강판(10)이 설치되는 구조는, 예를 들면, 유연성 인쇄 회로 기판(2)상에 실장된 반도체 소자(6)가 수지로 밀봉되기 전에 반도체 소자(6)의 위쪽에 반도체 소자와 간격을 두고 상부 보강판(10)을 배치하고, 유연성 인쇄 회로 기판(2)과 상부 보강판(10)사이에 용해된 밀봉 수지를 흘려보낸 다음 수지를 경화시킴으로써 얻을 수 있다. 이처럼 상부 보강판(10)을 지지하기 위해 밀봉 부재(8)를 사용함으로써, 상부 보강판(10)을 유연성 인쇄 회로 기판(2)상에 지지하기 위한 별도의 구조 부재를 설치할 필요가 없다. 결과적으로, 상기 구조는 회로 기판 유닛(1)을 필요 이상으로 대형화하지 않고 구조도 단순해진다.
한편, 반도체 소자(6)가 실장되는 영역의 유연성 인쇄 회로 기판(2)의 이면에는, 폴리이미드 재료 또는 유리 에폭시 재료로 된 이면 보강판(9)가 설치된다. 이 이면 보강판(9)은 반도체 소자(6)가 유연성 인쇄 회로 기판(2)상에 실장되기 전에 미리 유연성 인쇄 회로 기판(2)의 이면에 접합되어 있다.
상술한 바와 같이, 유연성 인쇄 회로 기판(2)은 수 백 μm이하로 얇으며 또한 유연성을 갖기 때문에, 회로 기판(1)의 조립 공정에 있어서 반도체 소자(6)의 실장이나 유연성 인쇄 회로 기판(2)의 수송이 곤란하다는 문제점이 있다. 그러나, 실장 기판으로 유연성 인쇄 회로 기판(2)를 사용하는 주된 목적은 그 비교적 얇은 두께와 유연성에 있으며, 이러한 성질들의 가치를 무시할 수는 없다.
따라서, 본 실시예에 있어서와 같이, 이면 보강판(9)이 설치된 유연성 인쇄 회로 기판(2)을 사용함으로써, 유연성 인쇄 회로 기판(2)은 전체적으로는 유연성을 가지지만 반도체 소자(6)가 실장되는 부분에는 충분한 강성을 가지게 할 수 있다.
게다가, 반도체 소자(6)를 상부 보강판(10)과 이면 보강판(9)의 사이에 끼우는 구조로 되어 있기 때문에, 조립후의 반도체 소자(6)가 실장되는 유연성 인쇄 회로 기판(2)의 부분에는 이면 보강판(9)뿐만 아니라 상부 보강판(10)에 의해 충분한 강성이 제공될 수 있다. 이 결과로서, 밀봉된 반도체 소자(6)와 유연성회로 기판(2)간의 전기적 접속부는 외부로부터의 응력(stress)에 덜 노출되므로, 조립후의 반도체 소자(6)와 유연성 인쇄 회로 기판(2)간의 접속의 신뢰성이 증가된다. 또한, 상부 보강판(10)은 밀봉 수지(8)와 함께 반도체 소자(6) 전체를 덮기 때문에, 반도체 소자의 보호 기능이 개선된다.
본 발명에서와 같이 반도체 소자(6)를 범프 전극(7)로 접속하는 경우에는, 약 0.2 ~ 0.5μm의 두께를 갖는 이면 보강판(9)이 충분한 강성을 줄 수 있지만 이면 보강판(9)은 이보다는 더 두꺼울 수도 있다. 상부 보강판 역시 조립후의 반도체 소자(6)가 실장되는 유연성 인쇄 회로 기판(2) 부분의 강성을 확실히 하는 기능을 하기 때문에, 이면 보강판(9)의 두께는 반도체 소자(6)의 실장 공정에서 필요한 강성이 얻어질 수 있을 정도이면 충분하다.
이면 보강판(9)은 반도체 소자(6)의 실장 공정에서 유연성 인쇄 회로 기판(2)의 강성을 제공하도록 요구되기 때문에, 이면 보강판(9)은 필요 이상으로 두꺼울 필요가 없으며, 따라서 조립 공정에 있어서 유연성 인쇄 회로 기판(2)의 수송이 용이하게 된다. 또한, 이면 보강판(9)은 반도체 소자를 실장할 때 유연성 인쇄 회로 기판(2)의 휨이나 비틀림을 억제할 수 있다. 그 결과, 반도체 소자가 실장되는 유연성 인쇄 회로 기판(2) 부분의 편평도(flatness)를 유지할 수 있어, 반도체 소자(6)와 유연성 인쇄 회로 기판(2)간의 전기적 접속을 획실히 할 수 있다. 특히, 본 실시예에서와 같이 범프 전극(7)을 사이에 배치하여 반도체 소자(6)를 유연성 인쇄 회로 기판(2)상에 실장하는 경우에는, 반도체 소자(6)와 유연성 인쇄 회로 기판(2)간에 높은 위치 정밀도가 요구되기 때문에 큰 효과를 얻을 수 있다. 이러한 경우에도, 반도체 소자(6)와 유연성 인쇄 회로 기판(2)간에 신뢰성있는 전기적 접속을 얻을 수 있다.
또한, 이면 보강판(9)의 재질을 유연성 인쇄 회로 기판(2)의 베이스 필름(3)과 동일한 재질로 만든다면, 반도체 소자(6)의 실장시에 인가되는 열로 인한 베이스 필름(3)과 이면 보강판(9)의 열확장(thermal expansion)은 서로 같게 될 것이다. 결과적으로, 반도체 소자(6)의 실장시의 유연성 인쇄 회로 기판(2)의 휨이나 비틀림이 더 효과적으로 억제되고 따라서 더 양호한 실장이 가능하게 된다.
한편, 상부 보강판(10)에 있어서는 그 재질을 금속으로 만들면, 반도체 소자(6)의 동작으로부터 발생하는 열을 효율적으로 방열할 수 있다. 상부 보강판(10)을 금속으로 구성하는 경우에도, 상부 보강판(10)은 반도체 소자(6)가 실장된 후에 부착되기 때문에 반도체 소자(6)의 실장 공정은 영향을 받지 않는다.
상부 보강판(10)은 반도체 소자의 실장부에 강성을 부여하여 반도체 소자를 보호하는 기능뿐 아니라, 그 회로 기판 유닛(1)을 다른 회로 기판 유닛에 부착시키는 기능도 할 수 있다. 이 목적을 위해서, 상부 보강판(10)은 강성을 필요로 하지 않는 유연성 인쇄 회로 기판(2) 부분의 유연성을 손상시키지 않고 회로 기판 유닛(1) 전체를 필요 이상으로 크게 하지 않는 범위내에서 임의의 크기와 형상을 가질 수 있다. 예를 들어, 상부 보강판(10)의 일부를 유연성 인쇄 회로 기판(2)으로부터 돌출시킬 수도 있다. 이 경우에는, 상부 보강판(10)을 다른 유닛에 고정시키 위한 나사 구멍이나 상부 보강판을 다른 유닛과 접속시키기 위한 구조가 상부 보강판(10)의 상기 돌출부상에 제공될 수도 있다.
이상 설명한 바와 같이, 이면 보강판(9)은 조립 공정의 효율화를 고려한 보강재이고, 상부 보강판(10)은 회로 기판 유닛(1)이 조립될 때 반도체 소자(6)가 실장되는 유연성 인쇄 회로 기판(2) 부분에 강성을 제공하기 위한 보강재이다. 그러므로, 소정의 기능을 가진 회로 기판 유닛(1)을 효율적으로 제조할 수 있다.
[제2 실시예]
이제 도 4를 참조하면, 칩 커패시터나 칩 저항등의 칩 부품(21)이 반도체 소자(16)가 실장되는 영역에 근접하여 유연성 인쇄 회로 기판(12)상에 실장되는 본 발명의 제2 실시예에 따른 회로 기판 유닛(11)이 도시되어 있다. 이면 보강판(19)은 반도체 소자(16)가 실장되는 영역의 유연성 인쇄 회로 기판(12) 이면뿐 아니라, 칩 부품(21)이 실장되는 다른 영역의 유연성 인쇄 회로 기판(12) 이면 역시 포함할 정도의 크기를 갖는다. 본 실시예의 나머지 구조는 제1 실시예와 유사하고, 동일한 내용의 중복 설명은 생략하겠다.
실제 사용되는 회로 기판 유닛에서는, 유연성 인쇄 회로 기판(12)의 유연성이 요구되는 부분이 회로 기판 유닛의 일부인 경우도 있다. 그러한 경우에는, 유연성이 요구되지 않는 유연성 인쇄 회로 기판(12)의 영역의 범위내에서 이면 보강판(19)을 가능한한 크게 함으로써 회로 기판 유닛(11)의 조립 공정에서 유연성 인쇄 회로 기판(12)의 수송을 용이하게 할 수도 있다. 또한, 상부 보강판(20)의 크기도 이면 보강판(19)과 유사하게 실용적인 범위내에서 변경 가능하다.
[제3 실시예]
이제 도 5를 참조하면, 본 발명의 제3 실시예에 따른 회로 기판 유닛(31)이 도시되어 있다. 본 실시예는 제2 실시예를 응용한 것으로, 상부 보강판(40)의 모양이 제2 실시예와 다르다. 본 실시예의 나머지 부분의 구성은 제2 실시예의 그것과 유사하다.
상부 보강판(40)은 반도체 소자(36)뿐 아니라 칩 부품(41)도 포함하기에 충분한 크기를 가지며, 밀봉 수지(38)에 의해 유연성 인쇄 회로 기판(32)상에 고착된다. 상부 보강판(40)에는 유연성 인쇄 회로 기판(32)의 대향면에 반도체 소자(36)와 칩 부품(41)을 각각 수용하기 위한 오목부(40a, 40b)가 형성되어, 반도체 소자(36)와 칩 부품(41)은 오목부(40a, 40b)내에 각각 위치된다. 상부 보강판(40)은 방열 효율을 고려하여 알루미늄 합금으로 구성된다. 상부 보강판(40)의 전체 두께는 대략 1 내지 3 mm이고, 오목부(40a, 40b)의 깊이는 약 0.5 내지 2 mm이다.
밀봉 수지(38)는 반도체 소자(36)를 덮는 오목부(40a)의 내부로 충진되고, 유연성 인쇄 회로 기판(32)과의 상부 보강판(40)의 접합면에 도포된다. 그 이후, 밀봉 수지(38)는 경화된다. 결과적으로, 상부 보강판(40)은 반도체 소자(36)와 칩 부품(41)을 밀봉하고 보호한다. 또 이면 보강판(39)로는 예를 들어, 두께 0.2 mm의 폴리이미드 판이 사용될 수 있다.
상술한 바와 같이, 반도체 소자(36)와 칩 부품(41) 전체를 상부 보강판(40)으로 포함함으로써, 유연성 인쇄 회로 기판(32)상에 실장되는 전자 부품들은 확실히 보호될 수 있다.
[제4 실시예]
이제 도 6을 참조하면, 본 발명의 제4 실시예에 따른 회로 기판 유닛(51)이 도시되어 있다.
상기 제1 내지 제3 실시예에서는, 반도체 소자가 범프 전극을 그 사이에 두고 유연성 인쇄 회로 기판상에 실장되었다. 그러나, 회로 기판 유닛(51)에서는, 반도체 소자(56)는 접속 와이어(bonding wire;62)에 의해 유연성 인쇄 회로 기판(52)의 도체층(54)에 전기적으로 접속되어 있다.
이면 보강판(59)은 제2 및 제3 실시예에서와 유사하게 반도체 소자(56)가 실장되는 영역과 칩 부품(61)이 실장되는 다른 영역의 유연성 인쇄 회로 기판(52) 이면에 설치된다. 상부 보강판(60)은 제3 실시예에서 처럼 모자 모양(cap-shaped)의 부로 되어 있고, 밀봉 수지(58)에 의해 유연성 인쇄 회로 기판(52)상에 확실하게 고착되어 있다. 그러나, 본 실시예에 있어서, 상부 보강판(60)은 칩 부품(61)을 포함하지 않고 반도체 소자(56)만을 포함한다. 칩 부품(61)이 상부 보강판(60)에 의해 특히 보호될 필요가 없고 칩 부품(61)이 실장되는 유연성 인쇄 회로 기판(52)의 영역내에 강성은 이면 보강판(59)만으로도 충분히 보장되는 경우에는, 상부 보강판(60)은 칩 부품(61)을 포함하지 않는 형상을 가질 수도 있다.
게다가, 반도체 소자(56)와 유연성 인쇄 회로 기판(52)의 접속을 위해 접속 와이어(62)를 사용하는 경우, 상부 보강판(60)의 오목부의 깊이는 반도체 소자(56)의 두께외에 접속 와이어(62)의 높이도 고려하여 설계하여야 한다. 반도체 소자(56)의 두께는 통상적으로 0.2 내지 0.5 mm 이므로, 오목부의 깊이는 접속 와이어(62)의 높이와 적절한 여유를 고려하여 반도체 소자(56)의 두께보다 대략 0.3 내지 0.5 mm 정도 더 크게 만들어진다. 반도체 소자(56)와 유연성 인쇄 회로 기판(52)의 접속을 위해 범프 전극을 사용하는 경우에는, 오목부의 깊이가 반도체 소자(56)의 두께보다 약 0.1 mm 정도 더 커야 한다.
이제까지 특정 용어를 사용하여 본 발명의 실시예를 설명하였지만, 그러한 것은 설명 목적을 위한 것뿐이며, 다음 청구항들의 사상과 범주로부터 벗어나지 않고 변화 및 변경등이 행해질 수 있다.
이상 설명한 바와 같이 본 발명에 따르면 반도체 소자와 유연성 인쇄 회로 기판간의 전기적 접속을 안정하게 하기 위해서 반도체 소자가 실장되는 유연성 인쇄 회로 기판 부분의 강성을 충분히 확보하면서도 조립 공정에서의 취급이 용이한 유연성 인쇄 회로 기판 유닛을 제공할 수 있게 된다.

Claims (6)

  1. 유연성(flexible) 인쇄 회로 기판 유닛에 있어서,
    유연성 인쇄 회로 기판;
    상기 유연성 인쇄 회로 기판의 전면(front side)상에 실장되는 하나 또는 그 이상의 전자 부품;
    상기 전자 부품이 실장되는 영역의 상기 유연성 인쇄 회로 기판의 이면(reverse side)상에 설치되는 이면 보강판; 및
    상기 전자 부품중 적어도 하나를 피복하도록 상기 유연성 인쇄 회로 기판의 전면상에 설치되는 상부 보강 구조
    를 포함하는 것을 특징으로 하는 유연성 인쇄 회로 기판 유닛.
  2. 제1항에 있어서, 상기 유연성 인쇄 회로 기판은 유기 재료로 만들어진 베이스 필름(base film), 및 상기 베이스 필름상에 형성되어 상기 전자 부품과 전기적으로 접속하는 도체층을 포함하는 것을 특징으로 하는 유연성 인쇄 회로 기판 유닛.
  3. 제2항에 있어서, 상기 이면 보강판의 재료가 상기 베이스 필름의 재료와 동일한 것을 툭징으로 하는 유연성 인쇄 회로 기판 유닛.
  4. 제1항에 있어서, 상기 전자 부품중 적어도 하나는 반도체 소자이고, 상기 상부 보강 구조는 상기 반도체 소자를 밀봉하기 위한 밀봉 수지와 상기 밀봉 수지상에 설치되는 상부 보강판을 포함하는 것을 특징으로 하는 유연성 인쇄 회로 기판 유닛.
  5. 제4항에 있어서, 상기 상부 보강판은 상기 반도체 소자를 수용하기 위해 형성된 오목부(recess)를 가지고, 상기 반도체 소자가 상기 오목부내에 위치된 상태에서 상기 밀봉 수지에 의해 상기 유연성 인쇄 회로 기판상에 고착되는 것을 특징으로 하는 유연성 인쇄 회로 기판 유닛.
  6. 제4항에 있어서, 상기 상부 보강판은 금속으로 만들어지는 것을 특징으로 하는 유연성 인쇄 회로 기판 유닛.
KR1019980050974A 1997-11-27 1998-11-26 전자 부품을 실장하는 유연성 인쇄 회로 기판 유닛 KR19990045606A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-326224 1997-11-27
JP32622497A JP3175673B2 (ja) 1997-11-27 1997-11-27 半導体素子を実装したフレキシブル回路基板ユニットの製造方法

Publications (1)

Publication Number Publication Date
KR19990045606A true KR19990045606A (ko) 1999-06-25

Family

ID=18185385

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050974A KR19990045606A (ko) 1997-11-27 1998-11-26 전자 부품을 실장하는 유연성 인쇄 회로 기판 유닛

Country Status (5)

Country Link
US (1) US6195260B1 (ko)
JP (1) JP3175673B2 (ko)
KR (1) KR19990045606A (ko)
CN (1) CN1219095A (ko)
TW (1) TW416263B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127611B1 (ko) * 2010-05-03 2012-03-26 삼성에스디아이 주식회사 이차전지 보호용 회로모듈 및 이를 구비하는 이차전지

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398690B2 (ja) * 1999-08-02 2003-04-21 埼玉日本電気株式会社 電子部品の接続構造
EP1085788A3 (en) * 1999-09-14 2003-01-02 Seiko Epson Corporation Composite flexible wiring board, method of manufacturing the same, electro-optical device, and electronic equipment
JP2001203319A (ja) * 2000-01-18 2001-07-27 Sony Corp 積層型半導体装置
JP2001228192A (ja) * 2000-02-18 2001-08-24 Oht Inc 検査装置及び検査装置の保持具
JP2001320145A (ja) * 2000-05-10 2001-11-16 Nec Corp 電子部品の実装構造および実装方法
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
JP2002208668A (ja) * 2001-01-10 2002-07-26 Hitachi Ltd 半導体装置およびその製造方法
DE102004019724A1 (de) * 2004-04-20 2005-08-04 Infineon Technologies Ag Speichermodul mit Versteifungselement zur Reduzierung der Biegebelastung
TWM269683U (en) * 2005-01-03 2005-07-01 High Tech Comp Corp Flexible printed circuit board and reinforcing structure thereof
WO2006104037A1 (ja) * 2005-03-28 2006-10-05 The Furukawa Electric Co., Ltd. メタルコア基板の補強構造及び電気接続箱
DE102005022536A1 (de) * 2005-05-17 2006-11-23 Siemens Ag Steuereinheit mit einer flexiblen Leiterplatte
US20090067147A1 (en) * 2005-05-25 2009-03-12 Matsushita Electric Industrial Co., Ltd. Circuit board connection structure and circuit board connection method
JP4715506B2 (ja) * 2005-12-27 2011-07-06 セイコーエプソン株式会社 液滴吐出ヘッド及び液滴吐出装置
JP4277233B2 (ja) 2007-01-18 2009-06-10 セイコーエプソン株式会社 配線基板の製造方法
CN101960587B (zh) * 2008-03-19 2012-10-03 夏普株式会社 安装基板、安装基板组件和面板单元
JP5340622B2 (ja) * 2008-03-28 2013-11-13 日本特殊陶業株式会社 多層配線基板
US20100061065A1 (en) * 2008-09-10 2010-03-11 Kabushiki Kaisha Toshiba Electronic device
JP5147678B2 (ja) * 2008-12-24 2013-02-20 新光電気工業株式会社 微細配線パッケージの製造方法
JP4798237B2 (ja) * 2009-03-09 2011-10-19 株式会社デンソー Ｉｃ搭載基板、及び多層プリント配線板
JP5178590B2 (ja) * 2009-03-09 2013-04-10 株式会社ジャパンディスプレイイースト タッチパネル
US8400774B2 (en) * 2009-05-06 2013-03-19 Marvell World Trade Ltd. Packaging techniques and configurations
JP5621690B2 (ja) * 2011-03-31 2014-11-12 富士通株式会社 電子装置及びフレキシブル基板
EP2832281B1 (en) * 2012-03-30 2017-07-12 Olympus Corporation Sealing structure and antenna device
ITTO20120477A1 (it) * 2012-05-31 2013-12-01 St Microelectronics Srl Rete di dispositivi elettronici fissati ad un supporto flessibile e relativo metodo di comunicazione
US9226402B2 (en) * 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
CN104981102B (zh) * 2014-04-10 2018-09-18 广东丹邦科技有限公司 一种多芯片嵌入式的柔性电路板及其制造方法
US9743513B2 (en) * 2014-12-26 2017-08-22 Industrial Technology Research Institute Flexible electronic device
JP6903981B2 (ja) * 2017-03-23 2021-07-14 セイコーエプソン株式会社 検出装置
TWI681516B (zh) 2017-09-28 2020-01-01 頎邦科技股份有限公司 具有可撓性基板的晶片封裝構造
KR102387769B1 (ko) * 2018-02-06 2022-04-19 주식회사 엘지에너지솔루션 안전성이 개선된 전지 트레이
WO2019174748A1 (en) * 2018-03-16 2019-09-19 Huawei Technologies Co., Ltd. Assembly for electro-magnetic interference shielding and method
JP7383928B2 (ja) * 2019-08-09 2023-11-21 大日本印刷株式会社 伸縮性デバイス
CN112930106B (zh) * 2021-01-22 2022-11-22 杭州唯灵医疗科技有限公司 一种柔性电子设备及柔性电子设备的组装方法
CN112911792B (zh) * 2021-01-27 2022-04-22 惠州Tcl移动通信有限公司 一种fpc组件及贴片方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662387A (en) 1979-10-26 1981-05-28 Matsushita Electric Ind Co Ltd Flexible printed circuit board
JPH0249754B2 (ja) 1980-09-24 1990-10-31 Sankyo Co Dankyujugikiniokerusejokanrisochi
JPS57146347A (en) 1981-03-06 1982-09-09 Hitachi Ltd Data processing device
JP2640453B2 (ja) 1986-08-29 1997-08-13 岩崎電気株式会社 照明器具の包装体
JPH01303781A (ja) 1988-05-31 1989-12-07 Nissha Printing Co Ltd 電子部品の接続部分が補強されたフレキシブルプリント基板とその製造方法
JPH0682709B2 (ja) 1988-06-10 1994-10-19 日本電気株式会社 半導体装置
JPH03123040A (ja) * 1989-10-05 1991-05-24 Rohm Co Ltd 半導体装置の製造方法
JP2751518B2 (ja) 1990-01-25 1998-05-18 日本電気株式会社 半導体素子の実装方法
JP3280394B2 (ja) 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
JPH04214654A (ja) 1990-12-12 1992-08-05 Fujitsu Ltd 半導体チップの実装構造
JPH05267561A (ja) 1992-03-21 1993-10-15 Ibiden Co Ltd 高速処理用電子部品搭載用基板
JPH06326151A (ja) 1993-05-11 1994-11-25 Sharp Corp 回路部品の実装構造
JPH08279576A (ja) 1995-04-07 1996-10-22 Shinko Electric Ind Co Ltd 半導体素子の実装構造体及び半導体素子の実装方法
JP2937151B2 (ja) 1996-11-25 1999-08-23 日本電気株式会社 表面実装部品用グランドケース及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101127611B1 (ko) * 2010-05-03 2012-03-26 삼성에스디아이 주식회사 이차전지 보호용 회로모듈 및 이를 구비하는 이차전지
US9136522B2 (en) 2010-05-03 2015-09-15 Samsung Sdi Co., Ltd. Protection circuit module and rechargeable battery including the same

Also Published As

Publication number Publication date
TW416263B (en) 2000-12-21
JP3175673B2 (ja) 2001-06-11
JPH11163475A (ja) 1999-06-18
US6195260B1 (en) 2001-02-27
CN1219095A (zh) 1999-06-09

Similar Documents

Publication Publication Date Title
KR19990045606A (ko) 전자 부품을 실장하는 유연성 인쇄 회로 기판 유닛
KR960016239B1 (ko) 반도체장치
US5805427A (en) Ball grid array electronic package standoff design
US8358514B2 (en) Electronic control device
US6586824B1 (en) Reduced thickness packaged electronic device
US6399418B1 (en) Method for forming a reduced thickness packaged electronic device
CN112823574B (zh) 基板收纳框体
US20090008771A1 (en) Semiconductor module device, method of manufacturing the same, flat panel display, and plasma display panel
JP2009105366A (ja) 半導体装置及び半導体装置の製造方法ならびに半導体装置の実装体
US20090091021A1 (en) Semiconductor device and method of manufacturing the same
EP0729181B1 (en) Resin sealing type semiconductor device and method of making the same
US20050280018A1 (en) Light-emitting diode
JP2591499B2 (ja) 半導体装置
TW448514B (en) Semiconductor device and its manufacture, circuit board and electronic apparatus
US7417327B2 (en) IC chip package with cover
JP2611671B2 (ja) 半導体装置
JP3676091B2 (ja) 半導体装置
JPH0637338A (ja) エネルギー検出器のパッケージ及びその組立方法
JPH02278752A (ja) 半導体装置
WO2021059549A1 (ja) ドライバ
US6049121A (en) Tape carrier package and liquid crystal display device including such tape carrier package
JP2691352B2 (ja) 電子部品塔載装置
US20050046036A1 (en) Semiconductor device, semiconductor module and method of manufacturing semiconductor device
US7190063B2 (en) Semiconductor device and method of manufacturing the same, circuit board, and electronic apparatus
JP2553665B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020306

Effective date: 20031106

Free format text: TRIAL NUMBER: 2002101001075; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020306

Effective date: 20031106