JPH03123040A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03123040A JPH03123040A JP26099289A JP26099289A JPH03123040A JP H03123040 A JPH03123040 A JP H03123040A JP 26099289 A JP26099289 A JP 26099289A JP 26099289 A JP26099289 A JP 26099289A JP H03123040 A JPH03123040 A JP H03123040A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- chip
- block
- protective film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229920005989 resin Polymers 0.000 claims abstract description 29
- 239000011347 resin Substances 0.000 claims abstract description 29
- 230000001681 protective effect Effects 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 4
- 239000004927 clay Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 244000144992 flock Species 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
この発明は、メモリカード、＋Ｃカー１等、ノア；板七
に搭載されたチップを樹脂で被覆する゛１′導体装置の
製造方法に関する。
に搭載されたチップを樹脂で被覆する゛１′導体装置の
製造方法に関する。
（ロ）従来の技術
従来、ＩＣ等の半導体装置を製造する場合、第３図に示
すように、配線基板１の−Ｌに、ＩＣデツプ２を搭載し
てグイボンディングし、さらにＩＣデツプ２の電極と、
配線Ｈ１板１の配線パターン１ａとを例えばＡｕワイヤ
３で、ワイヤボンディングし、その後ＩＣ千ツブ２を覆
い、樹脂でポッティングし、保護膜４を形成していた。
すように、配線基板１の−Ｌに、ＩＣデツプ２を搭載し
てグイボンディングし、さらにＩＣデツプ２の電極と、
配線Ｈ１板１の配線パターン１ａとを例えばＡｕワイヤ
３で、ワイヤボンディングし、その後ＩＣ千ツブ２を覆
い、樹脂でポッティングし、保護膜４を形成していた。
（ハ）発明が解決しようとする課題
上記した従来の半導体装置の製造方法では、ボッティン
グした保護膜４の厚さｔのバラツキが大きく、特にｒＣ
ザイズが大きいほどバラツキも大きくなり、例えばチッ
プサイズ５ Ｘ ｌ Ｏｍｍて、最大値Ｌ ）ＩＡＸと
最小値ｔ ＭＩＮの差がｔ ＭＡＸ ｔ ＭＩＮ＝０
．３ｍｍとなる程度にバラツクという問題があった。
グした保護膜４の厚さｔのバラツキが大きく、特にｒＣ
ザイズが大きいほどバラツキも大きくなり、例えばチッ
プサイズ５ Ｘ ｌ Ｏｍｍて、最大値Ｌ ）ＩＡＸと
最小値ｔ ＭＩＮの差がｔ ＭＡＸ ｔ ＭＩＮ＝０
．３ｍｍとなる程度にバラツクという問題があった。
この発明は、上記問題点に着１」ｌ、てなされたもので
あって、樹脂１′１さ、つまり保護膜の基板表面に対す
る高さが一定なものを得ることのできる半導体装置の製
造方法を提供することを目的としている。
あって、樹脂１′１さ、つまり保護膜の基板表面に対す
る高さが一定なものを得ることのできる半導体装置の製
造方法を提供することを目的としている。
（ニ）課題を解決するための１段及び作用この発明の半
導体装置の製造方法は、基板にチップをグイポンドし、
チップの各電極と基板の配線パターンを接続し、その後
チップを覆い、樹脂で保護膜を形成する製造方法におい
て、前記保護膜の形成時に、チップ上に樹脂をボッティ
ングし、次にこの樹脂の表面を離型処理したブロックで
押さえるようにしている。この゛１′、導体装置の製造
方法では、ボッティングした樹脂を離型処理したブロッ
クで押さえるものであるから、一定の厚さのＦ−１体素
了を得ることができる。
導体装置の製造方法は、基板にチップをグイポンドし、
チップの各電極と基板の配線パターンを接続し、その後
チップを覆い、樹脂で保護膜を形成する製造方法におい
て、前記保護膜の形成時に、チップ上に樹脂をボッティ
ングし、次にこの樹脂の表面を離型処理したブロックで
押さえるようにしている。この゛１′、導体装置の製造
方法では、ボッティングした樹脂を離型処理したブロッ
クで押さえるものであるから、一定の厚さのＦ−１体素
了を得ることができる。
（ボ）実施例
以下、実施例により、この発明をさらに詳１１［１に説
明する。
明する。
第１図（Δ）、第１図（Ｂ）は、この発明の−・実施例
を示す説明図である。
を示す説明図である。
この実施例では、先ず第１図（Δ）に示すように、配線
基板１の上にＩＣチップ２を搭載してグイボンディング
し、さらに配線基板１の配線パターン１ａとＩＣチップ
２の電極間をＡ １１ワイヤ３でワイヤボンディングし
、次にＩＣチンプ２を覆い、樹脂（エポキシ樹脂等）を
ポッティングし、保護膜４を形成する。ここまでは従来
と同様である。次に第１図（Ｂ）に示すように、内壁面
を離型処理した断面コ字形のフロック５を粘度の弱い状
態のボッティング樹脂である保護膜４の上から被せ、ブ
ロック５の天井裏面で樹脂４を押さえ、その厚さＬを一
定にし、樹脂４の硬化後に、ブロック５を除去すれば、
一定厚さもの樹脂保護膜４を持った半導体装置を得るこ
とができる。ブロック５の内壁面に離型処理を施すのは
、樹脂の固化後にブロック５を取り外し易くするととも
に、取り外し時に樹脂がブロック５に（−Ｊ着して、保
護膜５の表面に凹凸が生じるのを防止するためである。
基板１の上にＩＣチップ２を搭載してグイボンディング
し、さらに配線基板１の配線パターン１ａとＩＣチップ
２の電極間をＡ １１ワイヤ３でワイヤボンディングし
、次にＩＣチンプ２を覆い、樹脂（エポキシ樹脂等）を
ポッティングし、保護膜４を形成する。ここまでは従来
と同様である。次に第１図（Ｂ）に示すように、内壁面
を離型処理した断面コ字形のフロック５を粘度の弱い状
態のボッティング樹脂である保護膜４の上から被せ、ブ
ロック５の天井裏面で樹脂４を押さえ、その厚さＬを一
定にし、樹脂４の硬化後に、ブロック５を除去すれば、
一定厚さもの樹脂保護膜４を持った半導体装置を得るこ
とができる。ブロック５の内壁面に離型処理を施すのは
、樹脂の固化後にブロック５を取り外し易くするととも
に、取り外し時に樹脂がブロック５に（−Ｊ着して、保
護膜５の表面に凹凸が生じるのを防止するためである。
ブロック５を配線基板１上に置くタイミングは、液状樹
脂の場合、ボ・７テイング直後であり、固形樹脂の場合
、加熱により一旦粘度が下がるが（第２図のＴ点参照）
、このＴ点、つまり最も粘土の下がった時にすると良い
。
脂の場合、ボ・７テイング直後であり、固形樹脂の場合
、加熱により一旦粘度が下がるが（第２図のＴ点参照）
、このＴ点、つまり最も粘土の下がった時にすると良い
。
（へ）発明の効果
この発明によれば、基板トのチップを被覆して樹脂によ
る保護膜を形成する際に、チップ−１−に樹脂をポッテ
ィングし、次に樹脂の表面を離型処理したブロックで押
さえ、保護膜を含めた装置の１７さの一定のものを得る
ようにしているので、例えばメモリカード、ＩＣカー１
′などの製造時に１７さのバラツキを４−０．１ｍｍ以
内におさえるのに、非常に有効である。
る保護膜を形成する際に、チップ−１−に樹脂をポッテ
ィングし、次に樹脂の表面を離型処理したブロックで押
さえ、保護膜を含めた装置の１７さの一定のものを得る
ようにしているので、例えばメモリカード、ＩＣカー１
′などの製造時に１７さのバラツキを４−０．１ｍｍ以
内におさえるのに、非常に有効である。
第１図（Δ）、第１図（Ｂ）は、この発明の一実施例を
示す半導体装置の製造方法を示す説明図、第２図は、固
形樹脂の時間と粘土の関係を示す図、第３図は、従来の
半導体装置の製造方法を説明するための図である。 １ ：基板、 ２：ＩＣ（−ノブ、３：Δ
Ｕワイヤ、 ４：保３（（膜、５ニブロツク。
示す半導体装置の製造方法を示す説明図、第２図は、固
形樹脂の時間と粘土の関係を示す図、第３図は、従来の
半導体装置の製造方法を説明するための図である。 １ ：基板、 ２：ＩＣ（−ノブ、３：Δ
Ｕワイヤ、 ４：保３（（膜、５ニブロツク。
Claims (1)
- （１）基板にチップをダイポットし、チップの各電極と
基板の配線パターンを接続し、その後チップを覆い、樹
脂で保護膜を形成する半導体装置の製造方法において、 前記保護膜の形成時に、チップ上に樹脂をポッティング
し、次にこの樹脂の表面を離型処理したブロックで押さ
え、保護膜の基板表面に対する高さが一定の半導体装置
を得るようにした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26099289A JPH03123040A (ja) | 1989-10-05 | 1989-10-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26099289A JPH03123040A (ja) | 1989-10-05 | 1989-10-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03123040A true JPH03123040A (ja) | 1991-05-24 |
Family
ID=17355563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26099289A Pending JPH03123040A (ja) | 1989-10-05 | 1989-10-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03123040A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195260B1 (en) * | 1997-11-27 | 2001-02-27 | Nec Corporation | Flexible printed circuit board unit having electronic parts mounted thereon |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182752A (ja) * | 1984-02-29 | 1985-09-18 | Hitachi Ltd | 樹脂被覆電子装置の製造方法 |
| JPS6352459A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | 電子装置 |
-
1989
- 1989-10-05 JP JP26099289A patent/JPH03123040A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60182752A (ja) * | 1984-02-29 | 1985-09-18 | Hitachi Ltd | 樹脂被覆電子装置の製造方法 |
| JPS6352459A (ja) * | 1986-08-22 | 1988-03-05 | Hitachi Ltd | 電子装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6195260B1 (en) * | 1997-11-27 | 2001-02-27 | Nec Corporation | Flexible printed circuit board unit having electronic parts mounted thereon |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1995003624A1 (en) | Coated bonding wires in high lead count packages | |
| US5314842A (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
| JPH03123040A (ja) | 半導体装置の製造方法 | |
| JPS58132954A (ja) | 混成集積回路の封止方法 | |
| JPH0350853A (ja) | 半導体装置の半田塗布方法 | |
| US20050023682A1 (en) | High reliability chip scale package | |
| JP3306981B2 (ja) | 半導体装置用リードフレームへの接着剤塗布方法 | |
| JPS63310140A (ja) | 電子回路装置とその製造方法 | |
| JPH03155144A (ja) | ベアー半導体ｉｃチップ実装方法 | |
| JPH01278032A (ja) | ワイヤボンディング方法 | |
| KR100439188B1 (ko) | 반도체 패키지 몰딩장치 | |
| JP4029844B2 (ja) | ダイボンディング方法 | |
| KR100206944B1 (ko) | 반도체 패키지의 다이본딩방법 | |
| JPH04370940A (ja) | チップコート樹脂封止枠の形成方法および電子装置の製造方法 | |
| JPH0379044A (ja) | 半導体素子の樹脂封止方法 | |
| JP2835329B2 (ja) | 半導体素子の封止方法 | |
| JPH0582050U (ja) | ハイブリッドｉｃ | |
| JPH04121748U (ja) | 半導体装置 | |
| JPH03194941A (ja) | 半導体チップの樹脂封止方法 | |
| JPH0334552A (ja) | 半導体ベアチップ | |
| JPH0220032A (ja) | 半導体素子の樹脂封止方法 | |
| JPS61214438A (ja) | 半導体装置の樹脂封止方法 | |
| JPH04225539A (ja) | 半導体装置の製造方法 | |
| JP2003309134A (ja) | 電子部品製造方法および電子部品 | |
| JPS59202653A (ja) | 半導体素子の封止方法 |