JPH04370940A - チップコート樹脂封止枠の形成方法および電子装置の製造方法 - Google Patents

チップコート樹脂封止枠の形成方法および電子装置の製造方法

Info

Publication number
JPH04370940A
JPH04370940A JP17462591A JP17462591A JPH04370940A JP H04370940 A JPH04370940 A JP H04370940A JP 17462591 A JP17462591 A JP 17462591A JP 17462591 A JP17462591 A JP 17462591A JP H04370940 A JPH04370940 A JP H04370940A
Authority
JP
Japan
Prior art keywords
sealing frame
resin
chip
coat resin
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17462591A
Other languages
English (en)
Inventor
Kazuhiro Fuchimoto
縁本 和博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP17462591A priority Critical patent/JPH04370940A/ja
Publication of JPH04370940A publication Critical patent/JPH04370940A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子部品等を封止する
樹脂の流れ防止用封止枠を、プリント配線板等の基板上
に形成する方法に関する。
【0002】
【従来の技術】近年の電子機器の小型化に伴い、プリン
ト配線板上やパッケージ内での高密度実装が盛んに行わ
れている。高密度実装では、IC等の電子部品をベアチ
ップ状態で基板実装することで実装密度の向上、基板面
積の縮小を図っている。基板に実装されたベアチップは
ワイヤーボンドで配線された後、保護するためにチップ
コート樹脂で封止する必要がある。封止は、軟化した樹
脂をベアチップ等の電子部品に塗布して形成される。こ
のとき塗布した樹脂が基板上に広がるのを防止するため
、あらかじめ電子部品の周囲を封止枠で囲っていた。 上記封止枠は以下の方法で形成していた。 (a) 専用金型を用い樹脂性の封止枠を形成する。 (b) プリント配線板上の上記封止枠を固定する場所
に接着剤を塗布する。 (c) 接着剤を塗布した場所にプレイサーを用いて封
止枠を配置し固着する。
【0003】
【発明が解決しようとする課題】しかし、上記提示され
た封止枠の形成方法では以下のような問題があった。 (あ)個々の電子部品の大きさに相当する封止枠を専用
金型により作成する必要がある。 (い)上記封止枠を接着するための接着剤塗布やプレイ
サー等の装置が必要である。 (う)上記装置では、所定の位置に接着剤を塗布する精
度と、さらにその接着剤上に封止枠を配置する為の高い
精度が要求される。 したがって、上記方法では成形の工程数が多くなり、多
品種少量生産に適さない。これを解決するために、封止
枠をスクリーン等を用いた印刷法で形成する方法が考え
られる。しかし、スクリーン印刷法で塗布されるインク
厚は、使用するスクリーンの厚さに制限される。したが
って、最も厚いスクリーンを用いても、その厚さは10
0 μm程度であり、形成できる封止枠の高さも最大1
00 μm程度となる。よって、この最大高さでは、封
止枠内にチップコート樹脂を充分満たすのに不充分であ
る。本発明は、スクリーン印刷法等で工程数少なく且つ
チップコート樹脂を充分満たすことが出来る封止枠の形
成法を提供するものである。
【0004】
【課題を解決するための手段】本発明は、上記課題を解
決するために成されたもので、まず、チップコート樹脂
を充填する基板面の外周に、発泡性樹脂を塗着する工程
を行い、次いで、前記塗着した発泡性樹脂を加熱処理し
て、所定高の封止枠に形成する工程を行うチップコート
樹脂封止枠の形成法である。
【0005】
【作用】予め、チップコート樹脂を充填する基板面の外
周に、発泡性樹脂を塗着し、上記発泡性樹脂を加熱処理
して膨張させることで、所定高の封止枠が得られる。
【0006】
【実施例】本発明の実施例を図に基づいて説明する。図
1は本発明の方法を説明する図、図2から図5は本発明
の形成方法を工程順に説明する図である。
【0007】図1に示す如く、基板1上には、所定形状
の配線パターン2が形成され、さらに電子部品を搭載す
るためのダイパッド3が設けられている。このダイパッ
ド3上で配線されたベアーチップ6及びワイヤーボンド
7を保護するため、図中斜線領域S上にチップコート樹
脂が充填される。そのため後述するように、この領域S
の外周に発泡性樹脂4を塗着し、封止枠5を形成する。 発泡性樹脂4は、スクリーン印刷法等で塗着したあと加
熱処理し、所定高Hまで膨張する。よって、少なくとも
高さHのチップコート樹脂を充填できる封止枠5となり
、基板上に配線された電子部品等を十分保護できるチッ
プコート樹脂を形成することができる。
【0008】図2から図5は、具体的な封止枠の形成工
程の一例を示している。本実施例では、基板の一つとし
てプリント配線板を用いて説明する。図2Aは、プリン
ト配線板を説明する図であり、図2Bは、図2Aのイ−
イ線矢視断面図を示す。プリント配線板11上に配線パ
ターン2が形成されている。この配線パターン2の中央
には電子部品搭載用のダイパッド3が設けられている。 このダイパッド3の周囲に、電子部品(図5参照)が搭
載された後樹脂封止するための領域Sを設ける。尚、配
線パターン2上には、ダイパッド3の周辺部を除いて(
図中斜線部)、樹脂性オーバコートが施されている。
【0009】図3Aは、発泡性樹脂4を印刷した様子を
示す図である。また、図3Bは、図3Aのロ−ロ線矢視
断面図を示している。まず第1の工程として、基板上の
領域Sの外周を囲むように発泡性樹脂4を例えばスクリ
ーン印刷法で塗着する。通常スクリーンの厚さは100
 μm程度なので上記塗着される発泡性樹脂4の高さh
も約100 μm程度になる。このスクリーン印刷法を
用いることで、封止枠を適正な位置に高精度で成形する
ことができる。また、スクリーンに描かれたパターン幅
や形状を変えることで、封止枠の大きさを調節できる。
【0010】第2の工程として、図4A、Bに示す如く
、スクリーン印刷法で塗着された発泡性樹脂4を例えば
150 ℃で5分間加熱する。この条件下において発泡
性樹脂4は高さHまで膨張する。高さHは約500 μ
mになり、チップコート樹脂を充分満たすことができる
封止枠5となる。その後、図5A、Bに示す如く、ダイ
パッド3に電子部品として例えばベアーチップ6を搭載
し、ワイヤーボンド7で配線パターン2と接続する。こ
の後、チップコート樹脂8を封止枠5内に充填する。そ
して上記チップコート樹脂8を加熱硬化すれば、ベアー
チップ6及びワイヤーボンド7は封止される。
【0011】上記説明の発泡性樹脂4は、エポキシ系接
着剤と加熱膨張する発泡剤とを混合したものから成る。 したがって、プリント配線板以外の金属基板、セラミッ
ク基板、リードフレーム等にも接着性が良く、封止枠5
を形成することが可能である。また上記発泡性樹脂4を
塗着する方法として印刷法以外に、基板に直接描画する
描画法でも塗着できる。尚、上記の説明ではベアーチッ
プ6を搭載する前に熱処理をしたが、本発明はこれに限
定されることなく例えばベアーチップ6を搭載したのち
熱処理を行うことも可能である。
【0012】
【発明の効果】本発明の封止枠形成法によると以下のよ
うな効果が得られる。 a)スクリーン印刷法を使用できるので、適正な位置に
且つ高精度の封止枠を形成できる。 b)スクリーン印刷法により基板上に一括して封止枠を
形成できるため、封止枠専用金型、接着剤塗布及びプレ
イサー等の装置が不要である。 上記効果により、工程数及びコストの低減が可能となる
。したがって多品種少量生産にも適する。
【図面の簡単な説明】
【図1】本発明の方法による封止枠を説明する図である
【図2】Aはプリント配線板を説明する平面図、Bは図
2Aのイ−イ線矢視断面図である。
【図3】Aはプリント配線板に樹脂を印刷した状態を示
す平面図、Bは図3Aのロ−ロ線矢視断面図である。
【図4】Aは樹脂を加熱処理した状態を示す平面図、B
は図4Aのハ−ハ線矢視断面図である。
【図5】Aはチップコート樹脂を充填した状態を示す平
面図、Bは図5Aのニ−ニ線矢視断面図である。
【符号の説明】
1  基板 4  発泡性樹脂 5  封止枠 8  チップコート樹脂

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  チップコート樹脂の流れを防止する封
    止枠を、プリント配線板やリードフレーム等の基板上に
    形成する方法において、チップコート樹脂を充填する基
    板面の外周に、発泡性樹脂を塗着する工程と、前記発泡
    性樹脂を加熱処理して、所定高の封止枠に形成する工程
    とからなるチップコート樹脂封止枠の形成法。
JP17462591A 1991-06-19 1991-06-19 チップコート樹脂封止枠の形成方法および電子装置の製造方法 Pending JPH04370940A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17462591A JPH04370940A (ja) 1991-06-19 1991-06-19 チップコート樹脂封止枠の形成方法および電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17462591A JPH04370940A (ja) 1991-06-19 1991-06-19 チップコート樹脂封止枠の形成方法および電子装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04370940A true JPH04370940A (ja) 1992-12-24

Family

ID=15981868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17462591A Pending JPH04370940A (ja) 1991-06-19 1991-06-19 チップコート樹脂封止枠の形成方法および電子装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04370940A (ja)

Similar Documents

Publication Publication Date Title
JP2004525512A (ja) フリップチップの相互接続を精度良く封止するための装置及び方法
JP2002279384A (ja) 携帯可能電子媒体及びその製造方法
JPS624351A (ja) 半導体キヤリアの製造方法
US6067709A (en) Applying encapsulating material to substrates
JPH0745641A (ja) 半導体装置の実装方法
KR20000050486A (ko) 볼 그리드 어레이 반도체 패키지의 인캡슐레이션 방법
JPH04370940A (ja) チップコート樹脂封止枠の形成方法および電子装置の製造方法
JPH0888464A (ja) フリップチップ実装方法
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
JPH0350853A (ja) 半導体装置の半田塗布方法
US20040229406A1 (en) Stencil and method for depositing material onto a substrate
JPH05109929A (ja) 半導体の封止方法
JP2535991B2 (ja) 回路基板のコ―ティング方法
JP2005057280A (ja) 高信頼性チップスケールパッケージ
JP2746234B2 (ja) 混成集積回路装置およびその製造方法
JPH04299847A (ja) ベアチップの封止方法
JPS6353955A (ja) プリント配線基板の封止枠の形成方法
JP2606858B2 (ja) 半導体装置及びその製造方法
JPH03123040A (ja) 半導体装置の製造方法
JPS6046039A (ja) 半導体素子のボンデング方法
JPH04137657A (ja) 混成集積回路基板
JPH05226391A (ja) Icチップの封止方法
JP2835329B2 (ja) 半導体素子の封止方法
JP2001198928A (ja) 樹脂封止型半導体装置の製造方法
JP2880877B2 (ja) 半導体装置のリード矯正方法および半導体装置の実装方法