JPH05226391A - Ｉｃチップの封止方法 - Google Patents

Ｉｃチップの封止方法

Info

Publication number
JPH05226391A
JPH05226391A JP348892A JP348892A JPH05226391A JP H05226391 A JPH05226391 A JP H05226391A JP 348892 A JP348892 A JP 348892A JP 348892 A JP348892 A JP 348892A JP H05226391 A JPH05226391 A JP H05226391A
Authority
JP
Japan
Prior art keywords
chip
sealing resin
sealing
resin
air
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP348892A
Other languages
English (en)
Inventor
Norimasa Takada
教正 高田
Yoshifumi Moriyama
好文 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP348892A priority Critical patent/JPH05226391A/ja
Publication of JPH05226391A publication Critical patent/JPH05226391A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】封止樹脂の表面の平坦性を実現し、自動実装機
での実装を可能として製造コストを下げる。 【構成】封止樹脂１をＩＣチップ７上に滴下する工程
と、滴下した硬化前の封止樹脂１の表面をエアブローす
る工程とを含んで構成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＩＣチップの封止方法に
関し、特に、封止樹脂の表面を平坦に形成するための混
成集積回路装置のＩＣチップの封止方法に関する。
【０００２】
【従来の技術】従来から用いられている混成集積回路装
置におけるＩＣチップの封止方法は、図２に示すよう
に、例えば、液状のエポキシ系の封止樹脂１を入れたシ
リンジ２の上方からかけた空気圧により、シリンジ２の
下にとりつけたノズル３から封止樹脂１を滴下して封止
樹脂１が自ら流れて枠５でかこまれた領域内を充てん
し、ボンディングワイヤ６で基板４と接続しているＩＣ
チップ７を被覆する。この時、封止樹脂１の粘度を下げ
て流れ性を良くするために、通常、封止樹脂１自体、ま
たは、基板４を加熱する方法がとられる。ＩＣチップ７
を封止樹脂１で被覆した後、全体を加熱して封止樹脂１
を硬化させ封止工程を終了としていた。
【０００３】
【発明が解決しようとする課題】この従来のＩＣチップ
の封止方法では、以下に述べる問題点がある。
【０００４】エポキシ系の封止樹脂は、通常、粘度が高
く、流れにくい性質をもっている。
【０００５】第１に、枠の内のすみずみまで封止樹脂で
充てんする工程に時間がかかり、製造コストの上昇をま
ねく。
【０００６】第２に封止樹脂の表面に図３に示すような
うねりが発生しやすい。特に、封止樹脂１の表面を吸着
して混成集積回路装置を自動搭載機で他の基板上に搭載
する場合には、吸着できないという不具合をおこす。
【０００７】本発明の目的は、封止樹脂による充てんが
容易で、自動機搭載により安価な混成集積回路装置が得
られるＩＣチップの封止方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、基板上にＩＣ
チップを搭載した混成集積回路装置における封止樹脂に
よるＩＣチップの封止方法において、前記封止樹脂を前
記ＩＣチップ上に滴下する工程と、滴下した硬化前の前
記封止樹脂の表面をエアブローする工程とを含む。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
【００１０】図１（ａ），（ｂ）は、本発明の一実施例
を説明する工程順に示したＩＣチップ封止部の断面図で
ある。
【００１１】まず、図１（ａ）に示すように、封止樹脂
１をノズル３からＩＣチップ７上に滴下する。
【００１２】次に、図１（ｂ）に示すように、シリンジ
２を移動しエアブロー用の吹きつけ口８を滴下した封止
樹脂１上に固定し、硬化前の封止樹脂１の表面にエアを
吹きつける。エアの吹きつけ条件は、例えば、０．１〜
０．２５ｋｇ／ｃｍ2 とする。
【００１３】第２の実施例として、エアブロー用の吹き
かけ口を移動させながら封止樹脂の表面にエアを吹きつ
けることもできる。
【００１４】さらに、第３の実施例として、封止樹脂を
滴下するシリンジの近傍にエアブロー用の吹きつけ口を
配置し、封止樹脂を滴下しながら同時にエアを封止樹脂
の表面に吹きつけることもできる。
【００１５】いずれの実施例の場合も、吹きつけるエア
の力で封止樹脂の広がりを促進させている。
【００１６】
【発明の効果】以上説明したように本発明は、封止樹脂
をＩＣチップ上に滴下する工程と、滴下した硬化前の封
止樹脂の表面をエアブローする工程を含んでいるので、
枠の中を封止樹脂で充てんする時間が短縮でき、製造コ
ストを下げることができる効果がある。例えば、枠の内
側が約１０ｍｍ角の場合、充てん時間が約１５秒から約
１０秒と２／３に短縮できた。
【００１７】また、枠のコーナ部のすみずみまで均一な
平坦性をもつ封止樹脂の表面を実現することができ、自
動搭載機での実装も可能となり実装コストを下げること
ができる効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を説明する工程順に示したＩ
Ｃチップ封止部の断面図である。
【図２】従来の混成集積回路装置のＩＣチップの封止方
法を説明するＩＣチップ封止部の断面図である。
【図３】従来の混成集積回路装置の不具合の一例を示す
ＩＣチップ封止部の断面図である。
【符号の説明】
１ 封止樹脂 ２ シリンジ ３ ノズル ４ 基板 ５ 枠 ６ ボンディングワイヤ ７ ＩＣチップ ８ 吹きつけ口

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 基板上にＩＣチップを搭載した混成集積
    回路装置における封止樹脂によるＩＣチップの封止方法
    において、前記封止樹脂を前記ＩＣチップ上に滴下する
    工程と、滴下した硬化前の前記封止樹脂の表面をエアブ
    ローする工程とを含むことを特徴とするＩＣチップの封
    止方法。
JP348892A 1992-01-13 1992-01-13 Ｉｃチップの封止方法 Pending JPH05226391A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP348892A JPH05226391A (ja) 1992-01-13 1992-01-13 Ｉｃチップの封止方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP348892A JPH05226391A (ja) 1992-01-13 1992-01-13 Ｉｃチップの封止方法

Publications (1)

Publication Number Publication Date
JPH05226391A true JPH05226391A (ja) 1993-09-03

Family

ID=11558727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP348892A Pending JPH05226391A (ja) 1992-01-13 1992-01-13 Ｉｃチップの封止方法

Country Status (1)

Country Link
JP (1) JPH05226391A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354554A (ja) * 1998-06-09 1999-12-24 Tokin Corp Ｉｃチップの封止方法およびｉｃカードの製造方法
JP2006332421A (ja) * 2005-05-27 2006-12-07 Sony Chemical & Information Device Corp 機能素子実装モジュール及びその製造方法
EP3319116A1 (fr) * 2016-11-03 2018-05-09 STMicroelectronics (Grenoble 2) SAS Procédé de réalisation d'une connexion électrique entre une puce électronique et une plaque de support et dispositif électronique

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5383463A (en) * 1976-12-28 1978-07-22 Seiko Instr & Electronics Ltd Packaging method of semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5383463A (en) * 1976-12-28 1978-07-22 Seiko Instr & Electronics Ltd Packaging method of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354554A (ja) * 1998-06-09 1999-12-24 Tokin Corp Ｉｃチップの封止方法およびｉｃカードの製造方法
JP2006332421A (ja) * 2005-05-27 2006-12-07 Sony Chemical & Information Device Corp 機能素子実装モジュール及びその製造方法
EP3319116A1 (fr) * 2016-11-03 2018-05-09 STMicroelectronics (Grenoble 2) SAS Procédé de réalisation d'une connexion électrique entre une puce électronique et une plaque de support et dispositif électronique

Similar Documents

Publication Publication Date Title
US6518186B1 (en) Use of residual organic compounds to facilitate gate break on a carrier substrate for a semiconductor device
JP3180794B2 (ja) 半導体装置及びその製造方法
US20080134484A1 (en) Apparatus and process for precise encapsulation of flip chip interconnects
CN103109361B (zh) 一种半导体封装中的底胶填充方法及设备
US6326240B1 (en) Apparatus for packaging semiconductor device and method for packaging the same
US20040106233A1 (en) Integrated circuit packaging for improving effective chip-bonding area
US20090309238A1 (en) Molded flip chip package with enhanced mold-die adhesion
JPH05226391A (ja) Ｉｃチップの封止方法
JP2000082725A (ja) センタパッド型半導体パッケ―ジ素子の製造方法
JPH1050918A (ja) リードフレームに液状の接着剤を塗布して形成された不連続的な接着層を有するリードオンチップ半導体パッケージ及びその製造方法
JP2003124401A (ja) モジュールおよびその製造方法
JP2612536B2 (ja) 半導体の製造方法
JP2006295186A (ja) 無テープのダイアタッチ方式による集積回路パッケージプロセス
JP3014577B2 (ja) 半導体装置の製造方法
JPH1187420A (ja) 接着剤塗布方法、接着剤塗布装置、及び半導体部品実装方法
CN113161246B (zh) 底填胶填充芯片边缘区域的工艺方法
JP2679224B2 (ja) 半導体装置の製造方法
JPH04157757A (ja) 樹脂封止型半導体装置及びその製造方法
JP2928755B2 (ja) 電子部品の製造方法
JP2000277564A (ja) 半導体装置及びその製造方法
JPH01133328A (ja) 半導体素子の封止方法
JPH0964076A (ja) Ｉｃチップの封止基板と封止方法と封止装置
JPH05299469A (ja) 半導体装置およびその製造方法
JPH05243413A (ja) 半導体装置
JP2002076198A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980106