JP2880877B2 - 半導体装置のリード矯正方法および半導体装置の実装方法 - Google Patents

半導体装置のリード矯正方法および半導体装置の実装方法

Info

Publication number
JP2880877B2
JP2880877B2 JP5128062A JP12806293A JP2880877B2 JP 2880877 B2 JP2880877 B2 JP 2880877B2 JP 5128062 A JP5128062 A JP 5128062A JP 12806293 A JP12806293 A JP 12806293A JP 2880877 B2 JP2880877 B2 JP 2880877B2
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
lead
wiring board
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5128062A
Other languages
English (en)
Other versions
JPH06314763A (ja
Inventor
秀幸 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP5128062A priority Critical patent/JP2880877B2/ja
Publication of JPH06314763A publication Critical patent/JPH06314763A/ja
Application granted granted Critical
Publication of JP2880877B2 publication Critical patent/JP2880877B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、表面実装型リード付き
半導体装置のリード矯正方法およびリード付き半導体装
置の実装方法に関する。
【0002】
【従来の技術】通常、リード付き半導体装置は、樹脂封
止の終了した後、タイバーを切断・除去し、外部リード
に半田めっき等の外装処理を行い、外部リードを所定の
形状に成形することによって作製される。
【0003】外部リードの成形方法を図6を参照して説
明する。図6は、SOP(Small Outline Package )型
の半導体装置用のリード成形金型の斜視図である。同図
に示されるように、このタイプの半導体装置1は、樹脂
パッケージ1aと、樹脂パッケージ1aの向き合った2
側面から導出される複数の外部リード1bとを有する。
金型は、下金型6および上金型7とから構成され、下金
型6には、下金型リード押さえ面6aとリード先端部押
さえ面6bとが形成されており、上金型7には、上金型
リード押さえ面7aが形成されている。
【0004】リード成形工程では、半導体装置1の外部
リード1bの根元を、下金型リード押さえ面6aと上金
型リード押さえ面7aとで上下から挟んで固定し、この
状態で上方からポンチを降下させて外部リード1bを押
し下げ、ポンチで外部リードをリード先端部押さえ面6
bに押し付けることにより、外部リードをガルウィング
(Gull Wing )状に成形する。
【0005】次に、図7を参照して半導体装置の従来の
実装方法について説明する。まず、配線基板2上の電極
2aにスクリーン印刷法にて半田ペースト3aを印刷す
る[図7の(a)]。次に、真空吸着ノズルにて半導体
装置をピックアップし、画像認識により半導体装置の外
部リード1bと配線基板の電極2aとの位置合わせを行
い、半導体装置1を配線基板2上に搭載する[図7の
(b)]。その後、リフローにて半田を溶融し、温度を
降下させて半田3にて外部リード1bを電極2aに接続
する[図7の(c)]。
【0006】
【発明が解決しようとする課題】樹脂封止型半導体装置
の中には、樹脂部分に反りが生じているものがある。そ
の場合、樹脂パッケージから導出される外部リードは同
一平面に存在しないことになり、リフローによる半田付
けに接続不良の発生する可能性が高くなる。反りの発生
原因としては、リードフレームと封止樹脂との熱収縮の
差、封止樹脂の不均一性に伴う部分的収縮の差等が考え
られている。このような反りのある半導体装置にたい
し、上述のリード成形を行った場合、リード成形工程中
には、リードの根元は下金型リード押さえ面6aと上金
型リード押さえ面7aとの間に挟まれるため、一時的に
矯正されるが、リード成形金型から取り出した時点でリ
ードはその弾性により元の位置に復帰する。その結果、
リード先端部のコプラナリティ(同一平面性)が損なわ
れることになる。
【0007】一方、近年外部リードのファインピッチ化
が進み、それにつれてブリッジ防止のため実装時に半田
ペーストをより薄く塗付しなければならなくなってきて
おり、そのため、ユーザサイドからの半導体装置のコプ
ラナリティに対する要求は一段と厳しくなってきてい
る。
【0008】而して、外部リードのコプラナリティを改
善する技術として、特開平2−272752号公報にお
いて、リード成形後に矯正用金型を用い、外部リードを
挟持して上下動させるものが提案されている。しかし、
この矯正手段では、半導体装置の形状毎に別々の挟持
部材および矯正金型が必要となる、半導体装置を1個
ずつ挟持する必要があるため、装置が大型化しまた量産
性も悪い、金型に外部リードが複数回衝突するためリ
ード表面の半田がこすれ半田くずが発生する、等の欠点
があった。
【0009】したがって、本発明の目的とするところ
は、大規模な装置を用いることなく、単純な方法で外部
リードのコプラナリティを高めることができるようにす
ることであり、このことにより半田ペーストの塗付を薄
くできるようにし、そして半田ブリッジの防止と半導体
装置の確実な接続とを同時に達成できるようにすること
である。
【0010】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、樹脂封止型半導体装置を封止樹脂
のガラス転移点以上に加熱して封止樹脂を軟化させる工
程[図1の(a)、図2の(c)]と、半導体装置全体
を温度差の少ない状態に保持しつつ徐冷する工程[図1
の(b)、図2の(d)]と、を含む半導体装置のリー
ド矯正方法が提供される。そして、上記軟化工程および
徐冷工程において、半導体装置1上に重り5を載置する
ことができる。
【0011】また、本発明による半導体装置の実装方法
は、半導体装置を半田ペーストの塗付された配線基板上
に搭載し[図4の(b)]半導体装置上に重りを載置す
る工程[図4の(c)]と、半導体装置の封止樹脂のガ
ラス転移点以上に加熱して封止樹脂を軟化させる工程
[図4の(d)]と、半導体装置全体を温度差の少ない
状態に保持しつつ徐冷して半導体装置を配線基板上の配
線に接続する工程[図4の(e)]と、を含むものであ
る。
【0012】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1は、本発明の第1の実施例の実装方法
を示す工程流れ図である。図1に示されるように、この
実施例では、半導体装置を配線基板に搭載するに先立っ
て半導体装置に対して熱処理を施す。すなわち、半導体
装置1を加熱し1分間170℃に保つ。封止樹脂のガラ
ス転移点は約150℃であるため、170℃に加熱され
ると、樹脂は軟化状態となり、樹脂パッケージの反りは
緩和される[図1の(a)]。
【0013】その後、樹脂部が均等な温度分布を保持で
きるようにしながら(例えば、樹脂部の上部と下部との
温度差が10℃以下になるようにしながら)室温にまで
冷却すると、樹脂は反らずに硬化し、その結果コプラナ
リティは改善される[図1の(b)]。実際、約40μ
mあった樹脂パッケージの反りは上記処理により約10
μmに改善された。
【0014】一方、配線基板2に半田ペースト3aを印
刷し[図1の(c)]し、リードの矯正された半導体装
置を搭載する[図1の(d)]。その後、半田リフロー
を行って、半導体装置1の外部リード1bを配線基板2
の電極2aに半田3により接続する[図1の(e)]。
本実施例によれば、配線基板への搭載に先立って半導体
装置の外部リードが矯正されているため、一部の外部リ
ードが半田ペーストにまで到達することができない事態
を回避することができ、全ての外部リードを確実に半田
付けすることが可能になる。
【0015】図2は、本発明の第2の実施例を示す工程
流れ図である。本実施例では、まず半導体装置1を定盤
4上に載置する[図2の(a)]。ここで、最も高い外
部リード1bと定盤4との間には、図3に示すように、
隙間gが存在しているものとする。さらに半導体装置1
上に重り5を載置する[図2の(b)]。この状態で加
熱し、1分間170℃に維持する。170℃は、樹脂の
ガラス転移点150℃よりも高いため樹脂は軟化状態と
なり、樹脂パッケージの反りは緩和され上記隙間gは減
少するが、ここで半導体装置上には重り5が載置されて
いるため、その相乗効果により隙間gは0に近づきコプ
ラナリティは先の実施例の場合よりもよくなる[図2の
(c)]。その後、温度むらの生じないようにして室温
まで冷却すると、反りが再び発生することはなくコプラ
ナリティに優れた半導体装置が得られる[図2の
(d)]。次いで、半導体装置上の重り5を除去する
[図2の(e)]。
【0016】一方、配線基板2に半田ペースト3aを印
刷し[図2の(f)]、その上に外部リードの平坦性の
得られた半導体装置1を搭載する[図2の(g)]。そ
の後、半田リフローを行って、半導体装置1の外部リー
ド1bを配線基板2の電極2aに半田付けする[図1の
(h)]。本実施例によれば、先の実施例の場合よりも
高いコプラナリティが得られるので、配線基板に印刷す
る半田ペーストをより薄くすることができる。
【0017】図4は、本発明の第3の実施例を示す工程
断面図である。この実施例では、まず配線基板2上に半
田ペースト3aを印刷し[図4の(a)]し、その上に
未矯正の外部リードを有する半導体装置1を搭載する
[図4の(b)]。側面から見たこのときの状態を図5
の(a)に示すが、リードが未矯正であるため、半田ペ
ースト3aと最も高い外部リード1bとの間には隙間g
が存在している。ここで半導体装置1上に重り5を載置
する[図4の(c)]と、半導体装置1は、重り5によ
る加重のため少し沈み、上記隙間gは減少する[図5の
(b)]。
【0018】この状態で170℃に加熱する。170℃
は、樹脂のガラス転移点150℃よりも高いため樹脂は
軟化状態となり、樹脂パッケージ1aは重り5の加重に
より容易に変形して上記隙間gを0に近づける。このと
き同時に半田リフローが行われる[図4の(d)]。そ
の後、徐冷し、半田3の固化を待って重りを除去する
[図4の(e)]。この実施例によれば、外部リードの
矯正と半田リフローが同時に行われるため効率よく作業
を行うことができる。
【0019】以上好ましい実施例について説明したが、
本発明はこれら実施例に限定されるものではなく、特許
請求の範囲に記載された本発明の範囲内において各種の
変更が可能である。また、本発明は、SOP型半導体装
置ばかりでなく、QFP(Quad Flat Package )型等の
他の表面実装型リード付き半導体装置にも適用しうるも
のである。
【0020】
【発明の効果】以上説明したように、本発明による半導
体装置の実装方法は、半導体装置を配線基板上に搭載す
るに先立って重りを載置する等しつつ、あるいは配線基
板上で半導体装置上に重りを載置して、加熱により樹脂
パッケージを軟化させて外部リードの矯正を行うもので
あるので、以下の効果を奏することができる。 (1)外部リードのコプラナリティが不十分であるため
の半導体装置の接続不良が減少する。 (2)配線基板に印刷する半田ペーストの膜厚を薄くす
ることができるので、ブリッジ不良を減少させることが
できる。 (3)半導体装置の形状に応じた複数の金型を用意した
り大規模なリード矯正装置を用いる必要がなくなり、ま
た矯正作業が簡易化されるため、半導体装置のコストダ
ウンを図ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例の実装方法を示す工程流
れ図。
【図2】本発明の第2の実施例の実装方法を示す工程流
れ図。
【図3】本発明の第2の実施例を説明するための部分側
面図。
【図4】本発明の第3の実施例の実装方法を示す工程流
れ図。
【図5】本発明の第3の実施例を説明するための部分側
面図。
【図6】半導体装置の外部リードの成形方法を示す斜視
図。
【図7】従来例の実装方法を示す工程流れ図。
【符号の説明】
1 半導体装置 1a 樹脂パッケージ 1b 外部リード 2 配線基板 2a 電極 3 半田 3a 半田ペースト 4 定盤 5 重り 6 下金型 6a 下金型リード押さえ面 6b リード先端部押さえ面 7 上金型 7a 上金型リード押さえ面
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 23/50,21/56 H05K 3/34

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 樹脂封止型半導体装置を封止樹脂のガラ
    ス転移点以上に加熱して封止樹脂を軟化させる工程と、
    半導体装置全体を温度差の少ない状態に保持しつつ徐冷
    する工程と、を含む半導体装置のリード矯正方法。
  2. 【請求項2】 樹脂封止型半導体装置を定盤上に載置し
    該半導体装置上に重りを載置した状態で封止樹脂のガラ
    ス転移点以上に加熱して封止樹脂を軟化させる工程と、
    半導体装置全体を温度差の少ない状態に保持しつつ徐冷
    する工程と、を含む半導体装置のリード矯正方法。
  3. 【請求項3】 樹脂封止型半導体装置を封止樹脂のガラ
    ス転移点以上に加熱して封止樹脂を軟化させる工程と、
    半導体装置全体を温度差の少ない状態に保持しつつ徐冷
    する工程と、半田ペーストの塗付された配線基板上に半
    導体装置を搭載する工程と、半田リフローにより半導体
    装置を配線基板上の配線に接続する工程と、を含む半導
    体装置の実装方法。
  4. 【請求項4】 樹脂封止型半導体装置を定盤上に載置し
    該半導体装置上に重りを載置した状態で封止樹脂のガラ
    ス転移点以上に加熱して封止樹脂を軟化させる工程と、
    半導体装置全体を温度差の少ない状態に保持しつつ徐冷
    する工程と、半田ペーストの塗付された配線基板上に半
    導体装置を搭載する工程と、半田リフローにより半導体
    装置を配線基板上の配線に接続する工程と、を含む半導
    体装置の実装方法。
  5. 【請求項5】 樹脂封止型半導体装置を半田ペーストの
    塗付された配線基板上に搭載し半導体装置上に重りを載
    置する工程と、半導体装置の封止樹脂のガラス転移点以
    上に加熱して封止樹脂を軟化させる工程と、半導体装置
    全体を温度差の少ない状態に保持しつつ徐冷して半導体
    装置を配線基板上の配線に接続する工程と、を含む半導
    体装置の実装方法。
JP5128062A 1993-04-30 1993-04-30 半導体装置のリード矯正方法および半導体装置の実装方法 Expired - Lifetime JP2880877B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5128062A JP2880877B2 (ja) 1993-04-30 1993-04-30 半導体装置のリード矯正方法および半導体装置の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5128062A JP2880877B2 (ja) 1993-04-30 1993-04-30 半導体装置のリード矯正方法および半導体装置の実装方法

Publications (2)

Publication Number Publication Date
JPH06314763A JPH06314763A (ja) 1994-11-08
JP2880877B2 true JP2880877B2 (ja) 1999-04-12

Family

ID=14975536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5128062A Expired - Lifetime JP2880877B2 (ja) 1993-04-30 1993-04-30 半導体装置のリード矯正方法および半導体装置の実装方法

Country Status (1)

Country Link
JP (1) JP2880877B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2882013B2 (ja) * 1990-09-06 1999-04-12 ソニー株式会社 封止済リードフレームの加工方法
JPH0541577A (ja) * 1991-08-06 1993-02-19 Fujitsu Ltd プリント板の反り矯正方法及びその矯正装置

Also Published As

Publication number Publication date
JPH06314763A (ja) 1994-11-08

Similar Documents

Publication Publication Date Title
US5492866A (en) Process for correcting warped surface of plastic encapsulated semiconductor device
JP2003282809A (ja) 半導体装置およびその製造方法
JP2880877B2 (ja) 半導体装置のリード矯正方法および半導体装置の実装方法
JP2570583B2 (ja) 樹脂封止型半導体装置の製造方法及びその製造装置
US4761880A (en) Method of obtaining surface mount component planarity
JP2897479B2 (ja) リードフレーム
JP3003636B2 (ja) Bgaケース反り矯正工法
JPH0344040A (ja) 半導体装置及びその製造方法
JPH0621312A (ja) パッケージの製造方法
JPH05144988A (ja) 半導体装置の製造方法並びに半導体製造装置及びリードフレーム
JP2002151531A (ja) 半導体装置の製造方法
JPH04313245A (ja) 半導体装置の製造方法
JP2823328B2 (ja) 樹脂封止半導体装置の外部リード成形方法および外部リード成形装置
JP3479005B2 (ja) ダイボンダ
JP2551141B2 (ja) 半導体装置の製造方法
JPS6344998Y2 (ja)
JPH11214413A (ja) 半導体チップが実装されるキャリアテープ、これを用いた半導体装置の製造方法、およびこの製造方法によって製造された半導体装置
JPH0379044A (ja) 半導体素子の樹脂封止方法
JP2563471Y2 (ja) フラットパッケージ型半導体装置表面被着用ソルダマスク剤シート
JPH04256344A (ja) 混成集積回路装置
JP3611833B2 (ja) 半導体パッケージ用樹脂フレーム及び半導体パッケージの製造方法
JPS6151852A (ja) プリント基板およびその製造方法
JPS6321862A (ja) Icセラミツクパツケ−ジ用リ−ドフレ−ムの製造方法
JPH05206322A (ja) マルチチップパッケージ
JPH07161909A (ja) 樹脂封止型半導体装置