JP3479005B2 - ダイボンダ - Google Patents

ダイボンダ

Info

Publication number
JP3479005B2
JP3479005B2 JP26860599A JP26860599A JP3479005B2 JP 3479005 B2 JP3479005 B2 JP 3479005B2 JP 26860599 A JP26860599 A JP 26860599A JP 26860599 A JP26860599 A JP 26860599A JP 3479005 B2 JP3479005 B2 JP 3479005B2
Authority
JP
Japan
Prior art keywords
pellet
solder
collet
lead frame
die bonder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26860599A
Other languages
English (en)
Other versions
JP2001093917A (ja
Inventor
晃 大道
Original Assignee
エヌイーシーマシナリー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エヌイーシーマシナリー株式会社 filed Critical エヌイーシーマシナリー株式会社
Priority to JP26860599A priority Critical patent/JP3479005B2/ja
Publication of JP2001093917A publication Critical patent/JP2001093917A/ja
Application granted granted Critical
Publication of JP3479005B2 publication Critical patent/JP3479005B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301Thyristor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、リードフレーム上
に半導体ペレットをマウントするダイボンダに係り、中
でも、半田で半導体ペレットをリードフレームに接合す
るダイボンダに関する。
【0002】
【従来の技術】半導体ペレット(以降ペレットと呼ぶ)
をリードフレームの所定位置(ランド部)にマウントす
る場合の接合材には半田や樹脂等がある。半田による接
合は、これまで以下の方法が一般的にとられていた。マ
ウント後最終製品になるまでを含めて、その過程を図2
を用いて説明する。
【0003】一定間隔にランド部3が設けられた長尺帯
板状のリードフレーム1は、ダイボンダ(マウント装
置)のレール上を送られ、以下の各ポジションを順次経
由してペレット4のマウントが行われる。 (a)まず半田供給ポジションで、ランド部3に半田2
(通常ボール状)が載せられる。ランド部3は図中(W
×H)で表わす部分である。 (b)次の半田攪拌ポジションでは、載せられた半田2
が専用ツールによってペレット4の形状に押し広げられ
て、ランド部3一面に薄くのばされる。 (c)そして次のマウントポジションで、ウェーハから
矩形状に切り出されたペレット4がコレットで吸着され
て、ランド部3に移載されて接合される。コレットは最
初は高速で下降し、ペレット4の下面が半田2に接触す
る付近から低速となり、下止点でスクラブ動作を行う。
これは、ペレット4を半田2に押付けながら、XY平面
上でペレット4を水平方向に小さく動かすもので、ペレ
ット4の接合面全体に半田2を行き渡らせるために行わ
れる。なお、上記3つの各ポジションでは、レールの下
部にそれぞれヒーターブロックが内蔵されて、レールを
介してリードフレーム1は加熱されており、個別に温度
設定ができる構造となっている。引き続き、違う装置に
移し替えられ、次の処理が施される。 (d)ペレット4とリードフレーム1とが、ワイヤー5
でワイヤーボンディングされ、 (e)ペレット4とワイヤー5を含んだ全体部分が、上
から樹脂6でモールドされた後、 (f)リードフレーム1は1ペレット毎に切断されて、
サイリスタやトランジスタとなる。斜線部8の部分がプ
レスで切断され、除去される。
【0004】その結果、図3に示すサイリスタやトラン
ジスタ(以下トランジスタを代表)ができあがる。図3
は、トランジスタの表面、裏面及び側面を表わす。ラン
ド部3を含めたリードフレーム1の上方部分は放熱板1
0となり、下に延びた3本の足はプリント基板に挿入さ
れるピン11を形成する。なおリードフレーム1は、放
熱板10となる部分の板厚が厚く、ピン11となる部分
は薄い圧延材から成っている。
【0005】ところで、ペレット4の接合面は、Si基
板の表面にCrやNiが順次蒸着された後、その上にA
gあるいはAuが蒸着され、それが表面層となってい
る。その表面層はPbを主成分とする半田2との相性が
非常によく、ヒーターブロックによって200℃〜30
0℃に加熱され溶融した半田2が、ペレット4の接合面
になじんで広がることで、ペレット4がリードフレーム
1に接合される。また、リードフレーム1は素材のCu
に、AgメッキあるいはNiメッキが施されており、場
合によってはメッキされていないものもある。
【0006】なお、低い電気抵抗を確保すると同時に接
合強度を低下させず、またペレット4の放熱性能を悪化
させないようにするために、接合面の半田2には大きな
ボイド(気泡)がないことや、半田層はペレット4の接
合面全域に薄く広がって、全周に渡りペレット4の外周
からわずかにはみ出していることが品質上要求される。
【0007】しかし逆に、量が多すぎて、半田2がラン
ド部3の外にはみ出してはいけない。図4及び図5を用
いてこの理由を説明する。図4は、半田2の量が多く、
押し広げられた時に、半田2がランド部3からはみ出し
ている状態を示す。そのはみ出しは、上方左部分と右側
面部分の2個所にある。側面にはみ出した半田2は、リ
ードフレーム1の下面が加熱されているため、容易にそ
の裏面に回り込んでしまう。
【0008】図5は、それが製品となったトランジスタ
の表面、裏面及び側面を表わしたものである。上記ラン
ド部3からはみ出た半田2が、片方は表面に2aとな
り、またもう片方は裏面に2bとなって、樹脂モールド
された領域外にはみ出てしまっている。そうすると、半
田2と樹脂6の界面(隙間)から湿気が入り込んで、ト
ランジスタの耐湿性能を維持することができなくなる。
【0009】また、半田2のはみ出し量が多すぎて問題
となる他の例を、図6を用いて説明する。このリードフ
レーム1も一般的な形状であり、ランド部3が落ち込ん
でおり、その4個所が細いブリッジで、周りの部分に吊
り下げられた形態をとる。この周りの部分は、製品にな
った時にピンになる部分であって、ランド部3にペレッ
ト4をマウントした時に、ペレット4の上面とほぼ同じ
高さとなる。この形態は、ペレット4とピンを結ぶワイ
ヤー長を短くできるとともに、両者間に段差がなくなる
ことにより、ワイヤー5の引き回しに無理がなくなり、
ワイヤー5の断線もしくは端子間がワイヤー5でショー
トする等の不具合が発生し難いという利点がある。
【0010】ところが、外形が□3mm程度のペレット
4の場合、ランド部3とピンとなる部分の高さ方向の隙
間は0.2mm程度と大変小さいため、ランド部3から
半田2が多少はみ出すと、容易にランド部3とピンがシ
ョートしてしまい、製品は不良品となってしまう。
【0011】
【発明が解決しようとする課題】最近目覚しく需要が伸
びている電気製品の中に、携帯電話器やTVゲーム機が
あるが、それらは特に機器全体を小型化する要求が大変
強い製品である。その要求に答えるためには、それらに
内蔵されるトランジスタやコンデンサ等の電子部品を小
さくするとともに、中の電子部品の集積度を一層上げる
必要があった。その過程で、トランジスタにおいては、
ペレットを小型化するのみならず、その放熱板もできる
限り小さくしなければならなかった。
【0012】従来リードフレームのランド部は、ペレッ
トの接合面の大きさより十分に大きいものであった。具
体的に言うと、その余裕はペレットの各辺において1〜
2mmあった。ところが最近は、上に述べた理由によ
り、その余裕が0.2mm程度にまで小さくなってきて
いる。そうなると、従来の方法、つまり適量半田を供給
し、その半田をランド部上で攪拌し、最後にペレットを
その上でスクラブする方法で、半田をペレットの接合面
全域に行き渡らせつつ、ランド部からはみ出さないよう
にすることは、困難を極めた。
【0013】元来ランド部全域に、薄く半田を広げるこ
とが難しかったのに加え、スクラブをして、ペレットの
角部分まで半田を丁度行き渡らせても、逆にこのスクラ
ブ中に、ペレットの辺部分(直線部分)から半田が出
て、それがランド部からはみ出てしまった。勿論それを
嫌って半田の供給量を少なくすると、その場合は半田を
ペレットの接合面全域に広げることができなかった。
【0014】また、溶融した半田がランド部からはみ出
して、ひとたびリードフレームの裏面に回り込んでしま
うと、それはレールにも移り、当分の間、順次送られて
くるランド部の裏面にその半田が付着することになり、
不良品が連続して大量に出ることとなった。一方設備を
調整する観点からすると、レール上に溶融状態となって
付着した半田をきれいに除去することは大変困難であ
り、そのためには設備を長時間止めて対応に当たらねば
ならなかった。
【0015】そこで、本発明は、上述した問題点を解決
するために提案されたダイボンダである。その手段は、
まず、コレットでペレットを吸着しながら、ペレットを
リードフレームのペレットの大きさとほぼ同等の大きさ
ランド部に搭載する際、ランド部上に溶融状態となっ
た半田にペレットの下面が接触した時点で一旦コレット
の下降動作を停止し、一定時間その状態を維持した後に
再度下降させ、搭載工程を通してペレットをスクラブ動
作させることなく搭載することを特徴としている。
【0016】また、リードフレームはヒーターブロック
の上にあり、ヒーターブロックで加熱されながら、ペレ
ットを搭載し、コレットが一旦停止した後の下降スピー
ドは、最初の下降スピードと比較して変更可能なことも
特徴としている。
【0017】
【発明の実施の形態】以下添付図面にしたがって、本発
明に係るダイボンダの好ましい形態について詳説する。
なお、従来例と同じ構成部品については、従来例と同符
号を用いる。図1は、本発明のダイボンダを用いてペレ
ットをマウントする時の様子を、正面図で表わしたもの
である。これは、前に説明した図2(c)におけるC−
C断面部分に相当する個所を正面から眺めたものであ
る。
【0018】本発明のダイボンダは、前の従来例で説明
した半田攪拌ポジション(図2(b)参照)を持たない
が、他の構成は従来のダイボンダと同じである。また図
示はしないが、コレット12には真空吸着用の吸着穴が
設けられ、ペレット4の吸着・開放が可能で、またコレ
ット12は、ダイボンダにおける、上下動作、水平動作
や旋回動作が可能なピックアンドプレースユニットの先
端に配置されている。
【0019】図1に従って、マウントポジションにおけ
る主な動作及びそれに伴う作用・効果を説明する。 (a)ペレット4を吸着したコレット12が、リードフ
レーム1のランド部3上に下降してくる。この時は高速
で下降すればよい。半田2はヒーターブロックの熱で溶
融した状態である。この時、溶融して広がった半田2の
面積は、ペレット裏面より小さい量に設定しておく。 (b)ペレット4の裏面が溶融した半田2に接触した時
点で、コレット12は下降を一旦停止する。 (c)この間にペレット4の裏面が温められて、半田2
がペレット4の裏面になじんで裏面全域に広がってい
く。なお、半田2をなじますために、コレット12を無
理にスクラブ動作する必要はない。 (d)次に、このままコレット12が下止点まで下降す
る。すると、ペレット裏面全域に半田2が広がって、な
おかつペレット4の全周に渡り、半田2が外周からわず
かにはみ出した状態とすることができる。ここでのコレ
ット12の下降スピードは、低速にして、むやみにペレ
ット4をランド部3に押し当てることなく、ペレット4
が破損するのを防止すべきである。 (e)ペレット4のマウントが完了し、コレット12は
ペレット4を離して上昇する。
【0020】半田の供給量について言及しておくと、量
産を開始する前に、上記のごとく適切な状態にペレット
をマウントできるように、何度かテスト運転をしてその
量を決定する必要はある。しかしながら、適量が一度決
まると、その後は何ら条件を変更することなく、連続し
てマウント作業ができる。それに、従来のように、半田
攪拌ポジションで半田をランド部にうまく広げる等、そ
の時々にばらつきが生じ得る要因を一切含んでいない。
【0021】なお、装置の処理時間に関して述べると、
本発明はマウントポジションで一旦コレットが停止はす
るものの、従来方法でのスクラブ動作が不要となり、ま
た停止時間も多くは必要としないため、従来の一般的な
ダイボンダに比べて、処理時間は8%程度増えるに止ま
る。
【0022】以上説明したように、本発明のダイボンダ
であれば、ペレットの大きさと同等程度に小さく、余裕
のほとんどないランド部にペレットをマウントする場合
に、特に新しい機構を付け加えることなくそれが可能と
なる。同時にマウント時のスクラブ動作を行わないの
で、半田をペレットの接合面全域に行き渡らせつつ、ラ
ンド部からはみ出さないようにすることができる。従っ
て、特に、樹脂モールド型の半導体装置において、耐湿
性能が大幅に向上するとともに、耐湿性能不良品の発生
も大幅に減少する。
【0023】また、半田がランド部からはみ出して、リ
ードフレームの裏面に回り込むこともなくなるため、裏
面に回り込んだ半田を除去する等、設備を停止して調整
する必要がなくなり、不良品の発生を抑えることと合わ
せて、設備の生産性を大きく向上させることができる。
【図面の簡単な説明】
【図1】 本発明のダイボンダでペレットをマウントす
る様子を示す正面図。
【図2】 従来のダイボンダでペレットをマウントし、
それが製品になる各工程の様子を示す平面図。
【図3】 トランジスタの表面、裏面及び側面を表わし
た図。
【図4】 半田がランド部からはみ出して、ペレットが
マウントされた状態を示す平面図。
【図5】 半田がモールド樹脂からはみ出たトランジス
タの表面、裏面及び側面を表わした図。
【図6】 はみ出た半田で、ランド部とピンがショート
した状態を示す図。
【符号の説明】
1 リードフレーム 2,2a,2b 半田 3 ランド部 4 ペレット 5 ワイヤー 6 樹脂 10 放熱版 11 ピン 12 コレット
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−217332(JP,A) 特開 昭54−118169(JP,A) 特開 平9−51007(JP,A) 特開 平1−273398(JP,A) 特開 平4−329646(JP,A) 特開 平1−20630(JP,A) 特開 平7−7026(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/52 H01L 21/60

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】コレットでペレットを吸着しながら、ペレ
    ットをリードフレームのペレットの大きさとほぼ同等の
    大きさのランド部に搭載する際、ランド部上に溶融状態
    となった半田に前記ペレットの下面が接触した時点で一
    旦前記コレットの下降動作を停止し、一定時間その状態
    を維持した後に再度下降させ、搭載工程を通してペレッ
    トをスクラブ動作させることなく搭載することを特徴と
    するダイボンダ。
  2. 【請求項2】前記リードフレームはヒーターブロックの
    上にあり、ヒーターブロックで加熱されながら、前記ペ
    レットを搭載することを特徴とする請求項1記載のダイ
    ボンダ。
  3. 【請求項3】前記コレットが一旦停止した後の下降スピ
    ードは、最初の下降スピードと比較して変更可能なこと
    を特徴とする請求項2記載のダイボンダ。
JP26860599A 1999-09-22 1999-09-22 ダイボンダ Expired - Lifetime JP3479005B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26860599A JP3479005B2 (ja) 1999-09-22 1999-09-22 ダイボンダ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26860599A JP3479005B2 (ja) 1999-09-22 1999-09-22 ダイボンダ

Publications (2)

Publication Number Publication Date
JP2001093917A JP2001093917A (ja) 2001-04-06
JP3479005B2 true JP3479005B2 (ja) 2003-12-15

Family

ID=17460868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26860599A Expired - Lifetime JP3479005B2 (ja) 1999-09-22 1999-09-22 ダイボンダ

Country Status (1)

Country Link
JP (1) JP3479005B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9197155B2 (en) * 2007-12-28 2015-11-24 Onamba Co., Ltd. Terminal plate circuit

Also Published As

Publication number Publication date
JP2001093917A (ja) 2001-04-06

Similar Documents

Publication Publication Date Title
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
EP0932198A1 (en) Process for manufacturing semiconductor package and circuit board assembly
JP3146849B2 (ja) 電子部品および電子部品の製造方法
JP3479005B2 (ja) ダイボンダ
JP2793766B2 (ja) 導電ペースト転写方法
JPH09321088A (ja) 半導体集積回路装置の製造方法およびそれにより得られるモジュール基板ならびに電子機器
JP4646426B2 (ja) 半導体装置の製造方法
JP2002368023A (ja) 半導体装置の製造方法
JPH08241940A (ja) 半導体装置およびその製造方法
JP3370842B2 (ja) 半導体装置の実装構造
JP2000349099A (ja) はんだ接合方法および、半導体装置の製造方法
JPH10107176A (ja) 電子部品と基板との接続構造及びその接続方法、並びにその接続構造及び接続方法におけるはんだバンプ形成法
US20240090130A1 (en) Leadframe mounting with lead insertion for lead wall bonding
KR200179419Y1 (ko) 반도체패키지
JP3208846B2 (ja) タブデバイスのボンディング方法
JPH0539630Y2 (ja)
JP2004172647A (ja) 半導体装置
JPH104258A (ja) リークコレット及び半導体装置の製造方法
JP3012643B1 (ja) 半導体装置の製造方法
JP2004079685A (ja) 半導体装置の製造方法
JP3367513B2 (ja) 電子部品
JPH09306948A (ja) インナリード・ボンディング方法および装置
JP2000332052A (ja) 半導体装置の製造方法および半導体装置
JPH11195743A (ja) 半導体装置およびその製造方法
JP3367512B2 (ja) メモリ素子

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3479005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091003

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101003

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term