JP2551141B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2551141B2 JP2551141B2 JP1086341A JP8634189A JP2551141B2 JP 2551141 B2 JP2551141 B2 JP 2551141B2 JP 1086341 A JP1086341 A JP 1086341A JP 8634189 A JP8634189 A JP 8634189A JP 2551141 B2 JP2551141 B2 JP 2551141B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- resin
- semiconductor device
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔概 要〕 プリント基板上に直接搭載したICチップを樹脂封止し
てなる半導体装置の製造方法に関し、 プリント基板にICチップを樹脂封止した後の工程で該
プリント基板に他のデバイスを半田接続する際に発生す
るICチップの該プリント基板からの剥離や封止樹脂のク
ラックを防止することを目的とし、 プリント基板に直接搭載したICチップを樹脂封止した
後、該プリント基板上に他の電子デバイスを搭載する半
田付け作業工程の前に、該プリント基板に、該プリント
基板の含水量が該プリント基板単体時との重量比で0.13
％以下となるようなベーキング処理を施して構成する。
てなる半導体装置の製造方法に関し、 プリント基板にICチップを樹脂封止した後の工程で該
プリント基板に他のデバイスを半田接続する際に発生す
るICチップの該プリント基板からの剥離や封止樹脂のク
ラックを防止することを目的とし、 プリント基板に直接搭載したICチップを樹脂封止した
後、該プリント基板上に他の電子デバイスを搭載する半
田付け作業工程の前に、該プリント基板に、該プリント
基板の含水量が該プリント基板単体時との重量比で0.13
％以下となるようなベーキング処理を施して構成する。
本発明はプリント基板上に直接搭載したICチップを樹
脂封止してなる半導体装置に係り、特にプリント基板に
ICチップを樹脂封止した後の工程で該プリント基板に他
の電子デバイスを半田接続する際に発生するICチップの
該プリント基板からの剥離や封止樹脂のクラックを防止
して生産性および特性の向上を図った半導体装置の製造
方法に関する。
脂封止してなる半導体装置に係り、特にプリント基板に
ICチップを樹脂封止した後の工程で該プリント基板に他
の電子デバイスを半田接続する際に発生するICチップの
該プリント基板からの剥離や封止樹脂のクラックを防止
して生産性および特性の向上を図った半導体装置の製造
方法に関する。
第３図は従来の半導体装置製造方法の一例を示す工程
図であり、第４図は問題点を説明する図である。
図であり、第４図は問題点を説明する図である。
工程図を示す第３図はプリント基板上に直接搭載され
ているICチップを樹脂封止して樹脂封止部を形成した
後、該プリント基板上の所定位置にコネクタや他の電子
デバイスを半田付けする場合を示したものであり、図で
は理解し易くするためコンデンサの如きデバイスを半田
接続する場合について説明する。
ているICチップを樹脂封止して樹脂封止部を形成した
後、該プリント基板上の所定位置にコネクタや他の電子
デバイスを半田付けする場合を示したものであり、図で
は理解し易くするためコンデンサの如きデバイスを半田
接続する場合について説明する。
図（１）で、破線Ａで示す領域はICチップの樹脂封止
領域を、また破線Ｂで示す領域は電子デバイスを半田接
続する領域をそれぞれ示している。
領域を、また破線Ｂで示す領域は電子デバイスを半田接
続する領域をそれぞれ示している。
図で、１はパターン形成された導体２を持つ例えば厚
さが0.5mmのガラスエポキシ樹脂からなるプリント基板
であり、該プリント基板１の表面所定位置には上記導体
２の所定の電極とワイヤ３で接続された状態にある例え
ば一辺が6mm程度のICチップ４が図示されない接着材を
介して搭載されている。
さが0.5mmのガラスエポキシ樹脂からなるプリント基板
であり、該プリント基板１の表面所定位置には上記導体
２の所定の電極とワイヤ３で接続された状態にある例え
ば一辺が6mm程度のICチップ４が図示されない接着材を
介して搭載されている。
また図の５は上記の破線Ａで示す領域をカバーする大
きさ（例えば一辺が12mm程度）で厚さが0.7〜1.0mmのエ
ポキシ樹脂からなる封止材を示している。
きさ（例えば一辺が12mm程度）で厚さが0.7〜1.0mmのエ
ポキシ樹脂からなる封止材を示している。
ここで、該封止材５を図示矢印Ｄの如く上記ICチップ
４上の所定位置に載置して印方向から見た図（２）に
示す状態とする。
４上の所定位置に載置して印方向から見た図（２）に
示す状態とする。
この状態のまま封止材５の部分を150〜170℃で加熱す
ると、該封止材は軟化してその周囲から垂れ下がるよう
になり、結果的に図（３）に示すように上記ワイヤ３と
導体２のボンディング電極部分を含む領域すなわち図
（１）のＡで示す領域が樹脂封止されて樹脂封止部６を
得ることができる。
ると、該封止材は軟化してその周囲から垂れ下がるよう
になり、結果的に図（３）に示すように上記ワイヤ３と
導体２のボンディング電極部分を含む領域すなわち図
（１）のＡで示す領域が樹脂封止されて樹脂封止部６を
得ることができる。
次いで、図（２）のＢ領域に所定の電子デバイス７を
載置し半田ペースト８を接続部分に塗布した状態で215
℃程度の高温状態にあるフロン系液体（例えば商品名：
フロリナート，住友3M（株）製）９が入れられたチャン
バ10内の高温のフロンガス9aで満たされた空間領域にセ
ットし、上記半田ペースト８を融解させて該デバイス７
の導体２に対する半田接続を行うようにしている。
載置し半田ペースト８を接続部分に塗布した状態で215
℃程度の高温状態にあるフロン系液体（例えば商品名：
フロリナート，住友3M（株）製）９が入れられたチャン
バ10内の高温のフロンガス9aで満たされた空間領域にセ
ットし、上記半田ペースト８を融解させて該デバイス７
の導体２に対する半田接続を行うようにしている。
図（４）はこの状態を示したものであり、その後該チ
ャンバ10から取り出すことによって図（５）に示す如く
樹脂封止された所要の樹脂封止部６および電子デバイス
７が搭載された回路基板11を得ることができる。
ャンバ10から取り出すことによって図（５）に示す如く
樹脂封止された所要の樹脂封止部６および電子デバイス
７が搭載された回路基板11を得ることができる。
一方、プリント基板上に樹脂封止された樹脂封止部を
形成した後該プリント基板にコネクタや他のデバイス等
を半田接続にて搭載するには、上述の如く例えば高温の
フロンガス雰囲気中に曝す等の方法で加熱する必要があ
るが、この際の熱でICチップが該プリント基板から剥離
したり樹脂封止部６にクラックが発生することがある。
形成した後該プリント基板にコネクタや他のデバイス等
を半田接続にて搭載するには、上述の如く例えば高温の
フロンガス雰囲気中に曝す等の方法で加熱する必要があ
るが、この際の熱でICチップが該プリント基板から剥離
したり樹脂封止部６にクラックが発生することがある。
問題点を示す第４図はこれらの不具合状態を示したも
ので、主要部である樹脂封止部分を断面で表わしてい
る。
ので、主要部である樹脂封止部分を断面で表わしてい
る。
図（イ）は正常な状態にある樹脂封止部を示したもの
で、１がプリント基板,2が導体,3がワイヤ,4がICチッ
プ,5が封止材をそれぞれ表わしており、これらの各構成
要素によって正常な樹脂封止部６が形成されていること
は第３図の場合と同様である。
で、１がプリント基板,2が導体,3がワイヤ,4がICチッ
プ,5が封止材をそれぞれ表わしており、これらの各構成
要素によって正常な樹脂封止部６が形成されていること
は第３図の場合と同様である。
この場合には、導体２を含むICチップ４の周囲が封止
材５で完全に覆われているため、安定した特性を持つ樹
脂封止部６が形成されている。
材５で完全に覆われているため、安定した特性を持つ樹
脂封止部６が形成されている。
また図（ロ）は該樹脂封止部６の周囲にICチップ４に
達するクラック6aが発生した状態を表わしたもので、こ
の場合には内存するICチップ４やワイヤ３が部分的に露
出することから特性の低下を誘起すると共に、例えばワ
イヤ３の切断やボンディング部分の剥離の如く露出部分
が損なわれる危険がある。
達するクラック6aが発生した状態を表わしたもので、こ
の場合には内存するICチップ４やワイヤ３が部分的に露
出することから特性の低下を誘起すると共に、例えばワ
イヤ３の切断やボンディング部分の剥離の如く露出部分
が損なわれる危険がある。
更に図（ハ）は該樹脂封止部６の裏面すなわちプリン
ト基板１側で該プリント基板１がICチップ４から剥離し
て膨れ上がり該プリント基板１とICチップ４との間に隙
間6bが発生した状態を示したもので、この場合には樹脂
材５による封止が不完全になって特性が低下したり破壊
する危険がある。
ト基板１側で該プリント基板１がICチップ４から剥離し
て膨れ上がり該プリント基板１とICチップ４との間に隙
間6bが発生した状態を示したもので、この場合には樹脂
材５による封止が不完全になって特性が低下したり破壊
する危険がある。
従来の半導体装置の製造方法では、後工程での半田付
け作業工程で該樹脂封止部にクラックが生じたりプリン
ト基板が変形して膨れあがる等の問題があった。
け作業工程で該樹脂封止部にクラックが生じたりプリン
ト基板が変形して膨れあがる等の問題があった。
上記問題点は、プリント基板に直接搭載したICチップ
を樹脂封止した後、該プリント基板上に他の電子デバイ
スを搭載する半田付け作業工程の前に、該プリント基板
に、該プリント基板の含水量が該プリント基板単体時と
の重量比で0.13％以下となるようなベーキング処理を施
す半導体装置の製造方法によって解決される。
を樹脂封止した後、該プリント基板上に他の電子デバイ
スを搭載する半田付け作業工程の前に、該プリント基板
に、該プリント基板の含水量が該プリント基板単体時と
の重量比で0.13％以下となるようなベーキング処理を施
す半導体装置の製造方法によって解決される。
プリント基板に樹脂封止部を形成した後のデバイス半
田付け作業時の熱によるクラック発生や、該熱によるプ
リント基板の膨れ等の変形は、該プリント基板に含まれ
る水分が気化して体積が膨張することに起因し、更に該
プリント基板の含水量が該プリント基板単体時との重量
比で0.13％以下になると上記の如き不具合現象が発生し
ないことが確認できた。
田付け作業時の熱によるクラック発生や、該熱によるプ
リント基板の膨れ等の変形は、該プリント基板に含まれ
る水分が気化して体積が膨張することに起因し、更に該
プリント基板の含水量が該プリント基板単体時との重量
比で0.13％以下になると上記の如き不具合現象が発生し
ないことが確認できた。
本発明では、プリント基板に所要の樹脂封止部を形成
した後該プリント基板ごとベーキング処理を施して該プ
リント基板の含水量をほぼ零とし、その状態で他の電子
デバイスの半田付け作業を実施するように半導体装置の
製造方法を構成している。
した後該プリント基板ごとベーキング処理を施して該プ
リント基板の含水量をほぼ零とし、その状態で他の電子
デバイスの半田付け作業を実施するように半導体装置の
製造方法を構成している。
従って、半田付け作業による熱が付加されてもクラッ
クの発生がなくまたプリント基板の変形も発生しない半
導体装置を得ることができる。
クの発生がなくまたプリント基板の変形も発生しない半
導体装置を得ることができる。
第１図は本発明になる半導体装置の製造方法を説明す
る工程図であり、第２図はプリント基板含水量限定の根
拠を説明する図である。
る工程図であり、第２図はプリント基板含水量限定の根
拠を説明する図である。
第１図で、（Ａ）は第３図（１）〜（３）で説明した
工程でプリント基板１上に樹脂封止部６が形成された状
態を示している。
工程でプリント基板１上に樹脂封止部６が形成された状
態を示している。
なお図の破線で示す領域Ｂは第３図同様に電子デバイ
スを搭載する領域である。
スを搭載する領域である。
ここでその状態のまま図（Ｂ）に示す恒温槽15にセッ
トし、125℃中に12〜24時間放置するベーキング処理を
施してプリント基板１に含まれる水分を除去する。
トし、125℃中に12〜24時間放置するベーキング処理を
施してプリント基板１に含まれる水分を除去する。
次いで一旦取り出した後、該プリント基板上の所定位
置すなわち図（Ａ）の領域（Ｂ）に電子デバイス７を載
置し更に該プリント基板１の導体２との接続部分に半田
ペースト８を塗布して図（Ｃ）に示す状態とする。
置すなわち図（Ａ）の領域（Ｂ）に電子デバイス７を載
置し更に該プリント基板１の導体２との接続部分に半田
ペースト８を塗布して図（Ｃ）に示す状態とする。
ここで図（Ｄ）に示すように、第３図（４）と同様に
構成されたチャンバ10内の恒温のフロンガス9a雰囲気中
にセットして上記電子デバイス７の半田接続を実施する
ようにしている。
構成されたチャンバ10内の恒温のフロンガス9a雰囲気中
にセットして上記電子デバイス７の半田接続を実施する
ようにしている。
この場合、図（Ｂ）の恒温槽15から取り出してから図
（Ｄ）に示すチャンバ10に投入するまでの間はプリント
基板１は通常雰囲気中に曝されているためこの間に該プ
リント基板１が吸湿する。
（Ｄ）に示すチャンバ10に投入するまでの間はプリント
基板１は通常雰囲気中に曝されているためこの間に該プ
リント基板１が吸湿する。
従ってこの間の時間はできるだけ短い方が望ましく、
通常は２〜３時間程度以内をめどとしている。
通常は２〜３時間程度以内をめどとしている。
かかる半導体装置の製造方法では、プリント基板１に
含まれる水分がほぼ全部除去された状態で半田付け作業
を行うことができるため、該作業時の熱によって樹脂封
止部にクラックが発生することがなくまたプリント基板
自体に膨れ等の変形が生ずることがない。
含まれる水分がほぼ全部除去された状態で半田付け作業
を行うことができるため、該作業時の熱によって樹脂封
止部にクラックが発生することがなくまたプリント基板
自体に膨れ等の変形が生ずることがない。
プリント基板含水量限定の根拠を説明する第２図は、
横軸Ｘに時間を日数でまた縦軸Ｙにはプリント基板単体
時の重量と含水量との比を含水率として％でとったグラ
フであり、各カーブc1,c2,c3は当初含水率“0"のプリン
ト基板を三種類の異なる雰囲気中に曝した場合の吸水の
度合を時間経過で示したものである。
横軸Ｘに時間を日数でまた縦軸Ｙにはプリント基板単体
時の重量と含水量との比を含水率として％でとったグラ
フであり、各カーブc1,c2,c3は当初含水率“0"のプリン
ト基板を三種類の異なる雰囲気中に曝した場合の吸水の
度合を時間経過で示したものである。
なお、カーブc1は温度25℃，湿度45％R.H.の通常室内
に放置した場合を、カーブc2は温度25℃，湿度60％R.H.
の雰囲気に、またカーブc3は温度30℃，湿度80％R.H.の
雰囲気にそれぞれ放置したときの実験結果である。
に放置した場合を、カーブc2は温度25℃，湿度60％R.H.
の雰囲気に、またカーブc3は温度30℃，湿度80％R.H.の
雰囲気にそれぞれ放置したときの実験結果である。
また各カーブ上の●で示す点は、該当する条件で抽出
したプリント基板を使用し第３図で説明した工程で半田
付け作業を行ったときに、樹脂封止部のクロックやプリ
ント基板の膨れ等の変形（以下不具合点とする）が発生
しなかった場合を示しており、また各カーブ上の×で示
す点は、該当条件で抽出したプリント基板を使用したと
きに前述の不具合点が発生したことを示している。
したプリント基板を使用し第３図で説明した工程で半田
付け作業を行ったときに、樹脂封止部のクロックやプリ
ント基板の膨れ等の変形（以下不具合点とする）が発生
しなかった場合を示しており、また各カーブ上の×で示
す点は、該当条件で抽出したプリント基板を使用したと
きに前述の不具合点が発生したことを示している。
例えば、カーブc1ではP1点すなわち含水率0.084％の
場合とP2点すなわち含水率0.13％の場合では前述の不具
合点が発生しないが、Q1点すなわち含水率0.17％の場合
では上記不具合点が発生することを表わしている。
場合とP2点すなわち含水率0.13％の場合では前述の不具
合点が発生しないが、Q1点すなわち含水率0.17％の場合
では上記不具合点が発生することを表わしている。
同様にカーブc2では、P3点すなわち含水率0.132％の
場合は不具合点が発生しないが、含水率0.194％のQ3点
以降では不具合点が発生することを示している。
場合は不具合点が発生しないが、含水率0.194％のQ3点
以降では不具合点が発生することを示している。
カーブc2の場合も同様である。
従って、各カーブc1,c2,c3上のＰ１〜Ｑ１〜各点の存
在領域から、少なくとも半田付け作業時のプリント基板
の上記含水率を0.13％以下にすれば半田付け作業時の熱
による上記不具合点の発生のない半導体装置を得ること
ができる。
在領域から、少なくとも半田付け作業時のプリント基板
の上記含水率を0.13％以下にすれば半田付け作業時の熱
による上記不具合点の発生のない半導体装置を得ること
ができる。
なお上記の各カーブc1,c2,c3から、第１図で説明した
工程の図（Ｂ）から図（Ｄ）に到る時間の限度をほぼ決
定することができる。
工程の図（Ｂ）から図（Ｄ）に到る時間の限度をほぼ決
定することができる。
上述の如く本発明により、プリント基板に樹脂封止部
を形成した後の電子デバイス半田付け工程で、該プリン
ト基板が変形してICチップが該プリント基板から剥離し
たりまた封止樹脂にクラックが発生する等の不具合点が
生ずることのない半導体装置を提供することができる。
を形成した後の電子デバイス半田付け工程で、該プリン
ト基板が変形してICチップが該プリント基板から剥離し
たりまた封止樹脂にクラックが発生する等の不具合点が
生ずることのない半導体装置を提供することができる。
第１図は本発明になる半導体装置の製造方法を説明する
工程図、 第２図はプリント基板含水量限定の根拠を説明する図、 第３図は従来の半導体装置製造方法の一例を示す工程
図、 第４図は問題点を説明する図、 である。図において、 １はプリント基板、４はICチップ、 ６は樹脂封止部、７は電子デバイス、 ８は半田ペースト、9aはフロンガス、 10はチャンバ、15は恒温槽、 をそれぞれ表わす。
工程図、 第２図はプリント基板含水量限定の根拠を説明する図、 第３図は従来の半導体装置製造方法の一例を示す工程
図、 第４図は問題点を説明する図、 である。図において、 １はプリント基板、４はICチップ、 ６は樹脂封止部、７は電子デバイス、 ８は半田ペースト、9aはフロンガス、 10はチャンバ、15は恒温槽、 をそれぞれ表わす。
Claims (1)
- 【請求項１】プリント基板に直接搭載したICチップを樹
脂封止した後、 該プリント基板上に他の電子デバイスを搭載する半田付
け作業工程の前に、 該プリント基板に、該プリント基板の含水量が該プリン
ト基板単体時との重量比で0.13％以下となるようなベー
キング処理を施すことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086341A JP2551141B2 (ja) | 1989-04-05 | 1989-04-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086341A JP2551141B2 (ja) | 1989-04-05 | 1989-04-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02265252A JPH02265252A (ja) | 1990-10-30 |
| JP2551141B2 true JP2551141B2 (ja) | 1996-11-06 |
Family
ID=13884153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1086341A Expired - Lifetime JP2551141B2 (ja) | 1989-04-05 | 1989-04-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2551141B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60226145A (ja) * | 1984-04-25 | 1985-11-11 | Hitachi Ltd | 半導体装置の実装方法 |
-
1989
- 1989-04-05 JP JP1086341A patent/JP2551141B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02265252A (ja) | 1990-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH063819B2 (ja) | 半導体装置の実装構造および実装方法 | |
| JP2000349194A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2551141B2 (ja) | 半導体装置の製造方法 | |
| US6271048B1 (en) | Process for recycling a substrate from an integrated circuit package | |
| US7064451B2 (en) | Area array semiconductor device and electronic circuit board utilizing the same | |
| JPS59154054A (ja) | ワイヤおよびそれを用いた半導体装置 | |
| JP2000311841A (ja) | 半導体チップおよび半導体装置 | |
| JPH104258A (ja) | リークコレット及び半導体装置の製造方法 | |
| JP2004259798A (ja) | 半導体装置 | |
| JPS62283648A (ja) | 樹脂封止型半導体装置 | |
| JP2880877B2 (ja) | 半導体装置のリード矯正方法および半導体装置の実装方法 | |
| JPH0722466A (ja) | 半導体装置及びその電極処理方法 | |
| JP2003068920A (ja) | 配線基板 | |
| CN116053145A (zh) | 一种在amb基板钎焊过程中阻隔焊料溢出的工艺方法 | |
| JPH0216578B2 (ja) | ||
| JPH05102347A (ja) | 半導体装置の製造方法 | |
| JPH0287591A (ja) | 混成集積回路の製造方法 | |
| JPH05283279A (ja) | 混成集積回路装置 | |
| JPS62205635A (ja) | ハイブリツド集積回路の製造方法 | |
| JPH09298254A (ja) | 半導体装置及びその製造方法 | |
| JPH05235063A (ja) | 半導体装置 | |
| JP2000349124A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH05167003A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH11345822A (ja) | 半導体装置の製造方法 | |
| JP2004200615A (ja) | 多数個取り配線基板 |