JPH0216578B2 - - Google Patents

Info

Publication number
JPH0216578B2
JPH0216578B2 JP8441183A JP8441183A JPH0216578B2 JP H0216578 B2 JPH0216578 B2 JP H0216578B2 JP 8441183 A JP8441183 A JP 8441183A JP 8441183 A JP8441183 A JP 8441183A JP H0216578 B2 JPH0216578 B2 JP H0216578B2
Authority
JP
Japan
Prior art keywords
hybrid
bonding
manufacturing
mask
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8441183A
Other languages
English (en)
Other versions
JPS59208845A (ja
Inventor
Kyoshi Mayahara
Yutaka Makino
Takeichi Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58084411A priority Critical patent/JPS59208845A/ja
Publication of JPS59208845A publication Critical patent/JPS59208845A/ja
Publication of JPH0216578B2 publication Critical patent/JPH0216578B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体ペレツトを利用して電子回路を
構成するハイブリツドICの製造方法に関するも
のである。
従来例の構成とその問題点 従来のハイブリツドIC製造方法に於ける工程
を第１図に示す。これは、セラミツク、アルミ等
の基板に回路パターンを印刷焼成し、抵抗・コン
デンサ・トランジスタ等のチツプ部品を取り付
け、次にハンダリフロー、超音波洗浄後、半導体
ペレツトをダイボンデイングし、前記回路パター
ンとの接続をワイヤボンデイングにより行なつて
いた。しかしこの場合、金又は銀等により形成さ
れたリード部へ酸素・銅・炭素等の不純物が多量
に拡散し、著しくワイヤボンデイング性を低下さ
せ、又ボンデイング強度を下げる等の欠点を有し
ていた。
発明の目的 本発明は上記欠点に鑑みハイブリツドIC製造
工程に於いて金・銀等で形成されたリード部の金
或は銀への不純物拡散を防止しボンデイング性或
はボンデイング強度を向上させハイブリツドIC
の故障を低減するためのハイブリツドICの製造
方法を提供するものである。
発明の構成 本発明はハイブリツドIC製造工程中に於いて
基板に金或は銀により形成されたリード部に例え
ば、溶剤、樹脂、活性剤等で構成したフラツクス
（以下マスクとする）を塗布しハンダリフロー後
前記マスクを超音波洗浄等により除却し、その後
ワイヤボンデイングするように工程が構成されて
おり前記リード部の金或は銀への不純物（酸素、
銅、炭素、スズ等）の拡散を防止しボンデイング
性或はボンデイング強度を著しく向上させボンデ
イング不良を低減させハイブリツドICの信頼性
を向上させるという特有の効果を有する。
実施例の説明 以下本発明の一実施例について図面を参照しな
がら説明する。第２図は本発明の対象となるハイ
ブリツドICの概略図であり、１は基板、２は抵
抗、コンデンサ、トランジスタ等のチツプ部品で
あり基板１にマウントされている。３は半導体ペ
レツトであり金或はアルミ細線４により基板１に
形成された回路パターンであるリード線５に電気
的に接続（ワイヤボンデイング）されている。６
はプリント基板等に実装するための端子である。
第３図は本発明のハイブリツドIC製造工程を示
すものであり７は回路パターンを形成するための
導体の印刷及び焼成、８は回路パターンを保護す
るためのガラスコート、９は半導体ペレツト３
（第２図）との電気的接続を行なう回路パターン
である金又は銀で形成されたリード５（第４図）
へのハンダリフロー工程１１での不純物（酸素、
銅、炭素、スズ等）拡散を防止するための例えば
溶剤＋樹脂＋活性剤等で構成されたフラツクスに
よるマスク１９を塗布する工程である。
１０は抵抗、トランジスタ、コンデンサ等のチ
ツプ部品マウント工程、１１は前記チツプ部品２
のハンダリフロー工程、１２は前記マスク１９を
除却する超音波洗浄工程、１３は半導体ペレツト
３のダイボンド工程、１４はダイ硬化、１５は前
記半導体ペレツト３とリード５の電気的接続を行
なうマスクボンド工程、１６は半導体ペレツト保
護のための樹脂による封止、１７は端子６の取付
け工程、１８は基板１全体の樹脂モールド工程で
ある。なお実施例では半導体ペレツトと基板リー
ドとの配線方法をワイヤボンデイングとしたが、
これに限定されるものでなく、一般に用いられる
配線方法であるギヤングボンデイングでもよいこ
とはいうまでもない。
発明の効果 以上のように本発明によれば、ハンダリフロー
工程より前工程にマスク塗布工程を設けることに
より回路パターンの金又は銀で構成されたリード
への不純物の拡散が防止でき半導体ペレツトとの
電気的接続を行なうワイヤボンデイング工程にお
いてボンデイング性或はボンデイング強度を向上
させハイブリツドICの故障を低減することがで
き、その効果は大なるものがある。
【図面の簡単な説明】
第１図は従来のハイブリツドICの製造方法を
示す工程図、第２図はハイブリツドICの外観を
示す平面図、第３図は本発明の一実施例における
ハイブリツドICの製造方法の工程図、第４図は
マスク状態を示す基板の平面図である。 １……基板、２……チツプ部品、３……半導体
ペレツト、４……細線、５……リード、６……端
子、９……マスク塗布工程、１２……超音波洗浄
工程、１４……ワイヤボンド工程、１９……マス
ク。

Claims (1)

    【特許請求の範囲】
  1. １ 半導体ペレツトと回路基板に形成されたリー
    ドとを接続して電子回路を構成するハイブリツド
    ICの製造方法において、すくなくとも抵抗器、
    コンデンサ、トランジスタ等のデイスクリート部
    品をハンダ付けするハンダリフロー工程の前工程
    に、半導体ペレツト接続用リードへの不純物拡散
    防止マスク塗布を行なう工程を設け、かつ前記ハ
    ンダリフロー工程後に前記マスク除却洗浄工程と
    を設けたハイブリツドICの製造方法。
JP58084411A 1983-05-13 1983-05-13 ハイブリツドｉｃの製造方法 Granted JPS59208845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58084411A JPS59208845A (ja) 1983-05-13 1983-05-13 ハイブリツドｉｃの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58084411A JPS59208845A (ja) 1983-05-13 1983-05-13 ハイブリツドｉｃの製造方法

Publications (2)

Publication Number Publication Date
JPS59208845A JPS59208845A (ja) 1984-11-27
JPH0216578B2 true JPH0216578B2 (ja) 1990-04-17

Family

ID=13829843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58084411A Granted JPS59208845A (ja) 1983-05-13 1983-05-13 ハイブリツドｉｃの製造方法

Country Status (1)

Country Link
JP (1) JPS59208845A (ja)

Also Published As

Publication number Publication date
JPS59208845A (ja) 1984-11-27

Similar Documents

Publication Publication Date Title
JPH0394430A (ja) 半導体装置およびその製造方法
JPH0394460A (ja) 半導体装置およびその製造方法
JPH0210571B2 (ja)
JPH0290658A (ja) 高密度実装回路装置
JPH0216578B2 (ja)
JPS63213936A (ja) 混成集積回路装置の製造方法
JP3423174B2 (ja) チップ・オン・ボード実装構造およびその製造方法
JPS63244631A (ja) 混成集積回路装置の製造方法
JPH0787266B2 (ja) 半田付け装置
JP2746234B2 (ja) 混成集積回路装置およびその製造方法
JPS59204265A (ja) 混成集積回路の製造方法
JP3200754B2 (ja) 半導体装置の製造方法
JPH03145193A (ja) 混成集積回路装置の製造方法
JPH04326747A (ja) 部品実装方法
JPH0513011Y2 (ja)
JPH0590984U (ja) 印刷回路基板
JPH04252041A (ja) 混成集積回路の製造方法
JPH05343604A (ja) ハイブリッドｉｃとその製造方法
JPH0536872A (ja) 混成集積回路
JP2551141B2 (ja) 半導体装置の製造方法
JPH07254780A (ja) プリント配線板への電子部品の半田付け方法
JPH0621604A (ja) チップ電子部品表面実装回路基板装置
JPH07326856A (ja) 電子部品のはんだ付け方法
JPS61237495A (ja) 混成集積回路の半田付方法
JPS59152691A (ja) 混成集積回路部品の予備ハンダ方法