JPS59208845A - ハイブリツドｉｃの製造方法 - Google Patents

ハイブリツドｉｃの製造方法

Info

Publication number
JPS59208845A
JPS59208845A JP58084411A JP8441183A JPS59208845A JP S59208845 A JPS59208845 A JP S59208845A JP 58084411 A JP58084411 A JP 58084411A JP 8441183 A JP8441183 A JP 8441183A JP S59208845 A JPS59208845 A JP S59208845A
Authority
JP
Japan
Prior art keywords
mask
hybrid
gold
silver
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP58084411A
Other languages
English (en)
Other versions
JPH0216578B2 (ja
Inventor
Kiyoshi Mayahara
馬屋原　潔
Yutaka Makino
豊 牧野
Takeichi Yoshida
吉田　竹一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP58084411A priority Critical patent/JPS59208845A/ja
Publication of JPS59208845A publication Critical patent/JPS59208845A/ja
Publication of JPH0216578B2 publication Critical patent/JPH0216578B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体ペレットを利用して電子回路を構成する
ハイブリッドＩＣの製造方法に関するものである。
従来例の構成とその問題点 従来のハイブリッドＩＣｉ遣方法に於ける工程を第１図
に示す。これは、セラミック、アルミ等の基板に回路パ
ターンを印刷焼成し、抵抗・コンｆ７す・トランジスタ
等のチップ部品を取υ付け、次にハンダリフロー、超音
波洗浄後、半導体ペレットをダイポンディグし、前記回
路パターンとの接続をワイヤボンディングにより行なっ
ていた。
しかしこの場合、金又は銀等により形成されたリード部
へ酸素・銅・炭素等の不純物が多量に拡散し、著しくワ
イヤボンディング性を低下させ、又ボンディング強度を
下げる等の欠点を有していた。
発明の目的 本発明は上記欠点に鑑み−・イブリッドＩＣ製造工程に
於いて金・銀等で形成されたリード部の金或は銀への不
純物拡散を防止しボンディング性或はボンディング強度
を向上させハイブリッドＩＣの故障を低減するだめのハ
イブリッドＩＣの製造方法を提供するものである。
発明の構成 本発明はハイブリッドＩＣＩＱ造工程中に於い−Ｃ基板
に金或は銀により形成されたリード部に例えば、溶剤、
樹脂、活性剤等で構成したフラックス（以下マスクとす
る）を塗布しハンダリフロー後前記マスクを超音波洗浄
等により除却し、その後ワイヤボンディングするように
工程が構成されており前記リード部の金或は銀への不純
物（酸素。
銅、炭素、スズ等）の拡散を防止しボンディング性或は
ボンディング強度を著しく向上させボンディング不良を
低減させハイブリッドＩＣの信頼性を向上させるという
特有の効果を有する。
実施例の説明 以下本発明の一実施例について図面を参照しながら説明
する。第２図は本発明の対象となるハイブリッドＩＣの
概略図であり、１は基板、２は抵抗、コンデンサ、トラ
ンジスタ等のチップ部品であり基板１にマウントされて
いる。３は半導体ペレットであり金或はアルミａ線４に
より基板１に形成された回路パターンであるリード線５
に電気的に接続（ワイヤボンディング）されている。６
はプリント基板等に実装するための端子である。
第３図は本発明のハイブリッドＩＣ製造工程を示すもの
であり７は回路パターンを形成するための導体の印刷及
び焼成、８は回路パターンを保護するためのガラスコー
ト、９は半導体ペレット３（第２図）との電気的接続を
行なう回路パターンである金又は銀で形成されたリード
５（第４図）へのハンダリフロ一工程１１での不純物（
酸素。
銅、炭素、スズ等）拡散を防止するための例えば溶剤＋
樹脂＋活性剤等で構成されたフラックスによるマスク１
９を塗布する工程である。
１ｏは抵抗、トランジスタ、コンデンサ等のチップ部品
マウント工程、１１は前記チップ部品２のハンダリフロ
一工程、１２は前記マスク１９を除却する超音波洗浄工
程、１３は半導体ペレット３のグイボンド工程、１４は
ダイ硬化、１６は前記半導体ペレット３とリード６の電
気的接続を行なうワイヤボンド工程、１６は半導体ペレ
ット保護のための樹脂による封止、１７は端子６の取付
は工程、１８は基板１全体の樹脂モールド工程である。
なお実施例では半導体ペレットと基板リードとの配線方
法をワイヤボンディングとしたが、これに限定されるも
のでなく、一般に用いられる配線方法であるギヤングボ
ンディングでもよいことはいうまでもない。
発明の効果 以上のように本発明によれば、ハンダリフロ一工程より
前工程にマスク塗布工程を設けることにより回路パター
ンの金又は銀で構成きれたリードへの不純物の拡散が防
止でき半導体ペレットとの電気的接続を行なうワイヤボ
ンディジグ工程においてボンディング性或はボンディン
グ強度を向上させハイブリッドＩＣの故障を低減するこ
とができ、その効果は犬なるものがある。
【図面の簡単な説明】
第１図は従来のハイブリッドＩＣの製造方法を示す工程
図、第２図はハイブリッドＩＣの外観を示す平面図、第
３図は本発明の一実施例におけるハイブリッドＩＣの製
造方法の工程図、第４図はマスク状態を示す基板の平面
図である。 １・・・・・・基板、２・・・・・・チップ部品、３・
・・・・・半導体ペレット、４・・・・・細線、６・・
・・・・リード、６・・・・・・端子、９・・・・・マ
スク塗布工程、１２・・・・・・超音波洗浄工程、１４
・・・・・・ワイヤボンド工程、１９・・・・・マスク
０ 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 ｍ　２図 第４図

Claims (1)

    【特許請求の範囲】
  1. 半導体ベレットと回路基板に形成されたリードとを接続
    して電子回路を構成するハイブリッドＩＣの製造方法に
    おいて、すくなくとも抵抗器、コンデンサ、トランジス
    タ等のディスクリート部品をハンダ付けするハンダリフ
    ロ一工程の前工程に、半導体ベレット接続用リードへの
    不純物拡散防止マスク塗布を行なう工程を設け、かつ前
    記ハンダリフロ一工程後に前記マスク除却洗浄工程とを
    設けたハイブリッドＩＣの製造方法。
JP58084411A 1983-05-13 1983-05-13 ハイブリツドｉｃの製造方法 Granted JPS59208845A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58084411A JPS59208845A (ja) 1983-05-13 1983-05-13 ハイブリツドｉｃの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58084411A JPS59208845A (ja) 1983-05-13 1983-05-13 ハイブリツドｉｃの製造方法

Publications (2)

Publication Number Publication Date
JPS59208845A true JPS59208845A (ja) 1984-11-27
JPH0216578B2 JPH0216578B2 (ja) 1990-04-17

Family

ID=13829843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58084411A Granted JPS59208845A (ja) 1983-05-13 1983-05-13 ハイブリツドｉｃの製造方法

Country Status (1)

Country Link
JP (1) JPS59208845A (ja)

Also Published As

Publication number Publication date
JPH0216578B2 (ja) 1990-04-17

Similar Documents

Publication Publication Date Title
US6472609B2 (en) Printed-wiring substrate and method for fabricating the printed-wiring substrate
JPH0394430A (ja) 半導体装置およびその製造方法
JPH01303730A (ja) 半導体素子の実装構造とその製造方法
JPH05166985A (ja) 電子部品搭載装置の製造方法
JPS59208845A (ja) ハイブリツドｉｃの製造方法
JPS63213936A (ja) 混成集積回路装置の製造方法
JPS63244631A (ja) 混成集積回路装置の製造方法
JPH06349561A (ja) リード端子の配線基板への半田付け方法
JPH118260A (ja) 樹脂封止型半導体装置の製造方法
JPH0513011Y2 (ja)
JPH05343604A (ja) ハイブリッドｉｃとその製造方法
JPS6097656A (ja) 混成集積回路の実装方法
JPS59204265A (ja) 混成集積回路の製造方法
JPH04111456A (ja) 電子部品搭載用基板
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JP3810155B2 (ja) ワイヤボンディング方法
JPH01144659A (ja) 混成集積回路の製造方法
JPH0536872A (ja) 混成集積回路
JPH07254780A (ja) プリント配線板への電子部品の半田付け方法
JPS5961935A (ja) ハイブリツドｉｃおよびその製造方法
JPS603189A (ja) リ−ド線の接続方法
JPH0575242A (ja) 電子部品搭載方法
JPH04151891A (ja) 電子部品の接続装置
JPS63173334A (ja) 集積回路装置の製造方法
JPH0287591A (ja) 混成集積回路の製造方法