JPH07326856A - 電子部品のはんだ付け方法 - Google Patents
電子部品のはんだ付け方法Info
- Publication number
- JPH07326856A JPH07326856A JP11860794A JP11860794A JPH07326856A JP H07326856 A JPH07326856 A JP H07326856A JP 11860794 A JP11860794 A JP 11860794A JP 11860794 A JP11860794 A JP 11860794A JP H07326856 A JPH07326856 A JP H07326856A
- Authority
- JP
- Japan
- Prior art keywords
- soldering
- solder paste
- solder
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3415—Surface mounted components on both sides of the substrate or combined with lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Abstract
(57)【要約】
【目的】 ＢＧＡ部品と共に許容温度の低い薄形半導体
装置を一括してリフローはんだ付けを行え、しかも薄形
半導体装置を高温により損傷することもないはんだ付け
方法の提供。 【構成】 ＢＧＡ１０のソルダーボール１５の融点より
も低い融点のソルダーペースト４１がプリント配線板２
０に塗布されて、電子部品の一括リフローはんだ付けが
なされる。
装置を一括してリフローはんだ付けを行え、しかも薄形
半導体装置を高温により損傷することもないはんだ付け
方法の提供。 【構成】 ＢＧＡ１０のソルダーボール１５の融点より
も低い融点のソルダーペースト４１がプリント配線板２
０に塗布されて、電子部品の一括リフローはんだ付けが
なされる。
Description
【０００１】
【産業上の利用分野】本発明は、ボール・グリッド・ア
レイ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ、以下、ＢＧＡ
と称す）及びＢＧＡ以外の表面実装形の電子部品をプリ
ント配線板にリフローにより一括してはんだ付けする方
法の改良に関する。
レイ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ、以下、ＢＧＡ
と称す）及びＢＧＡ以外の表面実装形の電子部品をプリ
ント配線板にリフローにより一括してはんだ付けする方
法の改良に関する。
【０００２】
【従来の技術】ＢＧＡ１０は、図１０に示すように、両
面に配線パターン１１ａ，１１ｂが形成された樹脂基板
１１の一方の面側に半導体チップ１２を搭載してこの半
導体チップ１２をボンディングワイヤ１３にて配線パタ
ーン１１ａに接続すると共にモールド樹脂１４で覆い、
配線パターン１１ａにスルーホール１１ｃを介して接続
されている樹脂基板１１の他方の面側の配線パターン１
１ｂに球形のハンダ端子（以下、ソルダーボールと称
す）１５を設けて構成されるものであり、このＢＧＡ１
０では端子としてのソルダーボール１５を樹脂基板１１
の他方の面側に格子状に配設できるので、パッケージの
四つの側面にリードが設けられている表面実装形の半導
体装置に比べ、外形寸法を大きくさせないで多数の端子
を設けることができる。
面に配線パターン１１ａ，１１ｂが形成された樹脂基板
１１の一方の面側に半導体チップ１２を搭載してこの半
導体チップ１２をボンディングワイヤ１３にて配線パタ
ーン１１ａに接続すると共にモールド樹脂１４で覆い、
配線パターン１１ａにスルーホール１１ｃを介して接続
されている樹脂基板１１の他方の面側の配線パターン１
１ｂに球形のハンダ端子（以下、ソルダーボールと称
す）１５を設けて構成されるものであり、このＢＧＡ１
０では端子としてのソルダーボール１５を樹脂基板１１
の他方の面側に格子状に配設できるので、パッケージの
四つの側面にリードが設けられている表面実装形の半導
体装置に比べ、外形寸法を大きくさせないで多数の端子
を設けることができる。
【０００３】このＢＧＡ１０を他の表面実装形の電子部
品と共にプリント配線板に一括リフローによりはんだ付
けする場合は、従来は、図１１及び図１２に示すよう
に、まず、第１プロセスにおいて、プリント配線板２０
のパッド電極２１にメタルマスク３１及びスキージ３２
を用いてソルダーペースト４０を印刷し、第２プロセス
において、表面実装形の電子部品のうちのチップ部品５
１を吸着ノズル６０を用いてパッド電極上に搭載し、第
３プロセスにおいて、表面実装形電子部品のうちのチッ
プ部品以外の異形部品、すなわち、ＢＧＡ部品１０その
他の半導体装置等を吸着ノズル６１を用いて搭載し、第
４プロセスにおいて、表面実装形電子部品が搭載された
プリント配線板２０をリフロー炉（図示せず）の中の大
気（又は窒素ガス）７０中に流し一括リフローはんだ付
けを行う。
品と共にプリント配線板に一括リフローによりはんだ付
けする場合は、従来は、図１１及び図１２に示すよう
に、まず、第１プロセスにおいて、プリント配線板２０
のパッド電極２１にメタルマスク３１及びスキージ３２
を用いてソルダーペースト４０を印刷し、第２プロセス
において、表面実装形の電子部品のうちのチップ部品５
１を吸着ノズル６０を用いてパッド電極上に搭載し、第
３プロセスにおいて、表面実装形電子部品のうちのチッ
プ部品以外の異形部品、すなわち、ＢＧＡ部品１０その
他の半導体装置等を吸着ノズル６１を用いて搭載し、第
４プロセスにおいて、表面実装形電子部品が搭載された
プリント配線板２０をリフロー炉（図示せず）の中の大
気（又は窒素ガス）７０中に流し一括リフローはんだ付
けを行う。
【０００４】この従来のはんだ付けプロセスでは、ソル
ダーペースト４０としては、ソルダーボール１５と同様
の錫−鉛共晶はんだが用いられており、リフロー炉内の
温度は、図１３の温度曲線に示すように、２００°Ｃ以
上の温度となっていた。この場合に、表面実装形の半導
体装置のうちＴＳＯＰ（Ｔｈｉｎ ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）、ＴＱＦＰ（Ｔｈｉｎ Ｑ
ｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＴＣＰ（Ｔａｐ
ｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等の薄形の半導
体装置の温度限界は２００°Ｃ程度であるので、２００
°Ｃ以上の温度のリフロー炉内でこの種の薄形の半導体
装置を一括してリフローはんだ付けを行うと、これらの
半導体装置が高温により損傷する場合があった。また、
修理等のためにこれらの薄形の半導体装置を取外す場合
にもこれらの半導体装置に２００°Ｃ以上の温度をかけ
なければならないので、修理等の際にも薄形の半導体装
置を損傷する危険性が高かった。
ダーペースト４０としては、ソルダーボール１５と同様
の錫−鉛共晶はんだが用いられており、リフロー炉内の
温度は、図１３の温度曲線に示すように、２００°Ｃ以
上の温度となっていた。この場合に、表面実装形の半導
体装置のうちＴＳＯＰ（Ｔｈｉｎ ｓｍａｌｌ Ｏｕｔ
ｌｉｎｅ Ｐａｃｋａｇｅ）、ＴＱＦＰ（Ｔｈｉｎ Ｑ
ｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）、ＴＣＰ（Ｔａｐ
ｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）等の薄形の半導
体装置の温度限界は２００°Ｃ程度であるので、２００
°Ｃ以上の温度のリフロー炉内でこの種の薄形の半導体
装置を一括してリフローはんだ付けを行うと、これらの
半導体装置が高温により損傷する場合があった。また、
修理等のためにこれらの薄形の半導体装置を取外す場合
にもこれらの半導体装置に２００°Ｃ以上の温度をかけ
なければならないので、修理等の際にも薄形の半導体装
置を損傷する危険性が高かった。
【０００５】また、上記不具合を解決するべく薄形半導
体装置を後付けしたのでは、工程数が非常に増加するの
みならず、一括リフローの場合に比べ品質も低下すると
いう問題が生じる。
体装置を後付けしたのでは、工程数が非常に増加するの
みならず、一括リフローの場合に比べ品質も低下すると
いう問題が生じる。
【０００６】
【発明が解決しようとする課題】上述の如く、従来のは
んだ付け方法では、ソルダーペーストとしてソルダーボ
ールと同様の錫−鉛共晶はんだを用いていたので、リフ
ロー炉内の温度が薄形半導体装置の温度限界以上とな
り、従って、ＢＧＡ部品と共に薄形半導体装置を一括リ
フローにてはんだ付けを行うと薄形半導体装置を損傷す
る場合があった。また、薄形半導体装置を後付けしたの
では、作業工数が大幅に増加するという問題があった。
んだ付け方法では、ソルダーペーストとしてソルダーボ
ールと同様の錫−鉛共晶はんだを用いていたので、リフ
ロー炉内の温度が薄形半導体装置の温度限界以上とな
り、従って、ＢＧＡ部品と共に薄形半導体装置を一括リ
フローにてはんだ付けを行うと薄形半導体装置を損傷す
る場合があった。また、薄形半導体装置を後付けしたの
では、作業工数が大幅に増加するという問題があった。
【０００７】本発明はこのような従来の欠点を解決する
べくなされたものであり、ＢＧＡ部品と共に許容温度の
低い薄形半導体装置を一括してリフローはんだ付けを行
え、しかも薄形半導体装置を高温により損傷することも
ない電子部品のはんだ付け方法を提供することを目的と
する。
べくなされたものであり、ＢＧＡ部品と共に許容温度の
低い薄形半導体装置を一括してリフローはんだ付けを行
え、しかも薄形半導体装置を高温により損傷することも
ない電子部品のはんだ付け方法を提供することを目的と
する。
【０００８】
【課題を解決するための手段】本発明では、ソルダーペ
ーストが塗布されたプリント配線板にボール・グリッド
・アレイ及びボール・グリッド・アレイ以外の表面実装
形の電子部品が搭載されリフローにより一括してはんだ
付けされる電子部品のはんだ付け方法において、前記ソ
ルダーペーストは前記ボール・グリッド・アレイのソル
ダーボールの融点よりも低い融点のものが用いられてい
る。
ーストが塗布されたプリント配線板にボール・グリッド
・アレイ及びボール・グリッド・アレイ以外の表面実装
形の電子部品が搭載されリフローにより一括してはんだ
付けされる電子部品のはんだ付け方法において、前記ソ
ルダーペーストは前記ボール・グリッド・アレイのソル
ダーボールの融点よりも低い融点のものが用いられてい
る。
【０００９】
【作用】本発明では、ソルダーペーストとしてソルダー
ボールの融点よりも低い融点のはんだが用いられている
ので、ＢＧＡ部品のはんだ付けを低融点ソルダーペース
トを主体として行うことにより、錫−鉛共晶はんだを用
いてはんだ付けを行う場合よりもリフロー炉内の温度を
低くすることができる。
ボールの融点よりも低い融点のはんだが用いられている
ので、ＢＧＡ部品のはんだ付けを低融点ソルダーペース
トを主体として行うことにより、錫−鉛共晶はんだを用
いてはんだ付けを行う場合よりもリフロー炉内の温度を
低くすることができる。
【００１０】
【実施例】以下、本発明の実施例を図１乃至図９を参照
して詳述する。
して詳述する。
【００１１】図１乃至図５は本発明の第１の実施例を示
す図であり、図１及び図２ははんだ付け工程を示す工程
図、図３は第１の実施例のはんだ付け工程で電子部品が
片面に実装されたプリント配線板の斜視図、図４は第１
の実施例のはんだ付け工程で電子部品が両面に実装され
たプリント配線板の側面図、図５は温度曲線図である。
す図であり、図１及び図２ははんだ付け工程を示す工程
図、図３は第１の実施例のはんだ付け工程で電子部品が
片面に実装されたプリント配線板の斜視図、図４は第１
の実施例のはんだ付け工程で電子部品が両面に実装され
たプリント配線板の側面図、図５は温度曲線図である。
【００１２】本例のはんだ付け方法においては、ソルダ
ーペースト４１として、ＢＧＡ部品１０のソルダーボー
ル１５よりも融点の低いソルダーペーストが用いられて
いる。すなわち、ソルダーボール１５は錫−鉛共晶はん
だであり、その融点は１８３°Ｃ程度であるのに対し、
ソルダーペースト４１は錫−鉛−インジウム、錫−鉛−
ビスマス等の三元共晶はんだが用いられており、その融
点は１６０°Ｃ以下としてある。このソルダーペースト
４１を用いた一括リフローはんだ付け工程につき図１及
び図２を参照して説明する。
ーペースト４１として、ＢＧＡ部品１０のソルダーボー
ル１５よりも融点の低いソルダーペーストが用いられて
いる。すなわち、ソルダーボール１５は錫−鉛共晶はん
だであり、その融点は１８３°Ｃ程度であるのに対し、
ソルダーペースト４１は錫−鉛−インジウム、錫−鉛−
ビスマス等の三元共晶はんだが用いられており、その融
点は１６０°Ｃ以下としてある。このソルダーペースト
４１を用いた一括リフローはんだ付け工程につき図１及
び図２を参照して説明する。
【００１３】まず、第１プロセスにおいて、プリント配
線板２０の所定のパッド電極２１上に、メタルマスク３
１とスキージ３２を使用して、ソルダーペースト４１を
印刷する。次に第２プロセスにおいて、チップ部品搭載
機（図示せず）の吸着ノズル６０でチップ部品５１を所
定のパッド電極２１に搭載する。次に第３プロセスにお
いて、チップ部品以外の異形部品、すなわち、ＢＧＡ部
品１０やその他の半導体装置６３を吸着ノズル６１を使
用して所定のパッド電極２１上に搭載する。次に、第４
プロセスにおいて、チップ部品５１等が搭載されたプリ
ント配線板２０をリフロー炉内の大気（又は窒素ガス）
７０中に流し一括リフローはんだ付けを行う。
線板２０の所定のパッド電極２１上に、メタルマスク３
１とスキージ３２を使用して、ソルダーペースト４１を
印刷する。次に第２プロセスにおいて、チップ部品搭載
機（図示せず）の吸着ノズル６０でチップ部品５１を所
定のパッド電極２１に搭載する。次に第３プロセスにお
いて、チップ部品以外の異形部品、すなわち、ＢＧＡ部
品１０やその他の半導体装置６３を吸着ノズル６１を使
用して所定のパッド電極２１上に搭載する。次に、第４
プロセスにおいて、チップ部品５１等が搭載されたプリ
ント配線板２０をリフロー炉内の大気（又は窒素ガス）
７０中に流し一括リフローはんだ付けを行う。
【００１４】上記はんだ付工程では、ＢＧＡ部品１０を
含むすべての表面実装形の電子部品はソルダーペースト
４１を主体としてプリント配線板２０のパッド電極２１
にはんだ付けされる。この場合に、ソルダーペースト４
１としては融点が１６０°Ｃ以下の低融点ソルダーペー
ストが用いられているので、図５の温度曲線に示すよう
に、リフロー炉内の温度が２００°Ｃ以下であっても確
実にはんだ付けを行える。従って、半導体装置６３が熱
的に弱い薄形半導体装置であっても、２００°Ｃ以上に
加熱されることはないので、これらの薄形半導体装置を
損傷しないで済む。また、薄形半導体装置を２００°Ｃ
以下の温度で取り外せるので、保守等の際の取り外しに
より薄形半導体装置を損傷することもない、
含むすべての表面実装形の電子部品はソルダーペースト
４１を主体としてプリント配線板２０のパッド電極２１
にはんだ付けされる。この場合に、ソルダーペースト４
１としては融点が１６０°Ｃ以下の低融点ソルダーペー
ストが用いられているので、図５の温度曲線に示すよう
に、リフロー炉内の温度が２００°Ｃ以下であっても確
実にはんだ付けを行える。従って、半導体装置６３が熱
的に弱い薄形半導体装置であっても、２００°Ｃ以上に
加熱されることはないので、これらの薄形半導体装置を
損傷しないで済む。また、薄形半導体装置を２００°Ｃ
以下の温度で取り外せるので、保守等の際の取り外しに
より薄形半導体装置を損傷することもない、
【００１５】図６及び図７は本発明の第２の実施例を示
すはんだ付工程図である。本例においては、ソルダーペ
ースト４１をプリント配線板２０に塗布する第１プロセ
スにおいて、メタルマスク３１及びスキージ３２を用い
た印刷による塗布にかえて、ディスペンサにより塗布す
る場合を示したものであり、その他の構成は第１の実施
例と同様である。図７（１）に示すように、本例では、
ソルダーペースト４１が充填されたディスペンサのシリ
ンジ３５を用いてソルダーペースト４１をパッド電極２
１に塗布する構成であるので、印刷では困難な場所にも
ソルダーペースト４１を塗布できる。
すはんだ付工程図である。本例においては、ソルダーペ
ースト４１をプリント配線板２０に塗布する第１プロセ
スにおいて、メタルマスク３１及びスキージ３２を用い
た印刷による塗布にかえて、ディスペンサにより塗布す
る場合を示したものであり、その他の構成は第１の実施
例と同様である。図７（１）に示すように、本例では、
ソルダーペースト４１が充填されたディスペンサのシリ
ンジ３５を用いてソルダーペースト４１をパッド電極２
１に塗布する構成であるので、印刷では困難な場所にも
ソルダーペースト４１を塗布できる。
【００１６】図８及び図９は本発明の第３の実施例を示
すはんだ付け工程図である。本例は、第１及び第２の実
施例のはんだ付け工程を組み合わせたものであり、第１
のプロセスにおいて、メタルマスク３１とスキージ３２
を使用してソルダーペースト４１をプリント配線板２０
に部分的に印刷し、第２のプロセスにおいて、プリント
配線板２０の他の部分にディスペンサのシリンジ３５を
使用してソルダーペースト４１を塗布し、第３のプロセ
スにおいてチップ部品５１を搭載し、第４のプロセスに
おいてＢＧＡ部品等の異形部品を搭載し、第５のプロセ
スにおいてリフローはんだ付けを行う工程となってい
る。
すはんだ付け工程図である。本例は、第１及び第２の実
施例のはんだ付け工程を組み合わせたものであり、第１
のプロセスにおいて、メタルマスク３１とスキージ３２
を使用してソルダーペースト４１をプリント配線板２０
に部分的に印刷し、第２のプロセスにおいて、プリント
配線板２０の他の部分にディスペンサのシリンジ３５を
使用してソルダーペースト４１を塗布し、第３のプロセ
スにおいてチップ部品５１を搭載し、第４のプロセスに
おいてＢＧＡ部品等の異形部品を搭載し、第５のプロセ
スにおいてリフローはんだ付けを行う工程となってい
る。
【００１７】
【発明の効果】以上説明したように本発明では、ＢＧＡ
部品のソルダーボールの融点よりも低い融点のソルダー
ペーストを用いてリフローによる一括はんだを行うよう
になっているので、プリント配線板に対するＢＧＡ部品
のはんだ付けを低融点ソルダーペーストが主体となるよ
うにしてすることにより、ＢＧＡ部品のはんだ付けを錫
−鉛共晶はんだを用いて行う場合よりもリフロー炉内の
温度を低くすることができる。従って、ＢＧＡ部品と共
に許容温度の低い薄形半導体装置を一括してリフローは
んだ付けを行っても薄形半導体装置を高温により損傷す
ることはない。
部品のソルダーボールの融点よりも低い融点のソルダー
ペーストを用いてリフローによる一括はんだを行うよう
になっているので、プリント配線板に対するＢＧＡ部品
のはんだ付けを低融点ソルダーペーストが主体となるよ
うにしてすることにより、ＢＧＡ部品のはんだ付けを錫
−鉛共晶はんだを用いて行う場合よりもリフロー炉内の
温度を低くすることができる。従って、ＢＧＡ部品と共
に許容温度の低い薄形半導体装置を一括してリフローは
んだ付けを行っても薄形半導体装置を高温により損傷す
ることはない。
【図１】本発明の第１の実施例にかかるはんだ付け工程
図。
図。
【図２】本発明の第１の実施例にかかるはんだ付け工程
図。
図。
【図３】本発明によるリフローはんだ付けを行ったプリ
ント配線板の斜視図。
ント配線板の斜視図。
【図４】本発明によるリフローはんた付けを行ったプリ
ント配線板の側面図。
ント配線板の側面図。
【図５】本発明にかかるリフロー炉内の温度曲線図。
【図６】本発明の第２の実施例にかかるはんだ付け工程
図。
図。
【図７】本発明の第２の実施例にかかるはんだ付け工程
図。
図。
【図８】本発明の第３の実施例にかかるはんだ付け工程
図。
図。
【図９】本発明の第３の実施例にかかるはんだ付け工程
図。
図。
【図１０】ＢＧＡ部品の断面図。
【図１１】従来のはんだ付け工程図。
【図１２】従来のはんだ付け工程図。
【図１３】従来のリフロー炉内の温度曲線図。
１０ ＢＧＡ部品 １５ ソルダ
ーボール ２０ プリント配線板 ４１ ソルダ
ーペースト ５１ チップ部品 ６３ 半導体
装置
ーボール ２０ プリント配線板 ４１ ソルダ
ーペースト ５１ チップ部品 ６３ 半導体
装置
Claims (7)
- 【請求項１】 ソルダーペーストが塗布されたプリント
配線板にボール・グリッド・アレイ及びボール・グリッ
ド・アレイ以外の表面実装形の電子部品が搭載されリフ
ローにより一括してはんだ付けされる電子部品のはんだ
付け方法において、前記ソルダーペーストは前記ボール
・グリッド・アレイのソルダーボールの融点よりも低い
融点のものが用いられていることを特徴とする電子部品
のはんだ付け方法。 - 【請求項２】 ソルダーペーストの融点は１６０°Ｃ以
下とされリフロー炉内の温度は２００°Ｃ以下とされる
ことを特徴とする請求項１に記載の電子部品のはんだ付
け方法。 - 【請求項３】 ソルダーペーストはメタルマスクを用い
てプリント配線板に印刷されることを特徴とする請求項
１又は２に記載の電子部品のはんだ付け方法。 - 【請求項４】 ソルダーペーストはディスペンサを用い
てプリント配線板に塗布されることを特徴とする請求項
１又は２に記載の電子部品のはんだ付け方法。 - 【請求項５】 ソルダーペーストは一部はメタルマスク
を用いてプリント配線板に印刷され一部はディスペンサ
を用いてプリント配線板に塗布されることを特徴とする
請求項１又は２に記載の電子部品のはんだ付け方法。 - 【請求項６】 リフロー炉内のはんだ付けは大気中で行
うことを特徴とする請求項１乃至５のいずれかに記載の
電子部品のはんだ付け方法。 - 【請求項７】 リフロー炉内のはんだ付けは窒素ガス中
で行うことを特徴とする請求項１乃至５のいずれかに記
載の電子部品のはんだ付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11860794A JPH07326856A (ja) | 1994-05-31 | 1994-05-31 | 電子部品のはんだ付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11860794A JPH07326856A (ja) | 1994-05-31 | 1994-05-31 | 電子部品のはんだ付け方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07326856A true JPH07326856A (ja) | 1995-12-12 |
Family
ID=14740752
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11860794A Withdrawn JPH07326856A (ja) | 1994-05-31 | 1994-05-31 | 電子部品のはんだ付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07326856A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118294A (ja) * | 2000-04-24 | 2002-04-19 | Nichia Chem Ind Ltd | フリップチップ型発光ダイオード及び製造方法 |
-
1994
- 1994-05-31 JP JP11860794A patent/JPH07326856A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002118294A (ja) * | 2000-04-24 | 2002-04-19 | Nichia Chem Ind Ltd | フリップチップ型発光ダイオード及び製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2949490B2 (ja) | 半導体パッケージの製造方法 | |
| EP0685294A1 (en) | Flux composition and corresponding soldering method | |
| JP2011040606A (ja) | 半導体装置の製造方法 | |
| US7101782B2 (en) | Method of making a circuitized substrate | |
| US6598779B2 (en) | Electronic component mounting method | |
| JPH07326856A (ja) | 電子部品のはんだ付け方法 | |
| JPH09214095A (ja) | 基板および回路モジュールおよび回路モジュールの製造方法 | |
| JP2646688B2 (ja) | 電子部品の半田付け方法 | |
| JP2000151086A (ja) | プリント回路ユニット及びその製造方法 | |
| JP2003249746A (ja) | プリント基板 | |
| JPH0983128A (ja) | 半導体モジュールの接合構造 | |
| JPH0738246A (ja) | はんだ付け方法及び該方法に用いる成形はんだ | |
| JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
| JP3183278B2 (ja) | ボールグリッドアレイ型半導体パッケージおよびその実装構造 | |
| JPH1012992A (ja) | 実装方法及び電子部品収容パレツト | |
| JP2006313792A (ja) | プリント配線基板 | |
| JP3239071B2 (ja) | ボール・グリッド・アレイ（ｂｇａ）とその製造方法および電子装置 | |
| JP2836887B2 (ja) | 面実装型チップ部品の実装方法 | |
| JP3893687B2 (ja) | 表面実装型部品の実装構造および実装方法 | |
| JPH04243187A (ja) | プリント基板 | |
| JP2001251044A (ja) | 表面実装部品の実装構造及び実装方法 | |
| JP3516983B2 (ja) | プリント基板の製造方法並びに表面実装部品の実装方法 | |
| JPH11126798A (ja) | 表面実装用リード端子およびその製造方法と同リード端子を有する回路部品 | |
| JP2007142146A (ja) | 電子回路基板および実装方法 | |
| KR20000046720A (ko) | 회로기판의 부품 혼재 실장 공법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010731 |