JP2001251044A - 表面実装部品の実装構造及び実装方法 - Google Patents

表面実装部品の実装構造及び実装方法

Info

Publication number
JP2001251044A
JP2001251044A JP2000060227A JP2000060227A JP2001251044A JP 2001251044 A JP2001251044 A JP 2001251044A JP 2000060227 A JP2000060227 A JP 2000060227A JP 2000060227 A JP2000060227 A JP 2000060227A JP 2001251044 A JP2001251044 A JP 2001251044A
Authority
JP
Japan
Prior art keywords
solder
wiring board
mounting
component
land
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000060227A
Other languages
English (en)
Inventor
Susumu Echigo
将 愛知後
Hidehiro Mikura
英弘 三倉
Masayuki Aoyama
雅之 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2000060227A priority Critical patent/JP2001251044A/ja
Publication of JP2001251044A publication Critical patent/JP2001251044A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 配線基板に表面実装部品をリフロー半田付け
により接続するものにあって、半田接合部に加わる応力
を低減し、接続信頼性を向上させる。 【解決手段】 表面実装部品12は、矩形状のパッケー
ジ12aの下面のうち外周側に多数本のバンプ13をア
レイ状に備える。配線基板11の表面の配線パターンの
うち、表面実装部品12を実装する部分に、バンプ13
に対応したランド14を設けると共に、ランド14列の
内側の四角形の領域に、回路の電気的接続とは無関係に
被膜形成部を設ける。配線基板11の表面のランド14
及び被膜形成部に半田ペーストを塗布し、各ランド14
上に各バンプ13が載置されるように、表面実装部品1
2を位置決め状態で搭載し、その後、リフロー炉を通し
てリフロー加熱する。これにて、被膜形成部に塗布され
た半田ペーストが硬化し、半田被膜15となる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、配線基板の表面に
設けられたランドに対し、表面実装部品の電極をリフロ
ー半田付けにより接続するようにした表面実装部品の実
装構造及び実装方法に関する。
【0002】
【発明が解決しようとする課題】例えば携帯電話機やA
V機器などの小型電子機器に組込まれる実装基板にあっ
ては、近年の機器の小型化の要求に伴い、部品(パッケ
ージIC等の表面実装部品)の小型化、電極ピッチの狭
小化と共に、実装基板の小型化、高密度化が図られてき
ている。
【0003】図6及び図7は、従来の表面実装部品の実
装構造を、例えば多層プリント基板からなる配線基板1
に、例えばCSP(Chip Size Package )タイプの表面
実装部品2を実装する場合を例として示している。ここ
で、前記配線基板1には、例えば銅箔からなる配線パタ
ーン(ランド3部分のみ図示)が設けられ、配線基板1
の表面に位置して設けられたランド3は、前記表面実装
部品2の電極に対応している。この場合、表面実装部品
2の電極は、パッケージの下面に設けられたパッケージ
側電極2aに、バンプ4を接続して構成されている。ま
た、詳しく図示はしないが、配線基板1の表面は、前記
ランド3部分を除いてソルダレジストにより覆われてい
る。
【0004】この配線基板1に表面実装部品2を実装す
るにあたっては、まず、配線基板1の表面のランド3
に、図示しない半田ペーストを例えばスクリーン印刷に
より印刷塗布することが行なわれ、次いで、図6に示す
ように、配線基板1上に、表面実装部品2が、そのバン
プ4がランド3に合致するようにマウント(仮接合)さ
れる。そして、その配線基板1をリフロー炉を通すこと
により、図7に示すように、前記バンプ4及び半田ペー
ストが溶融後硬化されてランド3に対する半田接合が行
なわれ、以て表面実装部品2が配線基板1に実装される
のである。
【0005】ところで、前記リフロー工程では、配線基
板1が常温から次第に加熱されるプリヒート過程、ピー
ク温度(例えば230℃)まで加熱されるリフロー過
程、その後常温まで次第に冷却される冷却過程が順に経
られるのであるが、上記配線基板1は、その構成要素
(絶縁層と配線パターン)間で熱膨張係数が相違するこ
と等により、加熱によって配線基板1に反りが発生し、
その後の冷却によって反りが回復するといった変形挙動
を呈する。
【0006】このとき、配線基板1と表面実装部品2と
の間での熱膨張係数が相違する事情もあって、リフロー
過程において各パッケージ側電極2aと各ランド3との
間での相対的な位置変動が発生することがある。ところ
が、前記半田ペーストは、冷却過程の初期 (例えば1
83℃以下)において凝固するので、配線基板1の反り
が回復する前に半田接合部により各パッケージ側電極2
aに対する各ランド3の位置が拘束されてしまい、その
後の配線基板1の反り回復時に、その半田接続部に応力
が加わる問題がある。このように半田接合部に大きな応
力が加わると、半田接合部自身の破壊や、バンプ4とパ
ッケージ側電極2aとの界面、あるいは半田とランド3
との界面にて剥離が生ずる虞があり、ひいては接続信頼
性が低下する不具合があった。
【0007】そこで、従来では、リフロー工程における
温度プロファイルの最適化や、配線基板1の構成材料特
に絶縁層の種類を特殊なものとして物性を変更すること
により、配線基板1の反り(変形挙動)を低減する対策
がとられていたが、十分な効果を得るまでには至ってい
ないのが現状である。
【0008】本発明は上記事情に鑑みてなされたもの
で、その目的は、半田接合部に加わる応力を低減し、接
続信頼性を向上させることができる表面実装部品の実装
構造及び実装方法を提供するにある。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明の表面実装部品の実装構造は、配線基板の表
面部に、表面実装部品の電極がリフロー半田付けにより
接続されるランドの近傍に位置して、回路の電気的接続
とは無関係な半田被膜を形成したところに特徴を有する
(請求項1の発明)。
【0010】これによれば、配線基板の表面部のランド
の近傍に設けられた半田被膜により、配線基板のその部
分の剛性を高めることができるので、ランド部分におけ
る配線基板の反り等の変形挙動を抑えることができる。
従って、リフロー半田付けにおける、配線基板の変形挙
動に起因して半田接合部に加わる応力を効果的に低減す
ることができ、接続信頼性を向上させることができると
いう優れた効果を得ることができる。この場合、半田被
膜は、リフロー半田付けの工程において形成することが
可能なので、特別な材料を用いたり、工程を複雑化する
ことなく、簡単な構成で安価に形成することができる。
【0011】このとき、表面実装部品においては、電極
がその実装面の外周部に沿って設けられており、配線基
板のランドもそれに対応して枠状に並んで形成されるこ
とが多いため、上記した半田被膜を、表面実装部品の直
下部分の、ランドの内側領域に位置して形成することが
できる(請求項2の発明)。これによれば、配線パター
ンの邪魔になってその配置の自由度を阻害したりするこ
となく、また、電気的に問題となることなく、半田接合
部に対する応力低減の効果に優れた半田被膜を形成する
ことができる。尚、表面実装部品の直下部分でなく、そ
の外周側にランドを囲むように半田被膜を設けるように
しても、半田接合部に対する応力低減の効果に優れたも
のとなる。
【0012】また、前記半田被膜は、連続した1個の領
域に極力大きな面積で設けることが、半田接合部に対す
る応力低減の効果上望ましいものとなるのであるが、配
線基板の変形挙動に起因した半田接合部の応力の発生
は、個々の半田接合部がランダムに動き得ることに基づ
いて起こると考えられるから、少なくとも、半田被膜
を、表面実装部品の電極ピッチの2倍以上の幅寸法を有
して形成するようにすれば(請求項3の発明)、ランド
部分の剛性を高めることができ、配線基板の変形挙動を
抑えるために有効となる。
【0013】そして、本発明の表面実装部品の実装方法
は、配線基板の表面に設けられる配線パターンに、ラン
ドの近傍部分に位置される被膜形成部を設けると共に、
半田ペースト塗布工程において、ランド部分に加えて前
記被膜形成部にも半田ペーストが塗布されるようにし、
マウント工程後のリフロー工程において、被膜形成部上
に、回路の電気的接続とは無関係な半田被膜が形成され
るようにしたところに特徴を有する(請求項4の発
明)。
【0014】これによれば、配線基板のランドの近傍部
分の被膜形成部上に半田被膜が形成されるので、リフロ
ー工程における配線基板の反り等の変形挙動に起因して
半田接合部に加わる応力を効果的に低減することがで
き、接続信頼性を向上させることができる。このとき、
半田被膜は、通常の実装の工程である、半田ペースト塗
布工程及びリフロー工程により形成することができるの
で、工程のさほどの複雑化を招くことなく、容易に半田
被膜を形成することができる。
【0015】
【発明の実施の形態】以下、本発明の一実施例につい
て、図1ないし図3を参照しながら説明する。図1及び
図2は、本実施例に係る表面実装部品の実装構造を模式
的に示しており、ここでは、例えば多層プリント配線基
板からなる配線基板11に、例えばCSP(Chip Size
Package )タイプの表面実装部品12を実装する場合を
例としている。
【0016】前記表面実装部品12は、矩形状のパッケ
ージ12aの下面に多数本の電極を備えて構成されてお
り、本実施例では、前記電極は、図示しないパッケージ
側電極に、バンプ13を接続して構成されている。それ
らバンプ13は、パッケージ12aの下面のうち、内部
の矩形状領域を除く外周側部分にアレイ状に並んで設け
られている。この場合、この表面実装部品12の電極ピ
ッチは、例えば0.5mmピッチとされている。尚、詳し
く図示はしないが、前記パッケージ12aは、基板上に
半導体チップをフリップチップボンディングまたはワイ
ヤーボンディングにより接合し、その周囲を封止樹脂で
モールドして構成されている。
【0017】これに対し、前記配線基板11は、詳しく
図示はしないが、例えばエポキシ樹脂等からなる薄板状
の絶縁基材の表面部に、例えば銅箔等から配線パターン
を設けたものを、積層して構成される。従って、配線基
板11の表面(及び内部)には配線パターンが設けら
れ、図1に示すように、そのうち前記表面実装部品12
を実装する部分には、前記バンプ13に対応したランド
14が設けられている。また、この配線基板11の表面
は、必要部分(ランド14部分及び後述する被膜形成
部)を除いて図示しないソルダレジストにより覆われて
いる。
【0018】さて、図1及び図2(b)に示すように、
この配線基板11には、前記ランド14の近傍、この場
合、表面実装部品12の直下であるランド14列の内側
の矩形領域に位置して、後述するリフロー工程における
配線基板11の反り変形等の変形挙動を抑えるための半
田被膜15が形成されている。この半田被膜15は、表
面実装部品12のパッケージ12aやそのバンプ13更
にはランド14と非接触で、且つ極力大きな面積となる
ように四角形のベタ状に形成されており、回路の電気的
接続とは無関係なものとして設けられている。尚、前記
半田被膜15の大きさは、縦横共に、前記表面実装部品
12の電極ピッチ(0.5mm)の2倍(1.0mm)より
も十分に大きな幅寸法とされている。
【0019】後の工程説明でも述べるように、前記表面
実装部品12の配線基板11に対する実装は、前記配線
基板11の表面のランド14部分に半田ペーストを塗布
し、その各ランド14上に各バンプ13が載置されるよ
うに、表面実装部品12を位置決め状態で搭載(仮接
合)し、その後、リフロー炉を通してリフロー加熱する
ことにより行なわれる。このとき、前記配線基板11の
表面部の配線パターンには、前記半田被膜15に対応し
た被膜形成部が予め設けられており、この被膜形成部に
も半田ペーストが塗布されることにより、リフロー加熱
によって半田被膜15が形成されるようになっているの
である。
【0020】次に、上記構成の作用について、図3も参
照して述べる。表面実装部品12を配線基板11に実装
するにあたっては、配線基板11上に半田ペーストを塗
布する半田ペースト塗布工程が実行される。このとき、
上述のように、配線基板11の表面部には、配線パター
ンが、予めランド14及び被膜形成部を含んだ状態で形
成されており、そのうちランド14及び被膜形成部を除
く部分はソルダレジストで覆われている。
【0021】この半田ペースト塗布工程は、例えばスク
リーン印刷機を用い、前記ランド14及び被膜形成部に
対応した開口部を有したスクリーン(メタルマスク)を
通して、配線基板11上に半田ペーストを印刷するとい
った周知の方法により行なわれる。また、本実施例で
は、前記半田ペーストとして、一般的に使用されるSn
/Pb重量比が63/37の共晶はんだを採用してお
り、183℃以下で凝固するようになっている。これに
て、配線基板11の表面のうち、各ランド14の上面及
び被膜形成部の上面に半田ペーストが塗布されるのであ
る。
【0022】次に、半田ペーストが塗布された配線基板
11上に、前記表面実装部品12を、その各バンプ13
が前記各ランド14上に配置されるように搭載するマウ
ント工程が実行される。この場合、このマウント工程
は、例えば高速チップマウンタ等を用いて行なわれ、例
えば視覚認識装置を用いた制御により、高精度な位置決
め状態で表面実装部品12のマウントが行なわれる。
【0023】そして、表面実装部品12がマウントされ
た配線基板11を、リフロー加熱するリフロー工程が実
行される。このリフロー工程は、配線基板11を、図示
しないリフロー炉内を所定速度で通すことにより行なわ
れるのであるが、このとき、リフロー炉内は、その温度
分布によってプリヒートゾーン、リフローゾーン、冷却
ゾーン等が設けられており、それら各温度ゾーンを順に
通過することにより、配線基板11上の半田ペーストの
溶融、硬化が行なわれて、表面実装部品12のバンプ1
3が、配線基板11上のランド14に半田接合され、電
気的及び機械的な接続が行なわれるのである。
【0024】このリフロー工程においては、例えば配線
基板11の種類や厚み、表面実装部品12の種類、半田
ペーストの種類(凝固点)などに応じて、例えば図3に
示すような適切な温度プロファイルが採用される。この
場合、表面実装部品12がマウントされた配線基板11
は、常温(時点A)からプリヒートゾーンにて所定のカ
ーブをもって加熱されていき、リフローゾーンにおいて
ピーク温度(時点B;例えば230℃)まで加熱されて
半田ペーストが溶融し、その後の冷却ゾーンにおいて所
定のカーブをもって冷却されていくことにより、半田ペ
ーストが凝固するようになっている。そして、これと共
に、被膜形成部上に塗布されていた半田ペーストも凝固
し、半田被膜15が形成されるようになるのである。
【0025】しかして、上記リフロー工程においては、
配線基板11と表面実装部品12との間での熱膨張係数
の相違や、配線基板11を構成する要素間、表面実装部
品12を構成する要素間での熱膨張係数および弾性率の
相違などにより、常温(時点A)とピーク温度(時点
B)との間で、図3に模式的に示すように、配線基板1
に反り変形及びその回復といった変形挙動が生じ、配線
基板11(各ランド14)と表面実装部品12(各パッ
ケージ側電極)との間での相対的な位置変動が発生す
る。
【0026】このような配線基板11の変形挙動が発生
すると、半田が硬化した状態で、その半田接続部に大き
な応力が加わり、半田接合部のクラックひいては破壊
や、半田とパッケージ側電極との界面、あるいは半田と
ランド14との界面での剥離が生ずる虞がある。この変
形挙動に起因する半田接合部に対する応力の発生は、半
田ペーストの溶融状態(時点B)ではなく、その後の冷
却過程において、半田が凝固して配線基板11と表面実
装部品12との間での位置関係を拘束する働きが生ずる
183℃となった後(時点C以降)に生ずる。
【0027】ところが、本実施例では、配線基板11の
表面部のランド14の近傍に設けられた半田被膜15に
より、配線基板11のその部分の剛性を高めることがで
きるので、ランド14(表面実装部品12の直下)部分
における配線基板11の反りの発生等に起因した半田接
合部に加わる応力を抑えることができる。この場合、半
田接合部に対する応力発生が問題となる温度(時点C以
降)では、半田被膜15は凝固しているため、配線基板
11の変形挙動に起因する半田接合部の応力の発生を十
分に低減することができるのである。
【0028】このように本実施例によれば、配線基板1
1のランド14の近傍に位置して、回路の電気的接続と
は無関係な半田被膜15を形成するようにしたので、リ
フロー半田付けにおいて、簡単な構成で、配線基板11
の反り等の変形挙動に起因して半田接合部に加わる応力
を効果的に低減することができ、接続信頼性を向上させ
ることができるという優れた効果を得ることができる。
また、実装後の製品の使用時においても、製品の使用環
境下で加わる熱応力や機械的応力に対する耐久性の向上
を図ることができるものである。
【0029】そして、この場合、半田被膜15は、通常
の実装の工程である、半田ペースト塗布工程及びリフロ
ー工程により形成することができるので、特別な材料を
用いたり、工程を複雑化することなく、容易且つ安価に
済ませることができる。更に、特に本実施例では、表面
実装部品12の直下部分に半田被膜15を形成するよう
にしたので、半田被膜15が他の配線パターンの邪魔に
なってその配置の自由度を阻害したりすることなく、ま
た、電気的に問題となることなく、半田接合部に対する
応力低減の効果に優れた半田被膜15を形成することが
できる。
【0030】図4及び図5は、本発明の他の実施例に係
る実装構造を示すものである。この実施例が上記実施例
と異なるところは、半田被膜15を配線基板11うちの
表面実装部品12の直下部分に設けることに代えて、半
田被膜21を、配線基板22上のランド23の外側を囲
む連続した枠状に形成するようにした点にある。この場
合も、前記半田被膜21は、やはり回路の電気的接続と
は無関係に設けられている。
【0031】このような構成によれば、ランド23の近
傍に位置して設けられた半田被膜21により、配線基板
22のランド23部分の剛性を高めることができるの
で、上記実施例と同様に、簡単な構成で、配線基板22
の反り等の変形挙動に起因して半田接合部に加わる応力
を効果的に低減することができ、接続信頼性を向上させ
ることができるという優れた効果を得ることができる。
また、やはり上記実施例と同様に、特別な材料を用いた
り、工程を複雑化することなく、通常の実装の工程にお
いて、はんだ被膜21を形成することができ、容易且つ
安価に済ませることができる。
【0032】そして、この実施例の構成では、例えば下
面全体に渡って電極が設けられる多ピン部品等のよう
な、表面実装部品12の直下部分に半田被膜を形成する
スペースがとれないような場合に有効となる。このと
き、配線基板22の表面部においてはランド23から外
側へ向けての配線の引出しが行なえなくなるが、配線密
度を高レベルとして表面実装部品12の直下方向に全て
の配線を引出す構成とすれば対応が可能である。半田被
膜21を、表面実装部品12の全周を囲む連続した枠状
でなく、断続的な枠状に設ければ、配線基板22の表面
部においてランド23からの配線の一部を外側へ引出す
ことも可能となる。
【0033】尚、半田被膜の大きさ(面積)としては、
大きい方が剛性を高めるのに有効であることは勿論であ
るが、少なくとも、連続する半田接合部の複数個を網羅
できるサイズ、即ち表面実装部品12の電極ピッチの2
倍以上の幅寸法を有したものであれば、その箇所におけ
る変形挙動を抑制することが可能となると考えられる。
つまり、反り等の変形挙動に起因した半田接合部の内部
応力の発生は、個々の半田接合部がその位置関係に応じ
てランダムな動きをすることが要因となるため、一部の
半田接合部だけでもその領域の変形挙動を抑制できれ
ば、その箇所における応力の低減を図ることができるの
である。
【0034】従って、表面実装部品の電極ピッチが例え
ば0.8mmの場合には、その2倍である1.6mm以上の
幅寸法の半田被膜を形成すれば良く、電極ピッチが例え
ば0.5mmの場合には、その2倍である1.0mm以上の
幅寸法の半田被膜を形成すれば良い。また、例えば1.
0mm×0.5mmの長方形の半田被膜を2個並べて形成す
るよりは、半田被膜を、1.0mm×1.0mmの長方形又
は2.0mm×0.5mmの長方形の1個の連続体とした方
が効果的である。
【0035】その他、本発明は上記した各実施例に限定
されるものではなく、例えば表面実装部品としてはCS
Pタイプのものに限らず、例えばQFPタイプ,BGA
タイプ,MCMタイプ等の各種パッケージの表面実装部
品全般に本発明を適用することができ、また、配線基板
としても、プリント基板に限らずセラミック基板等であ
っても良く、さらには、半田ペーストの材質としても、
共晶はんだに限らず、鉛フリー半田等であっても良く、
この場合、融点(凝固点)がより高くなり、適切な温度
プロファイルも変わってくることは勿論である等、要旨
を逸脱しない範囲内で適宜変更して実施し得るものであ
る。
【図面の簡単な説明】
【図1】本発明の一実施例を示すもので、表面実装部品
を配線基板に搭載する前の様子を概略的に示す斜視図
【図2】表面実装部品を配線基板に実装した状態の斜視
図(a)及び縦断面図(b)
【図3】リフロー加熱における温度−時間曲線及び基板
の変形挙動の様子を模式的に示す図
【図4】本発明の他の実施例を示す図1相当図
【図5】図2相当図
【図6】従来例を示す図1相当図
【図7】図2相当図
【符号の説明】
図面中、11,22は配線基板、12は表面実装部品、
13はバンプ(電極)、14,23はランド、15,2
1は半田被膜を示す。
フロントページの続き (72)発明者 青山 雅之 愛知県刈谷市昭和町1丁目1番地 株式会 社デンソー内 Fターム(参考) 5E319 AA03 AC01 AC15 BB05 BB07 CC36 CD29 CD45 GG11

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 配線基板の表面に設けられたランドに対
    し、表面実装部品の電極をリフロー半田付けにより接続
    するようにした表面実装部品の実装構造において、 前記配線基板の表面部に、前記ランドの近傍に位置し
    て、回路の電気的接続とは無関係な半田被膜を形成した
    ことを特徴とする表面実装部品の実装構造。
  2. 【請求項2】 前記半田被膜は、前記表面実装部品の直
    下部分に位置して形成されることを特徴とする請求項1
    記載の表面実装部品の実装構造。
  3. 【請求項3】 前記半田被膜は、前記表面実装部品の電
    極ピッチの2倍以上の幅寸法を有して形成されることを
    特徴とする請求項1又は2記載の表面実装部品の実装構
    造。
  4. 【請求項4】 配線基板の表面に設けられた配線パター
    ンのランド部分に半田ペーストを塗布する半田ペースト
    塗布工程と、 前記配線基板の表面に、表面実装部品をその電極が前記
    ランド上に配置されるように搭載するマウント工程と、 前記表面実装部品がマウントされた配線基板をリフロー
    加熱するリフロー工程とを含んでなる表面実装部品の実
    装方法であって、 前記配線基板の表面に設けられる配線パターンは、前記
    ランドの近傍部分に位置される被膜形成部を有して構成
    され、 前記半田ペースト塗布工程において、前記被膜形成部に
    も半田ペーストが塗布されることにより、前記リフロー
    工程において、前記被膜形成部上に、回路の電気的接続
    とは無関係な半田被膜が形成されることを特徴とする表
    面実装部品の実装方法。
JP2000060227A 2000-03-06 2000-03-06 表面実装部品の実装構造及び実装方法 Pending JP2001251044A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000060227A JP2001251044A (ja) 2000-03-06 2000-03-06 表面実装部品の実装構造及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000060227A JP2001251044A (ja) 2000-03-06 2000-03-06 表面実装部品の実装構造及び実装方法

Publications (1)

Publication Number Publication Date
JP2001251044A true JP2001251044A (ja) 2001-09-14

Family

ID=18580573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000060227A Pending JP2001251044A (ja) 2000-03-06 2000-03-06 表面実装部品の実装構造及び実装方法

Country Status (1)

Country Link
JP (1) JP2001251044A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009131204A1 (ja) * 2008-04-24 2009-10-29 日本電気株式会社 基板、表面実装部品の実装構造、および電子装置
JP2011515845A (ja) * 2008-03-19 2011-05-19 エーティーアイ・テクノロジーズ・ユーエルシー 補強構造を有するダイ基板
CN105025665A (zh) * 2014-04-18 2015-11-04 大连保税区新时代国际工贸有限公司 用于线路板的通孔焊接方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011515845A (ja) * 2008-03-19 2011-05-19 エーティーアイ・テクノロジーズ・ユーエルシー 補強構造を有するダイ基板
US8927344B2 (en) 2008-03-19 2015-01-06 Ati Technologies Ulc Die substrate with reinforcement structure
WO2009131204A1 (ja) * 2008-04-24 2009-10-29 日本電気株式会社 基板、表面実装部品の実装構造、および電子装置
JPWO2009131204A1 (ja) * 2008-04-24 2011-08-25 日本電気株式会社 基板、表面実装部品の実装構造、および電子装置
CN105025665A (zh) * 2014-04-18 2015-11-04 大连保税区新时代国际工贸有限公司 用于线路板的通孔焊接方法

Similar Documents

Publication Publication Date Title
US6566611B2 (en) Anti-tombstoning structures and methods of manufacture
JP4962217B2 (ja) プリント配線基板及び電子装置製造方法
US20070007323A1 (en) Standoff structures for surface mount components
JP2001217514A (ja) 多層配線基板
US20100319974A1 (en) Printed wiring board, electronic device, and method for manufacturing electronic device
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH1012671A (ja) 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
JP2001251044A (ja) 表面実装部品の実装構造及び実装方法
JP2007201356A (ja) シールドの実装方法
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
JP2005340230A (ja) プリント配線板および部品実装体の製造方法
JP3563170B2 (ja) 半導体装置の製造方法
JP3341616B2 (ja) 半田バンプの形成方法
JPH08181239A (ja) フリップチップ実装用回路基板
KR100221654B1 (ko) 스크린 프린팅을 이용한 금속 범프의 제조 방법
JP4802679B2 (ja) 電子回路基板の実装方法
TWI418276B (zh) 導電凸塊無翼部的封裝基板之製法
KR100986294B1 (ko) 인쇄회로기판의 제조방법
JP3226147B2 (ja) 表面実装部品の接合構造
JPH05121868A (ja) プリント基板に対する電子部品の半田付け実装方法
JP2917537B2 (ja) 表面実装用icパッケージの実装方法
JP2003031614A (ja) 半導体デバイス、半導体モジュール及びこれらの実装方法
JP2001085558A (ja) 半導体装置およびその実装方法
JP2006066811A (ja) はんだ印刷用マスク、部品実装方法
JPH11186454A (ja) Bga型集積回路部品、その製造方法およびその実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091020