JPH05109929A - 半導体の封止方法 - Google Patents
半導体の封止方法Info
- Publication number
- JPH05109929A JPH05109929A JP29357691A JP29357691A JPH05109929A JP H05109929 A JPH05109929 A JP H05109929A JP 29357691 A JP29357691 A JP 29357691A JP 29357691 A JP29357691 A JP 29357691A JP H05109929 A JPH05109929 A JP H05109929A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- resin
- sealing
- frame
- wiring pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 工程、コストを増加させることなく、精度よ
く高密度で半導体を封止できるようにする。 【構成】 半導体４の封止エリア１０を基板上に区画す
る枠１２ａ及び１２ｂを形成し、その枠１２の中に未硬
化の封止樹脂１１を供給し硬化させて該半導体を封止す
る場合に、まず、基板１上に配線パターン２を形成する
際に、封止エリア１０を囲むようにダミーパターン３を
設ける。続いて、ダミーパターン３に重なるように配線
パターン２上にソルダーレジスト層６を設ける。更に、
重なったダミーパターン３とソルダーレジスト層６との
上に、樹脂枠層７を設ける。
く高密度で半導体を封止できるようにする。 【構成】 半導体４の封止エリア１０を基板上に区画す
る枠１２ａ及び１２ｂを形成し、その枠１２の中に未硬
化の封止樹脂１１を供給し硬化させて該半導体を封止す
る場合に、まず、基板１上に配線パターン２を形成する
際に、封止エリア１０を囲むようにダミーパターン３を
設ける。続いて、ダミーパターン３に重なるように配線
パターン２上にソルダーレジスト層６を設ける。更に、
重なったダミーパターン３とソルダーレジスト層６との
上に、樹脂枠層７を設ける。
Description
【０００１】
【産業上の利用分野】この発明は、プリント配線板等の
基板上に半導体を実装封止する方法に関する。より詳し
くは、工程、コストを増加させることない、高密度実装
に適した半導体の封止方法に関する。
基板上に半導体を実装封止する方法に関する。より詳し
くは、工程、コストを増加させることない、高密度実装
に適した半導体の封止方法に関する。
【０００２】
【従来の技術】ベアチップＩＣ等の半導体は、通常、基
板に固定された後に、基板上のリードパターンと金ワイ
ヤー等によりボンディングされ、更に、それ自身を保護
するために封止される。このような半導体の封止は、半
導体を金属キャップで覆ったり、セラミックケースの中
に封入したり、樹脂の中に埋め込んだりすること（樹脂
封止）により行われている。中でも樹脂封止は、材料の
樹脂自体の価格も低く、半導体や配線パターンの形状等
に応じて封止の形を変化させるという成型性にも優れ、
更には量産性も高いという利点を有するので、半導体を
封止する際に広く利用されている。
板に固定された後に、基板上のリードパターンと金ワイ
ヤー等によりボンディングされ、更に、それ自身を保護
するために封止される。このような半導体の封止は、半
導体を金属キャップで覆ったり、セラミックケースの中
に封入したり、樹脂の中に埋め込んだりすること（樹脂
封止）により行われている。中でも樹脂封止は、材料の
樹脂自体の価格も低く、半導体や配線パターンの形状等
に応じて封止の形を変化させるという成型性にも優れ、
更には量産性も高いという利点を有するので、半導体を
封止する際に広く利用されている。
【０００３】従来の一般的な半導体の樹脂封止は、図２
に示すように、半導体２２及びその周辺部の配線パター
ン２３（半導体の封止エリア２Ａ、図中点線円で囲まれ
た部分）以外の部分にソルダーレジスト層２５を設け、
その後、基板上に半導体２２を固定し、更に配線パター
ン２３とワイヤー２４で接続し（同図（Ａ））、半導体
２２の上方から未硬化の封止樹脂２６を供給し硬化させ
ることにより行われている（同図（Ｂ））。この場合、
図２の（Ｂ）のＸ−Ｘ断面（配線パターンの存在する部
位の断面）の及びＹ−Ｙ断面（配線パターンの存在しな
い部分の断面）である図２の（Ｃ）及び（Ｄ）に示すよ
うに、封止樹脂がソルダーレジスト上を不定形に広がっ
てしまうので、封止樹脂の位置精度が悪く、この後に基
板２１上へ他の部品をクリームハンダのリフローを利用
して実装する際に、他の部品を載せる部分が封止樹脂に
より覆われてしまうことがあり、この傾向は高密度で実
装すればするほど大きくなるという欠点があった。
に示すように、半導体２２及びその周辺部の配線パター
ン２３（半導体の封止エリア２Ａ、図中点線円で囲まれ
た部分）以外の部分にソルダーレジスト層２５を設け、
その後、基板上に半導体２２を固定し、更に配線パター
ン２３とワイヤー２４で接続し（同図（Ａ））、半導体
２２の上方から未硬化の封止樹脂２６を供給し硬化させ
ることにより行われている（同図（Ｂ））。この場合、
図２の（Ｂ）のＸ−Ｘ断面（配線パターンの存在する部
位の断面）の及びＹ−Ｙ断面（配線パターンの存在しな
い部分の断面）である図２の（Ｃ）及び（Ｄ）に示すよ
うに、封止樹脂がソルダーレジスト上を不定形に広がっ
てしまうので、封止樹脂の位置精度が悪く、この後に基
板２１上へ他の部品をクリームハンダのリフローを利用
して実装する際に、他の部品を載せる部分が封止樹脂に
より覆われてしまうことがあり、この傾向は高密度で実
装すればするほど大きくなるという欠点があった。
【０００４】このため、他の部品を実装してから半導体
の実装を行い、次いで樹脂封止すれば、封止樹脂の好ま
しくない不定型の広がりも他の部品の実装に影響を与え
ないとも考えられる。しかし、実際には図３に示すよう
に、半導体を載せる台３１や半導体２２と接続するため
に配線パターン２３が、他の部品の実装時に使用したハ
ンダのフラックス３４やハンダの飛沫３５により汚染さ
れてしまうという欠点がある。
の実装を行い、次いで樹脂封止すれば、封止樹脂の好ま
しくない不定型の広がりも他の部品の実装に影響を与え
ないとも考えられる。しかし、実際には図３に示すよう
に、半導体を載せる台３１や半導体２２と接続するため
に配線パターン２３が、他の部品の実装時に使用したハ
ンダのフラックス３４やハンダの飛沫３５により汚染さ
れてしまうという欠点がある。
【０００５】これらの欠点を解決するための従来の技術
としては、半導体の周辺部に封止樹脂の水平方向への広
がりを制限するための枠を設け、その中に未硬化の封止
樹脂を供給し硬化するという技術がある。このような枠
を設ける技術としては、図４に示すように、ソルダーレ
ジスト層２５の内周縁部分４７上に、別途に成型した樹
脂枠４８を図中の点線に示すように重ね合わせ、接着剤
で固定するという技術が提案されている。
としては、半導体の周辺部に封止樹脂の水平方向への広
がりを制限するための枠を設け、その中に未硬化の封止
樹脂を供給し硬化するという技術がある。このような枠
を設ける技術としては、図４に示すように、ソルダーレ
ジスト層２５の内周縁部分４７上に、別途に成型した樹
脂枠４８を図中の点線に示すように重ね合わせ、接着剤
で固定するという技術が提案されている。
【０００６】また、別の枠成型技術をしては、図５に示
すように、配線パターン２３を形成する際に、配線パタ
ーン２３の間にダミーパターン５９を同時に形成すると
いう技術が提案されている（実願昭６２ー１５１４７２
号公報）。
すように、配線パターン２３を形成する際に、配線パタ
ーン２３の間にダミーパターン５９を同時に形成すると
いう技術が提案されている（実願昭６２ー１５１４７２
号公報）。
【０００７】
【発明が解決しようとする課題】しかしながら、別途に
樹脂枠を製造する場合には、樹脂枠を別途形成する工程
や樹脂枠をソルダーレジスト層上に載置固定する工程な
どが増え、結果的に樹脂封止を行うまでの工程数が増加
し、コストも増大するという欠点がある。また、配線パ
ターン形成時に同時にダミーパターンを形成し、その中
に封止樹脂を供給し硬化するという場合（図５）には、
配線パターン２３上には枠は存在しないので、配線パタ
ーン２３上の硬化前の封止樹脂は、配線パターン２３上
を水平方向に広がり易いという欠点がある。また、配線
パターン２３とダミーパターン５９とは、電気的に接続
しないようにするので、その間には間隙６０が存在す
る。従って、間隙６０をぬって硬化前の封止樹脂が水平
方向へ広がるという欠点がある。
樹脂枠を製造する場合には、樹脂枠を別途形成する工程
や樹脂枠をソルダーレジスト層上に載置固定する工程な
どが増え、結果的に樹脂封止を行うまでの工程数が増加
し、コストも増大するという欠点がある。また、配線パ
ターン形成時に同時にダミーパターンを形成し、その中
に封止樹脂を供給し硬化するという場合（図５）には、
配線パターン２３上には枠は存在しないので、配線パタ
ーン２３上の硬化前の封止樹脂は、配線パターン２３上
を水平方向に広がり易いという欠点がある。また、配線
パターン２３とダミーパターン５９とは、電気的に接続
しないようにするので、その間には間隙６０が存在す
る。従って、間隙６０をぬって硬化前の封止樹脂が水平
方向へ広がるという欠点がある。
【０００８】この発明は以上のような従来技術の課題を
解決しようとするものであり、工程、コストを増加させ
ることなく、精度よく高密度で半導体を封止する方法を
提供することを目的とする。
解決しようとするものであり、工程、コストを増加させ
ることなく、精度よく高密度で半導体を封止する方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】この発明者は、上記の目
的が、従来から行われている配線パターンの形成、他の
部品の実装のために必要とされるソルダーレジストの形
成、及び基板上に部品名やメーカー名等表すための表示
用の樹脂層の形成という工程を利用して、封止樹脂の水
平方向への広がりを制限する枠を形成することにより達
成できることを見出し、この発明を完成させるに至っ
た。
的が、従来から行われている配線パターンの形成、他の
部品の実装のために必要とされるソルダーレジストの形
成、及び基板上に部品名やメーカー名等表すための表示
用の樹脂層の形成という工程を利用して、封止樹脂の水
平方向への広がりを制限する枠を形成することにより達
成できることを見出し、この発明を完成させるに至っ
た。
【００１０】即ち、この発明は、 半導体の封止エリア
を区画する枠を基板上に形成し、その枠の中に未硬化の
封止樹脂を供給し硬化させて該半導体を封止することを
含んでなる半導体の封止方法において、該基板上に配線
パターンを形成する際に該封止エリアを囲むようにダミ
ーパターンを設け、該ダミーパターンに重ねて該封止エ
リアを囲むようにソルダーレジスト層を設け、更に、重
なった該ダミーパターンとソルダーレジスト層との上に
該封止エリアを囲むように樹脂枠層を設けることにより
該枠を形成することを特徴とする半導体の封止方法を提
供する。
を区画する枠を基板上に形成し、その枠の中に未硬化の
封止樹脂を供給し硬化させて該半導体を封止することを
含んでなる半導体の封止方法において、該基板上に配線
パターンを形成する際に該封止エリアを囲むようにダミ
ーパターンを設け、該ダミーパターンに重ねて該封止エ
リアを囲むようにソルダーレジスト層を設け、更に、重
なった該ダミーパターンとソルダーレジスト層との上に
該封止エリアを囲むように樹脂枠層を設けることにより
該枠を形成することを特徴とする半導体の封止方法を提
供する。
【００１１】この発明においては、上述のように従来を
特に変えることなく、ダミーパターン、ソルダーレジス
ト層及び樹脂枠層を形成し重ねあわせて、封止樹脂の水
平方向への広がりを制限する枠を形成することが特徴で
あり、その他の要素、例えば基板の材料、厚み、ソルダ
ーレジスト層の素材の種類、厚み、封止樹脂の種類、硬
化手段等は従来の半導体の封止の際に利用されているも
のや手段を使用することができる。
特に変えることなく、ダミーパターン、ソルダーレジス
ト層及び樹脂枠層を形成し重ねあわせて、封止樹脂の水
平方向への広がりを制限する枠を形成することが特徴で
あり、その他の要素、例えば基板の材料、厚み、ソルダ
ーレジスト層の素材の種類、厚み、封止樹脂の種類、硬
化手段等は従来の半導体の封止の際に利用されているも
のや手段を使用することができる。
【００１２】
【作用】この発明の半導体の封止方法においては、従来
から行われている配線パターンの形成工程において封止
エリアを囲むようにダミーパターンを形成し、他の部品
を実装するために必要とされるソルダーレジスト層を、
ダミーパターンに重ねて封止エリアを囲むように形成
し、更に表示用の樹脂層の形成の際に、同時に樹脂枠層
を形成し、それらの積層体からなる枠を形成するので、
枠の厚みが確保でき、その中に未硬化の封止樹脂を入れ
た場合に、その水平方向への広がりを小さな表面積で十
分に制限することが可能となる。従って、基板の高密度
実装が可能となる。
から行われている配線パターンの形成工程において封止
エリアを囲むようにダミーパターンを形成し、他の部品
を実装するために必要とされるソルダーレジスト層を、
ダミーパターンに重ねて封止エリアを囲むように形成
し、更に表示用の樹脂層の形成の際に、同時に樹脂枠層
を形成し、それらの積層体からなる枠を形成するので、
枠の厚みが確保でき、その中に未硬化の封止樹脂を入れ
た場合に、その水平方向への広がりを小さな表面積で十
分に制限することが可能となる。従って、基板の高密度
実装が可能となる。
【００１３】また、このような枠を従来の工程中で形成
することができるので、枠を形成する際に、工程数やコ
ストの増大を抑制することが可能となる。
することができるので、枠を形成する際に、工程数やコ
ストの増大を抑制することが可能となる。
【００１４】
【実施例】以下、この発明の実施例を図面に基づいて具
体的に説明する。
体的に説明する。
【００１５】図１は、この発明の半導体の封止方法を説
明する図である。この発明においては、まず、基板１上
に配線パターン２をフォトリソグラフィ技術により形成
する際に、同時にダミーパターン３も形成する（図１の
（Ａ））。このダミーパターン３は配線パターン２の間
に、未硬化の封止樹脂が広がる方向に対して、それをせ
き止めることができるような方向及び大きさで形成す
る。例えば、ダミーパターン３は封止エリア１０（図１
の（Ａ）の点線円内）を囲むように、同心円の円弧とな
るように形成する。
明する図である。この発明においては、まず、基板１上
に配線パターン２をフォトリソグラフィ技術により形成
する際に、同時にダミーパターン３も形成する（図１の
（Ａ））。このダミーパターン３は配線パターン２の間
に、未硬化の封止樹脂が広がる方向に対して、それをせ
き止めることができるような方向及び大きさで形成す
る。例えば、ダミーパターン３は封止エリア１０（図１
の（Ａ）の点線円内）を囲むように、同心円の円弧とな
るように形成する。
【００１６】ついで、同じ基板上の異なる位置（図示せ
ず）に他の部品を実装するためのハンダリフローを行う
場合に、フラックスやハンダの飛沫から配線パターン２
等を保護するために設けるソルダーレジスト層６を、封
止エリア１０を囲むように基板上に形成する（図１の
（Ｂ））。これにより、ダミーパターン２とソルダーレ
ジスト層６とが重なり合って封止エリア１０を囲むの
で、封止樹脂の広がりを効果的に防止することができ
る。
ず）に他の部品を実装するためのハンダリフローを行う
場合に、フラックスやハンダの飛沫から配線パターン２
等を保護するために設けるソルダーレジスト層６を、封
止エリア１０を囲むように基板上に形成する（図１の
（Ｂ））。これにより、ダミーパターン２とソルダーレ
ジスト層６とが重なり合って封止エリア１０を囲むの
で、封止樹脂の広がりを効果的に防止することができ
る。
【００１７】つづいて、部品名等の表示用の樹脂層をソ
ルダーレジスト層６上に設ける際に、ダミーパターン３
とソルダーレジスト層６とが重なっている上に、その表
示用の樹脂で同時に樹脂枠層７を、例えばシルク印刷法
により形成する。これによりダミーパターン２、ソルダ
ーレジスト層６、及び樹脂枠層７が重なり合い、厚みが
更に増すので封止樹脂の広がりをより効果的に防止する
ことができる（図１の（Ｃ））。このような樹脂枠層と
しては、従来から用いられているもの中から適宜選択す
ることができる。
ルダーレジスト層６上に設ける際に、ダミーパターン３
とソルダーレジスト層６とが重なっている上に、その表
示用の樹脂で同時に樹脂枠層７を、例えばシルク印刷法
により形成する。これによりダミーパターン２、ソルダ
ーレジスト層６、及び樹脂枠層７が重なり合い、厚みが
更に増すので封止樹脂の広がりをより効果的に防止する
ことができる（図１の（Ｃ））。このような樹脂枠層と
しては、従来から用いられているもの中から適宜選択す
ることができる。
【００１８】ついで、常法に従ってベアチップＩＣなど
の半導体４を実装し、更に、配線パターン２とワイヤー
５でボンディングする。その後、この封止エリア１０の
中に未硬化の封止樹脂１１を、常法に従って供給し硬化
させ、半導体を封止する（図１の（Ｄ））。この場合、
図１の（Ｄ）のＸ−Ｘ断面（配線パターンの存在する部
位の断面）の及びＹ−Ｙ断面（配線パターンの存在しな
い部分の断面）である図１の（Ｅ）及び（Ｆ）に示すよ
うに、配線パターン２上においては、配線パターン２、
ソルダーレジスト層６及び樹脂枠層７の三つの層の積層
体からなる枠１２ａが形成され、一方配線パターン２の
存在しない部分では、ダミーパターン３、ソルダーレジ
スト層６及び樹脂枠層７の三つの層の積層体から枠１２
ｂが形成される。従って、それらの枠１２ａ及び１２ｂ
の表面レベルが同じとなり、しかも封止樹脂１１の広が
りを防止するために必要な程度の厚みを確保できるの
で、未硬化の封止樹脂１１が、その表面張力のために、
枠１２ａ及び１２ｂを越えて広がることがない。従っ
て、従来の樹脂封止の場合に比べ、封止エリア１０を小
さい面積とすることができる。
の半導体４を実装し、更に、配線パターン２とワイヤー
５でボンディングする。その後、この封止エリア１０の
中に未硬化の封止樹脂１１を、常法に従って供給し硬化
させ、半導体を封止する（図１の（Ｄ））。この場合、
図１の（Ｄ）のＸ−Ｘ断面（配線パターンの存在する部
位の断面）の及びＹ−Ｙ断面（配線パターンの存在しな
い部分の断面）である図１の（Ｅ）及び（Ｆ）に示すよ
うに、配線パターン２上においては、配線パターン２、
ソルダーレジスト層６及び樹脂枠層７の三つの層の積層
体からなる枠１２ａが形成され、一方配線パターン２の
存在しない部分では、ダミーパターン３、ソルダーレジ
スト層６及び樹脂枠層７の三つの層の積層体から枠１２
ｂが形成される。従って、それらの枠１２ａ及び１２ｂ
の表面レベルが同じとなり、しかも封止樹脂１１の広が
りを防止するために必要な程度の厚みを確保できるの
で、未硬化の封止樹脂１１が、その表面張力のために、
枠１２ａ及び１２ｂを越えて広がることがない。従っ
て、従来の樹脂封止の場合に比べ、封止エリア１０を小
さい面積とすることができる。
【００１９】
【発明の効果】この発明の半導体の封止方法によれは、
工程、コストを増加させることなく、精度よく高密度に
半導体を封止することができる。
工程、コストを増加させることなく、精度よく高密度に
半導体を封止することができる。
【図１】図１は、この発明の半導体の封止方法を説明す
るための図面である。
るための図面である。
【図２】図２は、従来の半導体の樹脂封止の例を示す図
面である。
面である。
【図３】図３は、従来の半導体の樹脂封止の例を示す図
面である。
面である。
【図４】図４は、従来の半導体の樹脂封止の例を示す図
面である。
面である。
【図５】図５は、従来の半導体の樹脂封止の例を示す図
面である。
面である。
１、２１ 基板 ２、２３ 配線パターン ３、５９ ダミーパターン ４、２２ 半導体 ５、２４ ワイヤー ６、２５ ソルダーレジスト ７ 樹脂枠層 １０ 封止エリア １１ 封止樹脂 １２ａ、１２ｂ 枠
Claims (1)
- 【請求項１】 半導体の封止エリアを区画する枠を基板
上に形成し、その枠の中に未硬化の封止樹脂を供給し硬
化させて該半導体を封止することを含んでなる半導体の
封止方法において、該基板上に配線パターンを形成する
際に該封止エリアを囲むようにダミーパターンを設け、
該ダミーパターンに重ねて該封止エリアを囲むようにソ
ルダーレジスト層を設け、更に、重なった該ダミーパタ
ーンとソルダーレジスト層との上に該封止エリアを囲む
ように樹脂枠層を設けることにより該枠を形成すること
を特徴とする半導体の封止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29357691A JPH05109929A (ja) | 1991-10-14 | 1991-10-14 | 半導体の封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29357691A JPH05109929A (ja) | 1991-10-14 | 1991-10-14 | 半導体の封止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109929A true JPH05109929A (ja) | 1993-04-30 |
Family
ID=17796526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29357691A Pending JPH05109929A (ja) | 1991-10-14 | 1991-10-14 | 半導体の封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109929A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5885854A (en) * | 1996-11-12 | 1999-03-23 | Micron Technology, Inc. | Method for application of de-wetting material for glob top applications |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| DE102021213165A1 (de) | 2021-11-23 | 2023-05-25 | Zf Friedrichshafen Ag | Verfahren zum Bauteilschutz einer Leiterplatte |
-
1991
- 1991-10-14 JP JP29357691A patent/JPH05109929A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5885854A (en) * | 1996-11-12 | 1999-03-23 | Micron Technology, Inc. | Method for application of de-wetting material for glob top applications |
| US5936310A (en) * | 1996-11-12 | 1999-08-10 | Micron Technology, Inc. | De-wetting material for glob top applications |
| JP2014220305A (ja) * | 2013-05-06 | 2014-11-20 | 株式会社デンソー | 多層基板およびこれを用いた電子装置、電子装置の製造方法 |
| DE102021213165A1 (de) | 2021-11-23 | 2023-05-25 | Zf Friedrichshafen Ag | Verfahren zum Bauteilschutz einer Leiterplatte |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4533248B2 (ja) | 電子装置 | |
| JPH09130009A (ja) | 混成集積回路装置とその製造方法 | |
| US20060079029A1 (en) | Flexible circuit board processing method | |
| JPH0745641A (ja) | 半導体装置の実装方法 | |
| JP2001244384A (ja) | ベアチップ搭載プリント配線基板 | |
| JPH05109929A (ja) | 半導体の封止方法 | |
| JPH1065300A (ja) | インタポーザ基板及びその製造方法 | |
| JPH0290658A (ja) | 高密度実装回路装置 | |
| JPH1074887A (ja) | 電子部品及びその製造方法 | |
| JP2005217221A (ja) | 半導体パッケージ及びその製造方法 | |
| JP3423174B2 (ja) | チップ・オン・ボード実装構造およびその製造方法 | |
| JPH0936275A (ja) | 表面実装型半導体装置の製造方法 | |
| JPH0888464A (ja) | フリップチップ実装方法 | |
| JPH06120418A (ja) | 混成集積回路の製造方法 | |
| JP2746234B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2714691B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP3232954B2 (ja) | 電子部品の製造方法 | |
| JPS6395652A (ja) | 保護材流出防止用ダムの形成方法 | |
| JPH08181239A (ja) | フリップチップ実装用回路基板 | |
| JP2003198078A (ja) | プリント配線基板及びその製造方法 | |
| JPH09266369A (ja) | プリント基板の加工方法並びにプリント基板 | |
| JPH0629654A (ja) | 電子装置 | |
| JP2004200278A (ja) | 回路基板アセンブリ | |
| JPH05190763A (ja) | 封止部品 | |
| JPH04370940A (ja) | チップコート樹脂封止枠の形成方法および電子装置の製造方法 |