JPH06120418A - 混成集積回路の製造方法 - Google Patents

混成集積回路の製造方法

Info

Publication number
JPH06120418A
JPH06120418A JP4268739A JP26873992A JPH06120418A JP H06120418 A JPH06120418 A JP H06120418A JP 4268739 A JP4268739 A JP 4268739A JP 26873992 A JP26873992 A JP 26873992A JP H06120418 A JPH06120418 A JP H06120418A
Authority
JP
Japan
Prior art keywords
semiconductor bare
bare chip
chip
substrate
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4268739A
Other languages
English (en)
Inventor
Hideo Miyauchi
秀男 宮内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4268739A priority Critical patent/JPH06120418A/ja
Publication of JPH06120418A publication Critical patent/JPH06120418A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【目的】ベアチップＩＣを搭載をする混成集積回路で、
ＩＣの専有面積を最大限に小さくし、高密度実装を実現
させる。 【構成】絶縁基板１上に、第１、第２の半導体ベアチッ
プ用の樹脂流れダム４，５を中心を同じとして、二重枠
の形をとらせた基板構成で第１，第２のＩＣベアチップ
を段重ねで組み立てる方法である。まず第１のチップを
組立て第１の樹脂枠の中に保護コーティング材を充填
し、次に第２のチップを組立て第２の樹脂枠の中に保護
コーティング材を充填する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、混成集積回路の製造方
法に関する。
【０００２】
【従来の技術】従来、少なくとも２個以上の半導体ベア
チップを搭載する混成集積回路装置の基板は図５に示す
ようになっている。すなわち、まず絶縁基板３１上に第
１の半導体ベアチップを搭載する部分であるマウントラ
ンドを設け、この周囲にこの半導体ベアチップを電気的
に基板と接続するボンディングステッチランド３６が形
成されている。場合によっては半導体ベアチップとボン
ディング線と接続ポイントとを保護するコーティング樹
脂の流れ止めダム３２が設けられている。同様に第２の
半導体ベアチップＩＣについてもマウントランド、ステ
ッチランド、流れ止めダムが設けてある。そして、半導
体ベアチップが少なくとも２個以上搭載される場合はチ
ップ間同士の接続が基板上で配線され引き回しがされて
いる。この基板に半導体ベアチップ３３，３４をマウン
トランドに搭載しこれを基板とボンディング線３５で接
続する。その後、半導体ベアチップとボンディング線を
保護するべくコーティング樹脂を樹脂の流れ止めダム３
２の中に樹脂を充填させる。
【０００３】
【発明が解決しようとする課題】この従来の混成集積回
路に少なくとも２個以上の半導体ベアチップを搭載する
ときは、半導体ベアチップを搭載するスペースとボンデ
ィングするスペースとの占有面積は搭載チップの数量に
よって確実に搭載数量倍スペースが必要となる。それだ
けでなく、搭載チップ間の配線引き回しスペースに関わ
る占有面積が大きく小型化の限界になっていた。
【０００４】
【課題を解決するための手段】本発明の混成集積回路の
製造方法は、絶縁材料による基板上に第１の半導体ベア
チップを搭載するためのマウントランド、そしてステッ
チランド、更に保護コーティング用樹脂の流れ止めダム
を設ける。さらに前記ダムの周囲に更に第１の半導体ベ
アチップを中心とした第２の半導体ベアチップ用の保護
コーティング用樹脂の流れ止めダムを設ける。更に同様
に搭載されるチップ数量分だけの保護コーティング用樹
脂の流れ止めダムが設けられている。このように構成さ
れた基板上に第１の半導体ベアチップを搭載し組み立て
た後、その上に第２のチップを搭載し組み立てて、更に
これを繰り返す。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の絶縁基板を示す斜視
図であり、図２は、この絶縁基板に半導体ベアチップを
搭載し、組み立てた後の断面斜視図を示すものである。
絶縁基板（厚さ０．６６ｍｍ）１上に半導体ベアチップ
を搭載する場所にザグリ（深さ０．４ｍｍ）を施したマ
ウントランド２、搭載チップと基板をワイヤボンディン
グによって接続するステッチランド３、その周囲に第１
の半導体ベアチップを保護コーティングする樹脂の流れ
止めダム４（厚さ０．４ｍｍ）、更に第１の樹脂流れ止
めダム４から１．５ｍｍ離れた周囲に第２の半導体ベア
チップを保護コーティングする樹脂の流れ止めダム５
（厚さ１．０ｍｍ）を設け、更に樹脂の流れ止めダム
４，５の間に第２の半導体ベアチップのステッチランド
６を設ける。第１のステッチランド３と第２のステッチ
ランド６間は配線されているが、内部配線は特にメモリ
ＩＣの時はデータバス、アドレスバスなどのように、同
一端子を使用する場合が多くステッチランド間同士の配
線は容易である。
【０００６】以上のように構成された絶縁基板１に図２
に示すように第１の半導体ベアチップ７を搭載する。基
板１のマウントランドに貼付け樹脂（エポキシ系樹脂）
であるマウント材を塗布し、第１の半導体ベアチップ７
をマウント搭載し、エポキシ樹脂を加熱硬化させる。そ
して、この半導体ベアチップ７と基板１の各ステッチラ
ンド３とをボンディング線８によりワイヤボンディング
法で接続する。この半導体ベアチップとボンディング
線、ステッチランドでの接続ポイントを保護するべくマ
ウント材と同一のエポキシ樹脂９を第１の半導体ベアチ
ップ７の保護コーティング用樹脂流れ止めダム４の中に
充填させ樹脂を加熱硬化させる。このとき樹脂は平坦に
なるように充填硬化する必要がある。
【０００７】次に、上記第１の半導体ベアチップ７の保
護コーティング樹脂の上に第１のベアチップの場合と同
様に貼付け樹脂（エポキシ系樹脂）であるマウント材を
塗布し、第２の半導体ベアチップ１０をマウント搭載
し、同様にエポキシ樹脂を加熱硬化させる。そして、こ
の第２の半導体ベアチップと第２の半導体ベアチップ用
の基板の各ステッチランド６とをボンディング線８によ
りワイヤボンディング法で接続する。このとき、ワイヤ
ボンディング時にステッチランド側のボンディング線が
第１のベアチップ用の樹脂流れ止めダム４に触れないよ
うにしなければならない。そのため、ダム４は外側にむ
かってテーパをつける。
【０００８】そして、同様に第２の半導体ベアチップと
ボンディング線、ステッチランドでの接続ポイントを保
護するべくマウント材と同一のエポキシ樹脂９を第２の
半導体ベアチップ１０の保護コーティング用樹脂流れ止
めダム５の中に充填させ樹脂を加熱硬化させる。第２の
樹脂ダム５は第１の樹脂ダム４より０．６ｍｍ厚くする
ことにより樹脂が溢れでることを防いでいる。
【０００９】図３は本発明の第２の実施例を示す平面図
であり、図４は半導体ベアチップを搭載し、組立てた後
の断面図である。この実施例はプラスチックＬＣＣパッ
ケージを基板とする構成である。ＬＣＣパッケージは小
型化に対応できる最適なパッケージであるが、本発明に
よる構成により作られたＬＣＣは他のいかなるマルチチ
ップＩＣパッケージよりも小型化が実現できる。絶縁材
料のプラスチックＬＣＣパッケージ（厚さ０．６６ｍ
ｍ）１１にザグリ（深さ０．４ｍｍ）、更にその周囲に
第１の樹脂流れ止めダムから１．５ｍｍ離れた第２の半
導体ベアチップ用の樹脂の流れ止めダム１５（厚さ１．
０ｍｍ）をもつ。第１と第２の樹脂流れ止めダムとの間
には第２のベアチップのステッチランド１６がある。
【００１０】以上のように構成されたプラスチックＬＣ
Ｃパッケージに図４に示すように半導体ベアチップ１７
を搭載する。プラスチックＬＣＣパッケージのマウント
ランドにマウント材を塗布し、第１の半導体ベアチップ
１７をマウント搭載し、エポキシ樹脂を加熱硬化させ
る。そして、この半導体ベアチップと基板の各ステッチ
ランドとをボンディング線１８によりワイヤボンディン
グ法で接続する。エポキシ樹脂１９を第１の半導体ベア
チップの保護コーティング用樹脂流れ止めダム１４の中
に充填させ樹脂を加熱硬化させる。このとき樹脂は平坦
になるように充填硬化する必要がある。次に、上記第１
の半導体ベアチップ１７の保護コーティング樹脂の上に
第１のチップと同様にマウント材を塗布し、第２の半導
体ベアチップ２０をマウント搭載し、同様にエポキシ樹
脂を加熱硬化させる。そして、この第２の半導体ベアチ
ップと第２の半導体ベアチップ用の基板の各ステッチラ
ンドとをボンディング線１８によりワイヤボンディング
法で接続する。そして、同様に第２の半導体ベアチップ
とボンディング線、ステッチランドでの接続ポイントを
保護するべくマウント材と同一のエポキシ樹脂１９を第
２の半導体ベアチップの保護コーティング用樹脂流れ止
めダム１５の中に充填させ樹脂を加熱硬化させる。な
お、上記実施例では２段に重ねて搭載する場合について
説明したが、さらに重ねて搭載することも可能である。
【００１１】
【発明の効果】以上説明したように、本発明は絶縁基板
上に半導体ベアチップを少なくとも２段以上の複数段搭
載することによりＩＣの搭載専有面積を大幅に削減する
ことができた。例えば、メモリＩＣ２個の場合、ＴＳＯ
Ｐ２個と配線パターンを含めて１７×２０に対し本発明
によるＬＣＣパッケージに搭載した構成では１４×１１
となりＴＳＯＰの専有面積の４５％にまで小型化とな
る。
【図面の簡単な説明】
【図１】本発明による第１の実施例の絶縁基板の斜視図
である。
【図２】図１の絶縁基板に半導体ベアチップを搭載した
状態を示す断面図である。
【図３】本発明による第２の実施例の平面図である。
【図４】図３に示したプラスチックＬＣＣに半導体ベア
チップを搭載した状態を示す断面図である。
【図５】従来の混成集積回路を示す斜視図である。
【符号の説明】
１，３１ 絶縁基板 ２，１２ マウントランド ３，６，１３，１６ ステッチランド ４，５，１４，１５ 樹脂流れ止めダム ７，１０，１７，２０ 半導体ベアチップ ８，１８ ボンディング線 ９，１９ 保護樹脂 １１ プラスチックＬＣＣ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/28 Ｇ 7511−4Ｅ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 絶縁基板上に、第１の半導体ベアチップ
    を搭載するためのチップ搭載部、チップをボンディング
    線で基板と接続する基板側のボンディングランド、さら
    にその周囲に前記第１の半導体ベアチップ搭載部を中心
    にして第２の半導体ベアチップとボンディング線で基板
    と接続する基板側の第２のボンディングランドを設け、
    その基板に第１の半導体ベアチップをワイヤボンディン
    グ法で接続したのち保護コーティングし、さらに前記第
    １の半導体ベアチップの上に第２の半導体ベアチップを
    搭載し、同様に組立、保護コーティングすることを特徴
    とする混成集積回路の製造方法。
  2. 【請求項２】 基板上に第１の半導体ベアチップを保護
    するコーティング樹脂の流れ止め用ダムを設け、前記第
    １の半導体ベアチップ搭載部を中心にして第２の半導体
    ベアチップを保護するコーティング樹脂の流れ止め用ダ
    ムを設け、二重枠にしたことを特徴とする請求項１記載
    の混成集積回路の製造方法。
  3. 【請求項３】 前記半導体ベアチップを保護するコーテ
    ィング樹脂の流れ止め用ダムはテーパ状であることを特
    徴とする請求項２記載の混成集積回路の製造方法。
  4. 【請求項４】 前記絶縁基板がリードレスチップキャリ
    アであることを特徴とする請求項１記載の混成集積回路
    の製造方法。
  5. 【請求項５】 前記半導体ベアチップ搭載数が少なくと
    も二段以上の複数段であることを特徴とする請求項１記
    載の混成集積回路の製造方法。
JP4268739A 1992-10-07 1992-10-07 混成集積回路の製造方法 Pending JPH06120418A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4268739A JPH06120418A (ja) 1992-10-07 1992-10-07 混成集積回路の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4268739A JPH06120418A (ja) 1992-10-07 1992-10-07 混成集積回路の製造方法

Publications (1)

Publication Number Publication Date
JPH06120418A true JPH06120418A (ja) 1994-04-28

Family

ID=17462676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4268739A Pending JPH06120418A (ja) 1992-10-07 1992-10-07 混成集積回路の製造方法

Country Status (1)

Country Link
JP (1) JPH06120418A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145183A (ja) * 1997-11-07 1999-05-28 Rohm Co Ltd 半導体装置、およびその製造方法
KR100355744B1 (ko) * 2000-10-25 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조
KR100370852B1 (ko) * 1999-12-20 2003-02-05 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100399724B1 (ko) * 2000-12-29 2003-09-29 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100592784B1 (ko) * 2000-01-14 2006-06-26 삼성전자주식회사 멀티 칩 패키지
CN102290399A (zh) * 2010-06-17 2011-12-21 国碁电子(中山)有限公司 堆叠式芯片封装结构及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212948B2 (ja) * 1981-06-15 1987-03-23 Tokyo Shibaura Electric Co
JPH03280495A (ja) * 1990-03-28 1991-12-11 Taiyo Yuden Co Ltd 多層基板の電子部品実装構造及びその実装方法
JPH04139869A (ja) * 1990-10-01 1992-05-13 Nec Corp 混成集積回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6212948B2 (ja) * 1981-06-15 1987-03-23 Tokyo Shibaura Electric Co
JPH03280495A (ja) * 1990-03-28 1991-12-11 Taiyo Yuden Co Ltd 多層基板の電子部品実装構造及びその実装方法
JPH04139869A (ja) * 1990-10-01 1992-05-13 Nec Corp 混成集積回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145183A (ja) * 1997-11-07 1999-05-28 Rohm Co Ltd 半導体装置、およびその製造方法
KR100370852B1 (ko) * 1999-12-20 2003-02-05 앰코 테크놀로지 코리아 주식회사 반도체패키지
KR100592784B1 (ko) * 2000-01-14 2006-06-26 삼성전자주식회사 멀티 칩 패키지
KR100355744B1 (ko) * 2000-10-25 2002-10-19 앰코 테크놀로지 코리아 주식회사 반도체 패키지 구조
KR100399724B1 (ko) * 2000-12-29 2003-09-29 앰코 테크놀로지 코리아 주식회사 반도체패키지
CN102290399A (zh) * 2010-06-17 2011-12-21 国碁电子(中山)有限公司 堆叠式芯片封装结构及方法

Similar Documents

Publication Publication Date Title
US6521997B1 (en) Chip carrier for accommodating passive component
US5489059A (en) Semiconductor device having an universal die size inner lead layout
KR100692441B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US7298033B2 (en) Stack type ball grid array package and method for manufacturing the same
US6563217B2 (en) Module assembly for stacked BGA packages
US6331939B1 (en) Stackable ball grid array package
US5663593A (en) Ball grid array package with lead frame
US5409863A (en) Method and apparatus for controlling adhesive spreading when attaching an integrated circuit die
JP2005519471A (ja) 積層ダイ半導体装置
US5854740A (en) Electronic circuit board with semiconductor chip mounted thereon, and manufacturing method therefor
JPH09129670A (ja) フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ
US6246124B1 (en) Encapsulated chip module and method of making same
US5457878A (en) Method for mounting integrated circuit chips on a mini-board
JPH06120418A (ja) 混成集積回路の製造方法
JP3366062B2 (ja) オーバモールド形半導体装置及びその製造方法
US6410977B1 (en) Semiconductor device, circuit board electronic instrument and method of making a semiconductor device
KR20010070124A (ko) 배선의 레이아웃이 향상된 칩 스케일 패키지
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH0677392A (ja) 半導体装置とその製造方法
KR20080084075A (ko) 적층 반도체 패키지
JP2993480B2 (ja) 半導体装置
KR0163214B1 (ko) 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법
JPH0497550A (ja) 半導体チップの封止構造
JPH08330359A (ja) 集積回路の実装方法
KR19990061796A (ko) 반도체 패키지 및 제조방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19980714