JPH08330359A - 集積回路の実装方法 - Google Patents

集積回路の実装方法

Info

Publication number
JPH08330359A
JPH08330359A JP13194595A JP13194595A JPH08330359A JP H08330359 A JPH08330359 A JP H08330359A JP 13194595 A JP13194595 A JP 13194595A JP 13194595 A JP13194595 A JP 13194595A JP H08330359 A JPH08330359 A JP H08330359A
Authority
JP
Japan
Prior art keywords
bumps
integrated circuit
sealing resin
bare chip
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP13194595A
Other languages
English (en)
Inventor
Takafumi Yasuhara
孝文 安原
Yuji Uno
雄二 鵜野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP13194595A priority Critical patent/JPH08330359A/ja
Publication of JPH08330359A publication Critical patent/JPH08330359A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】バンプを有する集積回路の実装方法に関し、容
易で、量産性に優れた封止方法を提供する。 【構成】複数のバンプを有する集積回路の該バンプと配
線基板上の配線パターンとを電気的に接続し、封止用樹
脂で前記接続部を封止する集積回路の実装方法におい
て、前記集積回路の複数のバンプを互いに平行な直線上
に、複数列配列するものである。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子機器等に用いられ
る配線基板の配線パターンへの集積回路の実装方法に関
し、詳細にはバンプを有する集積回路のバンプと配線パ
ターン面とを合わせるように接続するフェースダウンボ
ンディングによる集積回路の実装方法に関する。
【0002】
【従来の技術】集積回路の配線基板の配線パターンへの
実装方法には、従来より集積回路(ベアチップ)のバン
プ(接続端子)と配線パターン面とを合わせるように載
置し、半田あるいは導電性接着剤等により接続するフェ
ースダウンボンディングと、配線パターン面上に集積回
路の能動面を上向きに載置し、ワイヤにより集積回路の
パッドと配線パターンとを接続するワイヤボンディング
等の方法が用いられている。図3は従来のフェースダウ
ンボンディングの実装状態を示す構成図であり、(a)
は半田により集積回路を配線基板に実装した状態を示す
側面図であり、(b)は封止用樹脂の流れを示す説明図
である。
【0003】31は集積回路のベアチップ(封止、リー
ド端子の形成等が行われていない集積回路の回路部)、
32はベアチップ31の回路における外部接続端子を形
成するバンプ、33はベアチップ31を実装する配線基
板、34はバンプ32をクリーム半田等の半田35(あ
るいは導電性接着剤)等により電気的に接続する配線パ
ターンである。36はエポキシ材等からなり接続部等を
保護するために充填される封止用樹脂である。
【0004】上記の構成によるフェースダウンボンディ
ングは、配線基板33の配線パターン34に半田35を
塗布し、配線パターン34に対応する位置にベアチップ
31のバンプ32を合わせるようにベアチップ31を載
置する。そして、リフロー炉に挿入し、半田35を溶融
させることにより、リフロー方式による半田付けが行わ
れる。その後、封止用樹脂36を配線基板33とベアチ
ップ31間にディスペンサ等により注入し、加熱、紫外
線照射等の方法により硬化させ接続部等を保護する。
【0005】
【発明が解決しようとする課題】上述のような集積回路
の実装方法では、図3(b)の矢印に示すように封止用
樹脂36の流れが不規則で、この流れの制御が難しく流
路が定まらないため、封止用樹脂36中にエアの巻き込
み等によるボイド37(気泡)が発生し、経年変化等に
よる端子部の腐食や破断等の障害が発生する等の問題が
ある。本発明は、このような品質の劣化という問題を解
決することを目的とする。
【0006】
【課題を解決するための手段】本発明はこのような課題
を解決するもので、複数のバンプを有する集積回路の該
バンプと配線基板上の配線パターンとを電気的に接続
し、封止用樹脂で前記接続部を封止する集積回路の実装
方法において、前記集積回路の複数のバンプを互いに平
行な直線上に、複数列配列することを特徴とする。
【0007】また、複数のバンプを有する集積回路の該
バンプと配線基板上の配線パターンとを電気的に接続
し、封止用樹脂で前記接続部を封止する集積回路の実装
方法において、前記集積回路の複数のバンプを放射線状
に延びる複数の直線上に、複数列配置することを特徴と
する。
【0008】
【作用】本発明によれば、実装する場合に、複数のバン
プが互いに平行な直線上に配列されているので、バンプ
の存在しない直線の流路ができ、封止用樹脂の流れ込み
をスムーズに、容易にすることができる。また、複数の
バンプを放射線状に延びる複数の直線上に複数列配置さ
れているので、バンプの存在しない直線の流路ができ、
封止用樹脂の流れ込みをスムーズに、容易にすることが
できる。
【0009】
【実施例】以下、図面を用いて本発明の実施例を説明す
る。図1は本発明の第1実施例に係る集積回路の実装方
法を示す説明図であり、(a)は実装状態を示す側面
図、(b)は封止用樹脂の流れを示す説明図である。図
示のように11は封止およびリード端子の形成等が行わ
れていない集積回路の回路部本体であるベアチップ、1
2は金あるいは半田等により形成され、ベアチップ11
と周辺回路を接続するための端子となるバンプである。
13はセラミック等の絶縁板からなり、表面に配線パタ
ーン14が設けられたベアチップ11を装着する配線基
板である。15はバンプ12と、バンプ12と対応する
配線パターン14とを電気的に接続する半田15あるい
は導電性接着剤(図1は半田15が溶融した状態を示し
ている)である。また、16はエポキシ材等からなり接
続部等を保護するために充填される封止用樹脂である。
【0010】本実施例によるフェースダウンボンディン
グによりベアチップ11を実装するには、ベアチップ1
1のバンプ12と相対応する配線基板13の配線パター
ン14に半田15を塗布し、バンプ12を配線パターン
14の対応する位置に合わせるように載置する。この状
態を保ちながらリフロー炉に挿入し加熱することによ
り、半田15が溶融しリフロー方式による半田付けが行
われる。そして、ベアチップ11を装着した配線基板1
3の配線基板13とベアチップ11の隙間に、平行で直
線上に配列された複数のバンプ12に沿ってディスペン
サ等により封止用樹脂16を注入する。すると、封止用
樹脂16は図1(b)に示す矢印の方向に充填される。
そして、その後に行う加熱あるいは紫外線照射等の方法
により封止用樹脂16を硬化させ接続部等を保護する。
【0011】図2は本発明の第2実施例に係る封止用樹
脂の流れを示す説明図である。なお、第1実施例と同様
なものについては同一符号を付し、その説明を省略す
る。11はベアチップ、12はバンプであり、本実施例
が第1実施例と相違する点は、複数のバンプ12の配列
が本実施例では放射線状に直線に延びているところであ
る。従って、ベアチップ11を装着した配線基板13の
配線基板13とベアチップ11の隙間に、放射線状に延
びる直線上に配列された複数のバンプ12に沿ってディ
スペンサ等により封止用樹脂16を注入する。すると、
封止用樹脂16は図示の矢印の方向に充填される。そし
て、、その後に行う加熱あるいは紫外線照射等の方法に
より封止用樹脂16を硬化させ接続部等を保護する。
【0012】以上により、第1、第2実施例ではベアチ
ップ11の複数のバンプ12を互いに平行にあるいは放
射線状に直線上に配列することにより封止用樹脂16の
流れ易くし、上流側のバンプによる流れの乱れの影響を
下流側に与えないようにしている。従って、隅々まで
良好に封止用樹脂16が充填され接続部等を良好に保護
することができる。
【0013】
【発明の効果】以上詳細に説明したように本発明に係る
集積回路の実装方法によれば、複数のバンプを互いに平
行な直線上に配列することにより、また、複数のバンプ
を放射線状に延びる複数の直線上に複数列配置すること
により、バンプと配線パターンを電気的に接続した接続
部を封止する封止用樹脂の流れ込みを確実にし、量産性
に優れ、エアの巻き込みによるボイドの発生を抑え、接
続部等を保護することができる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係る集積回路の実装方法
を示す説明図である。
【図2】本発明の第2実施例に係る封止用樹脂の流れを
示す説明図である。
【図3】従来のフェースダウンボンディングの実装状態
を示す構成図である。
【符号の説明】
11・・・・ベアチップ 12・・・・バンプ 13・・・・配線基板 14・・・・配線パターン 15・・・・半田 16・・・・封止用樹脂

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数のバンプを有する集積回路の該バン
    プと配線基板上の配線パターンとを電気的に接続し、封
    止用樹脂で前記接続部を封止する集積回路の実装方法に
    おいて、 前記集積回路の複数のバンプを互いに平行な直線上に、
    複数列配列することを特徴とする集積回路の実装方法。
  2. 【請求項2】 複数のバンプを有する集積回路の該バン
    プと配線基板上の配線パターンとを電気的に接続し、封
    止用樹脂で前記接続部を封止する集積回路の実装方法に
    おいて、 前記集積回路の複数のバンプを放射線状に延びる複数の
    直線上に、複数列配置することを特徴とする集積回路の
    実装方法。
JP13194595A 1995-05-30 1995-05-30 集積回路の実装方法 Withdrawn JPH08330359A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13194595A JPH08330359A (ja) 1995-05-30 1995-05-30 集積回路の実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13194595A JPH08330359A (ja) 1995-05-30 1995-05-30 集積回路の実装方法

Publications (1)

Publication Number Publication Date
JPH08330359A true JPH08330359A (ja) 1996-12-13

Family

ID=15069887

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13194595A Withdrawn JPH08330359A (ja) 1995-05-30 1995-05-30 集積回路の実装方法

Country Status (1)

Country Link
JP (1) JPH08330359A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191248A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 半導体装置、電子回路装置、及びこれらの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005191248A (ja) * 2003-12-25 2005-07-14 Seiko Epson Corp 半導体装置、電子回路装置、及びこれらの製造方法
JP4608208B2 (ja) * 2003-12-25 2011-01-12 セイコーエプソン株式会社 電子回路装置及びその製造方法

Similar Documents

Publication Publication Date Title
US6521997B1 (en) Chip carrier for accommodating passive component
US6013946A (en) Wire bond packages for semiconductor chips and related methods and assemblies
US5436203A (en) Shielded liquid encapsulated semiconductor device and method for making the same
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
KR100194747B1 (ko) 반도체장치
WO2006132130A1 (ja) 半導体装置、基板および半導体装置の製造方法
JP3423174B2 (ja) チップ・オン・ボード実装構造およびその製造方法
JPH1074887A (ja) 電子部品及びその製造方法
JPH08330359A (ja) 集積回路の実装方法
US20040080034A1 (en) Area array semiconductor device and electronic circuit board utilizing the same
JP3949077B2 (ja) 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法
JPH05243287A (ja) 混成集積回路装置およびその製造方法
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
JPS63126258A (ja) 半導体装置
JPH0758244A (ja) 半導体パッケージ及び半導体パッケージの製造方法
JPH09199631A (ja) 半導体装置の構造と製造方法
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JPH0955448A (ja) 半導体装置の製造方法
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP2775262B2 (ja) 電子部品搭載用基板及び電子部品搭載装置
JP2990120B2 (ja) 半導体装置
JP2841825B2 (ja) 混成集積回路
KR100195511B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
JPH09172042A (ja) 半導体装置
JPS6225444A (ja) 連続配線基板

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020806