JPH0582050U - ハイブリッドｉｃ - Google Patents

ハイブリッドｉｃ

Info

Publication number
JPH0582050U
JPH0582050U JP020586U JP2058692U JPH0582050U JP H0582050 U JPH0582050 U JP H0582050U JP 020586 U JP020586 U JP 020586U JP 2058692 U JP2058692 U JP 2058692U JP H0582050 U JPH0582050 U JP H0582050U
Authority
JP
Japan
Prior art keywords
semiconductor element
bare semiconductor
groove
solder resist
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP020586U
Other languages
English (en)
Inventor
修 梅田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP020586U priority Critical patent/JPH0582050U/ja
Publication of JPH0582050U publication Critical patent/JPH0582050U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 裸半導体素子の周辺部の半田レジストを略四
角形の溝状に除去することで封止樹脂の広がりを前記溝
で止める。 【構成】 裸半導体素子４の周辺部の半田レジスト３を
略四角形の溝７状に除去する。封止樹脂６を裸半導体素
子の上部および半田レジストの溝の内側に流し込んで、
封止樹脂の広がりを溝の内側で止め、裸半導体素子を封
止する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、ハイブリッドＩＣに係り、特に裸半導体素子の樹脂封止に関する。
【０００２】
【従来の技術】
近来の電子機器の小型化ニーズに伴い、ハイブリッドＩＣの高密度実装の多様 化が進みつつあり、ＣＯＢ（チップオンボード）等の工法でハイブリッドＩＣが 製造されている。図２は従来のＣＯＢ工法の一例で、ハイブリッドＩＣの断面図 である。１は配線基板で、配線基板の上面にパターン２を形成し、同パターン２ の接続部を残して半田レジスト３を印刷する。裸半導体素子４を配線基板２の上 部に載置し、裸半導体素子４の電極とパターン２をワイヤー５で接続する。裸半 導体素子４を保護するために裸半導体素子４の上部より樹脂６を流し封止する。 通常、封止用材料（樹脂６）には液状エポキシ、シリコーン、フェノール等が用 いられる。液状の封止用材料を用いるためコーティングの厚みと広がりを制御す る必要があり、適度の粘性を確保しなければならない。封止用材料をチューブか ら絞り出し裸半導体素子４の上部よりコーティングするとき、チクソ性の高いす なわち広がりにくい材料を用い、加熱し、低粘性にして塗布する。このようにし てコーティッグするが、コーティングの厚みと広がりを制御することは難しい。 また樹脂封止の方法として配線基板２に流れ止め枠を形成する方法も採用され ている。この場合、配線基板２に樹脂印刷を行い樹脂で凸部の枠を形成する。形 成した枠の中に低粘性の封止用樹脂を流し込んで封止していた。この方法は枠を 作るために印刷しなければならなく、この作業のための費用がかかる問題があっ た。
【０００３】
【考案が解決しようとする課題】
本考案は、上記従来の問題点に鑑みなされたもので、裸半導体素子の周辺部の 半田レジストを略四角形の溝状に除去することで封止樹脂の広がりを前記溝で止 める。
【０００４】
【課題を解決するための手段】
上記課題を解決するために本考案では、配線基板の上面に導体を形成し、その 上部より前記導体の一部を除いて半田レジストを印刷し、前記配線基板に裸半導 体素子を載置し、同裸半導体素子の電極と前記導体の一部とをワイヤボンドし、 前記裸半導体素子を樹脂封止するものにおいて、前記裸半導体素子の周辺部の半 田レジストに溝を設け、封止樹脂剤を前記半田レジストの溝の内側に流し込んで 前記裸半導体素子を封止ししてなることを特徴とするハイブリッドＩＣを提供す るものである。
【０００５】
【作用】
上記構成によれば、裸半導体素子の周辺部の半田レジストを略四角形の溝状に 除去する。封止樹脂を裸半導体素子の上部および半田レジストの溝の内側に流し 込んで、封止樹脂の広がりを溝の内側で止め裸半導体素子を封止する。
【０００６】
【実施例】
本考案の実施例を添付図面を参照して詳細に説明する。図１は本考案のハイブ リッドＩＣの樹脂封止の一実施例を示す、（ａ）は上面図、（ｂ）は断面図であ る。 図において、１は配線基板で、配線基板の上面にパターン２を形成し、同パタ ーン２の上部に半田レジスト３を印刷する。このときパターン２の裸半導体素子 ４を接続する部位と裸半導体素子４を囲む略四角形の部位の一部は半田レジスト ３を印刷しない。裸半導体素子４の周囲に半田レジスト３を印刷しなことで半田 レジスト３の周囲に略四角形の溝７を形成する。裸半導体素子４を配線基板２の 上部に載置し、裸半導体素子４の電極とパターン２をワイヤー５で接続する。図 ２において、裸半導体素子４を保護するために裸半導体素子４の上部より封止樹 脂６を流し封止する。通常、封止用材料（樹脂６）には液状エポキシ、シリコー ン、フェノール等が用いられる。封止樹脂６を注入すれば封止樹脂は裸半導体素 子４の上部および周囲に流れるが、略四角形の溝７があることにより溝の内側で 表面張力のため流れなくなり、封止樹脂６の先端は丸み（厚み）を持って止まる 。そのために裸半導体素子４は充分な厚みの封止樹脂６によってコートされ裸半 導体素子４の保護は確実になる。
【０００７】
【考案の効果】
以上のように本考案においては、裸半導体素子の周囲の半田レジストを略四角 形に取り除き溝を作ることで、封止樹脂を溝の内側で表面張力により止めること ができるので、封止樹脂が裸半導体素子の周囲に広がるのを防止し、封止樹脂の 厚みを充分に確保することができる効果は大きい。
【図面の簡単な説明】
【図１】本考案のハイブリッドＩＣの樹脂封止の一実施
例を示す、（ａ）は上面図、（ｂ）は断面図である。
【図２】従来のハイブリッドＩＣのＣＯＢ工法の一例
で、ハイブリッドＩＣの断面図である。
【符号の説明】
１ 配線基板 ２ パターン ３ 半田レジスト ４ 裸半導体素子 ５ ワイヤー ６ 封止樹脂 ７ 略四角形の溝

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項１】 配線基板の上面に導体を形成し、その上
    部より前記導体の一部を除いて半田レジストを印刷し、
    前記配線基板に裸半導体素子を載置し、同裸半導体素子
    の電極と前記導体の一部とをワイヤボンドし、前記裸半
    導体素子を樹脂封止するものにおいて、前記裸半導体素
    子の周辺部の半田レジストに溝を設け、封止樹脂剤を前
    記半田レジストの溝の内側に流し込んで前記裸半導体素
    子を封止ししてなることを特徴とするハイブリッドＩ
    Ｃ。
  2. 【請求項２】 上記溝の形状を略四角形または略円形に
    したことを特徴とする請求項１記載のハイブリッドＩ
    Ｃ。
JP020586U 1992-04-06 1992-04-06 ハイブリッドｉｃ Pending JPH0582050U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP020586U JPH0582050U (ja) 1992-04-06 1992-04-06 ハイブリッドｉｃ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP020586U JPH0582050U (ja) 1992-04-06 1992-04-06 ハイブリッドｉｃ

Publications (1)

Publication Number Publication Date
JPH0582050U true JPH0582050U (ja) 1993-11-05

Family

ID=12031340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP020586U Pending JPH0582050U (ja) 1992-04-06 1992-04-06 ハイブリッドｉｃ

Country Status (1)

Country Link
JP (1) JPH0582050U (ja)

Similar Documents

Publication Publication Date Title
KR100343432B1 (ko) 반도체 패키지 및 그 패키지 방법
US6262473B1 (en) Film carrier tape and semiconductor device, method of making the same and circuit board
JP2797598B2 (ja) 混成集積回路基板
JPH0582050U (ja) ハイブリッドｉｃ
JPS5817646A (ja) 半導体装置の製造方法
JPH0888292A (ja) 片面樹脂封止型半導体パッケージ並びに片面樹脂封止型半導体装置及びその製造方法
JP3923661B2 (ja) 半導体装置
JPH01270325A (ja) ポッティング封止用のマスク
JPS63244631A (ja) 混成集積回路装置の製造方法
JP3825196B2 (ja) 電子回路装置
JP2583242Y2 (ja) 半導体装置
JPS6080258A (ja) 樹脂封止型半導体装置の製造方法
JPH03155144A (ja) ベアー半導体ｉｃチップ実装方法
JPH06342817A (ja) 半導体装置
JPH067250U (ja) 電気部品の実装構造
KR19980019661A (ko) 홈이 형성된 인쇄회로기판을 이용한 COB(Chip On Board)패키지
TW402795B (en) Semiconductor device capable of avoiding the offset of the wire and its manufacturing method
JP2802959B2 (ja) 半導体チップの封止方法
JPS61194840A (ja) 封止装置
JPS61104629A (ja) 半導体装置
JPH01230257A (ja) 半導体装置
KR970072360A (ko) 반도체 패키지 및 그 제조방법
JPH0531226U (ja) ダイボンデイングペーストはみ出し防止枠付き混成集積回路基板
JPS5952852A (ja) 混成集積回路装置
JPH0231436A (ja) 半導体装置