JP4029844B2 - ダイボンディング方法 - Google Patents

ダイボンディング方法 Download PDF

Info

Publication number
JP4029844B2
JP4029844B2 JP2004013379A JP2004013379A JP4029844B2 JP 4029844 B2 JP4029844 B2 JP 4029844B2 JP 2004013379 A JP2004013379 A JP 2004013379A JP 2004013379 A JP2004013379 A JP 2004013379A JP 4029844 B2 JP4029844 B2 JP 4029844B2
Authority
JP
Japan
Prior art keywords
adhesive
cover member
island
lead frame
bonding method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004013379A
Other languages
English (en)
Other versions
JP2005209804A (ja
Inventor
和孝 岩佐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004013379A priority Critical patent/JP4029844B2/ja
Publication of JP2005209804A publication Critical patent/JP2005209804A/ja
Application granted granted Critical
Publication of JP4029844B2 publication Critical patent/JP4029844B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743Apparatus for manufacturing layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787Ceramics, e.g. crystalline carbides, nitrides or oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Description

本発明は、基材の搭載部にディスペンスノズルを用いて接着剤を塗布した後、接着剤を介して搭載部に電子部品を搭載するようにしたダイボンディング方法に関し、たとえば、搭載部としてのアイランド部の周囲にリード部を有する基材としてのリードフレームを用いたダイボンディング方法に適用することができる。
この種のダイボンディング方法としては、たとえば、搭載部としてのアイランド部の周囲にリード部を有する基材としてのリードフレームを用意し、アイランド部にディスペンスノズルを用いて接着剤を塗布した後、接着剤を介してアイランド部に、半導体チップ等の電子部品を搭載するようにしたものが提案されている(たとえば、特許文献1、特許文献2参照)。
ここで、特許文献1に記載されているダイボンディング方法は、半導体チップの裏面にいったん接着剤を付けてから、半導体チップを接着剤から引き離し、あらためて、接着剤の付いた半導体チップをアイランド部に搭載するもので、半導体チップの表面への接着剤の汚染を防止するものである。
また、特許文献2に記載されているダイボンディング方法は、特殊な構成のダイボンダーを用いてリードフレームに接着剤を介して半導体チップを接着するもので、これも、半導体チップの表面への接着剤の汚染を防止するものである。
特開平9−283539号公報 特開平7−74192号公報
しかしながら、近年の微細加工技術の進展に伴い、リードフレームのリード部の間隔が小さくなってきている。
このため、ダイマウント時のAgペースト等の導電性接着剤をアイランド部へ塗布するときに、接着剤の糸引きや飛散により、リード部に接着剤が付着し、リード部間の短絡やリード部におけるワイヤボンディングに悪影響を与えるなどの問題が発生しやすくなっている。
ちなみに、上記特許文献1および上記特許文献2に記載されているダイボンディングは、上述したように、いずれも半導体チップの表面への接着剤の汚染を防止するものであり、リードフレームにおけるアイランド部の周囲部であるリード部への接着剤の付着を防止するものではない。
従来の一般的なダイボンディング方法は、ディスペンスノズルをアイランド部上に位置あわせした後、ディスペンスノズルを下降させてアイランド部へ近づけ、その後、ディスペンスノズルから接着剤を吐出することで、接着剤の塗布を行っていた。
そして、このようなダイボンディング方法では、上述したような接着剤の糸引きや飛散によるリード部への接着剤の付着を防止することは困難である。
いずれにせよ、従来では、基材における搭載部の周囲部への接着剤の付着を防止できるようなダイボンディング方法はなかった。
そこで、本発明は上記問題に鑑み、基材の搭載部にディスペンスノズルを用いて接着剤を塗布した後、接着剤を介して搭載部に電子部品を搭載するようにしたダイボンディング方法において、基材における搭載部の周囲部への接着剤の付着を極力防止できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、基材(20)上の搭載部(21)にディスペンスノズル(D1)を用いて接着剤(30)を塗布した後、接着剤(30)を介して搭載部(21)に電子部品(10)を搭載するようにしたダイボンディング方法において、接着剤(30)を塗布する工程は、搭載部(21)に対応した開口部(110)を有するとともに基材(20)のうち搭載部(21)以外の部位を覆うカバー部材(100)を用いて、接着剤(30)の塗布を行うものであり、カバー部材(100)における開口部(110)の縁部には、カバー部材(100)にて覆われる基材(20)の部位への接着剤(30)の飛散を防止するための飛散防止壁(120)が設けられていることを特徴としている。
それによれば、飛散防止壁(120)を有するカバー部材(100)を用いるため、基材(20)における搭載部(21)の周囲部への接着剤(30)の付着を極力防止することができる。
請求項2に記載の発明では、搭載部としてのアイランド部(21)の周囲にリード部(22)を有する基材としてのリードフレーム(20)を用意し、アイランド部(21)にディスペンスノズル(D1)を用いて接着剤(30)を塗布した後、接着剤(30)を介してアイランド部(21)に電子部品(10)を搭載するようにしたダイボンディング方法において、接着剤(30)を塗布する工程は、アイランド部(21)に対応した開口部(110)を有するとともにリードフレーム(20)のうちアイランド部(21)以外の部位を覆うカバー部材(100)を用いて、接着剤(30)の塗布を行うものであり、カバー部材(100)における開口部(110)の縁部には、カバー部材(100)にて覆われるリードフレーム(20)の部位への接着剤(30)の飛散を防止するための飛散防止壁(120)が設けられていることを特徴としている。
それによれば、飛散防止壁(120)を有するカバー部材(100)を用いるため、リードフレーム(20)におけるアイランド部(21)の周囲部であるリード部(22)への接着剤(30)の付着を極力防止することができる。
ここで、請求項3に記載の発明のように、請求項1または請求項2に記載のダイボンディング方法においては、飛散防止壁(120)は、カバー部材(100)の開口部(110)の縁部を折り曲げた形状として形成されたものにできる。
また、請求項4に記載の発明では、請求項1〜請求項3に記載のダイボンディング方法において、接着剤(30)を塗布する工程では、ディスペンスノズル(D1)をカバー部材(100)よりも上方に位置させた状態にて、ディスペンスノズル(D1)から接着剤(30)の吐出を開始することを特徴としている。
それによれば、もし、吐出した接着剤(30)中に存在する気泡の破裂などにより接着剤(30)が飛散しても、搭載部(21)以外の基材(20)の周囲部の上はカバー部材(100)にて覆われているので、当該周囲部への接着剤(30)の付着を防止することができ、好ましい。
もし、ディスペンスノズル(D1)からの接着剤(30)の吐出を、ディスペンスノズル(D1)をカバー部材(100)よりも下に位置させるように搭載部(21)に近づけた状態で行った場合、上記した接着剤(30)の飛散が起こると、飛散防止壁(120)はあるものの、搭載部(21)の周囲部への接着剤(30)の付着が発生してしまう恐れがあるためである。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
以下、本発明の実施形態について図に基づいて説明する。図1は、本発明の実施形態に係る半導体装置S1の概略断面構成を示す図である。
[構成等]
図1において、電子部品としてのICチップ10は、たとえば、シリコン半導体チップに半導体製造技術を用いて、その表面11側にIC回路を形成したもの等とすることができる。
このICチップ10は、その裏面12側にて、基材としてのリードフレーム20のアイランド部21に搭載され、銀ペーストや導電性接着剤等からなる接着剤30を介して固定されている。
また、ICチップ10の周囲には、リードフレーム20のリード部22が配置されており、ICチップ10の表面11とリード部22とは、ボンディングワイヤ40を介して結線され電気的に接続されている。
ここで、上記リードフレーム20は、たとえば銅や42アロイ等からなるもので、ボンディングワイヤ40は金やアルミ等からなる。
そして、図1に示されるように、これらICチップ10、アイランド部21、リード部22の一部(インナーリード)およびボンディングワイヤ40は、モールド樹脂50によって包み込まれるように封止されている。
このモールド樹脂50は、一般的なモールド材料からなるものであり、たとえばエポキシ樹脂にフィラーを含有したものである。
[製造方法等]
次に、上記半導体装置S1の製造方法について、図2および図3を参照して述べる。
図2および図3は、本製造方法におけるダイボンディング工程を説明するための図であり、図2は、本ダイボンディング方法に用いるカバー部材100の具体的構成を示す図、図3は、ダイボンディング工程を工程順に沿って示す工程図である。
図2について詳しく言うと、(a)はリードフレーム20の概略平面図、(b)はカバー部材100単体の概略平面図、(c)はリードフレーム20上にカバー部材100をセットした状態を示す概略断面図である。
まず、リードフレーム20のアイランド部21にICチップ10を搭載する、すなわちダイボンディング工程を行う。
このダイボンディング工程は、アイランド部21の周囲にリード部22を有する基材としてのリードフレーム20を用意し、アイランド部21にディスペンスノズルD1(図3参照)を用いて接着剤30を塗布した後、接着剤30を介してアイランド部21に電子部品としてのICチップ10を搭載するダイボンディング方法を採用する。
ここにおいて、本実施形態のダイボンディング方法では、図2、図3に示されるように、接着剤30を塗布する工程は、アイランド部21に対応した開口部110を有するとともにリードフレーム20のうちアイランド部21以外の部位を覆うカバー部材100を用いて、接着剤30の塗布を行う。
図2(a)では、リードフレーム20の上にセットされたカバー部材100が破線にて示されている。ここで、リードフレーム20は、最終的にはアイランド部21とリード部22とが分断されるものであるが、この段階では、アイランド部21およびリード部22は、吊りリード23やタイバー等により外枠部に連結されて一体になっている。
また、図2(c)に示されるように、本実施形態のカバー部材100は、開口部110の縁部に、カバー部材100にて覆われるリードフレーム20の部位への接着剤30の飛散を防止するための飛散防止壁120が設けられている。
この飛散防止壁120は、開口部110の回りに全周設けられているものであり、本例では、飛散防止壁120は、カバー部材100の開口部110の縁部を折り曲げた形状として形成されている。
ここで、図2(c)に示されるように、飛散防止壁120の高さhは、たとえば1mm程度、厚さtは、たとえば0.数mm程度とすることができる。もちろん、これらの寸法h、tは前記の値に限定されるものではない。
このようなカバー部材100は、金属や樹脂等から形成することができるが、本例では、金属ブロックを切削加工することにより、形成されている。
そして、ダイボンディング工程では、まず、図2に示されるように、カバー部材100をリードフレーム20の上にセットする。このとき、カバー部材100の開口部110からアイランド部21が覗いており、リード部22は、カバー部材100によって覆われてている。
この状態で、アイランド部21にディスペンスノズルD1を用いて接着剤30を塗布する。図4は、この接着剤30を塗布する工程のタイムチャートを示す図である。
図4では、横軸に時間をとり、縦軸にディスペンスノズルD1の下降上昇変位を示している。また、図4には、接着剤30が吐出されるタイミングが「ペースト塗布」として表されている。なお、この接着剤30が吐出されるタイミングを示す線において、破線は従来の吐出のタイミングを示すものである。
まず、図3(a)に示されるように、カバー部材100で覆われたリードフレーム20に対して、アイランド部21に向かってディスペンスノズルD1を下降させていく。このとき、本実施形態では、好ましい形態として、図4にも示されるように、接着剤30の吐出を行う。
そのディスペンスノズルD1からの接着剤30の吐出の開始は、図3(a)に示されるように、ディスペンスノズルD1をカバー部材100よりも上方に位置させた状態にて、行うようにする。
そして、ディスペンスノズルD1から圧力をかけて接着剤30を一定量、吐出させておき、あとは、ディスペンスノズルD1の圧力を調整することにより、一定の吐出量を維持する。それにより、接着剤30を、ダイボンディングするのに必要な量だけ、供給することができる。
そして、ディスペンスノズルD1の下降を続けていき、図3(b)に示されるように、最下端の位置すなわちディスペンスノズルD1がアイランド部21にほぼ接する位置まで、ディスペンスノズルD1を下降させる。そして、図4に示されるように、ディスペンスノズルD1をこの最下端の位置でしばらく停止させる。
その後、図3(c)に示されるように、ディスペンスノズルD1を少しアイランド部21から引き離すように、上昇させ、一旦停止する。これが図4に示される第1上昇行程であり、この状態でディスペンスノズルD1をしばらく停止させる。
続いて、図3(d)に示されるように、ディスペンスノズルD1を、カバー部材100よりも上方まで上昇させる。これが、図4に示される第2上昇行程である。こうして、ディスペンスノズルD1によるアイランド部21への接着剤30の塗布が完了する。
しかる後、図3(e)に示されるように、ダイボンダーD2等を用いて、ICチップ10をアイランド部21上の接着剤30の上に搭載する。そして、接着剤30の硬化を行うことにより、リードフレーム20のアイランド部21にICチップ10を搭載するダイボンディング工程が終了する。
その後は、ICチップ10が搭載固定されたリードフレーム20に対して、ワイヤボンディングを行ってワイヤ40を形成し、これを金型に投入し、トランスファーモールド法等により、樹脂成形を行うことで、モールド樹脂50を形成する。こうして、図1に示される半導体装置S1が完成する。
[特徴点等]
ところで、本実施形態によれば、搭載部としてのアイランド部21の周囲にリード部22を有する基材としてのリードフレーム20を用意し、アイランド部21にディスペンスノズルD1を用いて接着剤30を塗布した後、接着剤30を介してアイランド部21に電子部品10を搭載するようにしたダイボンディング方法において、次のような特徴を有する方法が提供される。
すなわち、接着剤30を塗布する工程は、アイランド部21に対応した開口部110を有するとともにリードフレーム20のうちアイランド部21以外の部位を覆うカバー部材100を用いて、接着剤30の塗布を行うものであり、カバー部材100における開口部110の縁部には、カバー部材100にて覆われるリードフレーム20の部位への接着剤30の飛散を防止するための飛散防止壁120が設けられている。
このような特徴点を有する本実施形態のダイボンディング方法によれば、飛散防止壁120を有するカバー部材100を用いるため、リードフレーム20におけるアイランド部21の周囲部であるリード部22への接着剤30の付着を極力防止することができる。
また、本実施形態の好ましい形態では、接着剤30を塗布する工程では、ディスペンスノズルD1をカバー部材100よりも上方に位置させた状態にて、ディスペンスノズルD1から接着剤30の吐出を開始するようにしている。
それによれば、もし、吐出した接着剤30中に存在する気泡の破裂などにより接着剤30が飛散しても、アイランド部21以外のリードフレーム20の周囲部の上はカバー部材100にて覆われているので、当該周囲部への接着剤30の付着を防止することができ、好ましい。
もし、ディスペンスノズルD1からの接着剤30の吐出を、ディスペンスノズルD1をカバー部材100よりも下に位置させるようにアイランド部21に近づけた状態で行った場合、上記した接着剤30の飛散が起こると、飛散防止壁120はあるものの、アイランド部21の周囲部への接着剤30の付着が発生してしまう恐れがある。
なお、ディスペンスノズルD1をカバー部材100よりも上方に位置させた状態にて、ディスペンスノズルD1から接着剤30の吐出を開始することは、好ましい形態であって、当該接着剤30の吐出の開始を従来と同様のタイミング(図4参照)で行ってもかまわない。
(他の実施形態)
なお、基材として、上記したリードフレーム以外にも、プリント基板やセラミック基板等の配線基板を用い、この配線基板上にICチップやその他の電子部品をダイボンディングする場合にも、上記カバー部材100を用いたダイボンディング方法を採用することができる。
この場合、カバー部材は、配線基板上の搭載部に対応した開口部を有するとともに配線基板のうち搭載部以外の部位を覆うとともに、開口部の縁部には搭載部周囲への接着剤の飛散を防止する飛散防止壁が設けられたものを用いる。
要するに、本発明は、基材20の搭載部21にディスペンスノズルD1を用いて接着剤30を塗布した後、接着剤30を介して搭載部21に電子部品10を搭載するようにしたダイボンディング方法において、上記したカバー部材100を用いて接着剤30の塗布を行うことを要部としたものである。
したがって、基材や電子部品等の細部については、上記実施形態に述べられているもの以外にも適宜変更できることはもちろんである。
本発明の実施形態に係る半導体装置の概略断面構成を示す図である。 実施形態のダイボンディング方法に用いるカバー部材の具体的構成を示す図である。 実施形態のダイボンディング工程を工程順に沿って示す工程図である。 実施形態の接着剤を塗布する工程のタイムチャートを示す図である。
符号の説明
10…電子部品としてのICチップ、20…基材としてのリードフレーム、
21…搭載部としてのアイランド部、22…リード部、30…接着剤、
100…カバー部材、110…カバー部材の開口部、120…飛散防止壁、
D1…ディスペンスノズル。

Claims (4)

  1. 基材(20)の搭載部(21)にディスペンスノズル(D1)を用いて接着剤(30)を塗布した後、前記接着剤(30)を介して前記搭載部(21)に電子部品(10)を搭載するようにしたダイボンディング方法において、
    前記接着剤(30)を塗布する工程は、前記搭載部(21)に対応した開口部(110)を有するとともに前記基材(20)のうち前記搭載部(21)以外の部位を覆うカバー部材(100)を用いて、前記接着剤(30)の塗布を行うものであり、
    前記カバー部材(100)における前記開口部(110)の縁部には、前記カバー部材(100)にて覆われる前記基材(20)の部位への前記接着剤(30)の飛散を防止するための飛散防止壁(120)が設けられていることを特徴とするダイボンディング方法。
  2. 搭載部としてのアイランド部(21)の周囲にリード部(22)を有する基材としてのリードフレーム(20)を用意し、
    前記アイランド部(21)にディスペンスノズル(D1)を用いて接着剤(30)を塗布した後、前記接着剤(30)を介して前記アイランド部(21)に電子部品(10)を搭載するようにしたダイボンディング方法において、
    前記接着剤(30)を塗布する工程は、前記アイランド部(21)に対応した開口部(110)を有するとともに前記リードフレーム(20)のうち前記アイランド部(21)以外の部位を覆うカバー部材(100)を用いて、前記接着剤(30)の塗布を行うものであり、
    前記カバー部材(100)における前記開口部(110)の縁部には、前記カバー部材(100)にて覆われる前記リードフレーム(20)の部位への前記接着剤(30)の飛散を防止するための飛散防止壁(120)が設けられていることを特徴とするダイボンディング方法。
  3. 前記飛散防止壁(120)は、前記カバー部材(100)の前記開口部(110)の縁部を折り曲げた形状として形成されたものであることを特徴とする請求項1または2に記載のダイボンディング方法。
  4. 前記接着剤(30)を塗布する工程では、前記ディスペンスノズル(D1)を前記カバー部材(100)よりも上方に位置させた状態にて、前記ディスペンスノズル(D1)から前記接着剤(30)の吐出を開始することを特徴とする請求項1ないし3のいずれか1つに記載のダイボンディング方法。
JP2004013379A 2004-01-21 2004-01-21 ダイボンディング方法 Expired - Fee Related JP4029844B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004013379A JP4029844B2 (ja) 2004-01-21 2004-01-21 ダイボンディング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004013379A JP4029844B2 (ja) 2004-01-21 2004-01-21 ダイボンディング方法

Publications (2)

Publication Number Publication Date
JP2005209804A JP2005209804A (ja) 2005-08-04
JP4029844B2 true JP4029844B2 (ja) 2008-01-09

Family

ID=34899456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004013379A Expired - Fee Related JP4029844B2 (ja) 2004-01-21 2004-01-21 ダイボンディング方法

Country Status (1)

Country Link
JP (1) JP4029844B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6660525B2 (ja) * 2016-06-09 2020-03-11 パナソニックIpマネジメント株式会社 部品装着装置および部品装着方法

Also Published As

Publication number Publication date
JP2005209804A (ja) 2005-08-04

Similar Documents

Publication Publication Date Title
US6410979B2 (en) Ball-grid-array semiconductor device with protruding terminals
KR100970855B1 (ko) 양면 전극 패키지 및 그 제조방법
JP4452235B2 (ja) パッケージ構造とその製造方法
CN110211940B (zh) 用于改善半导体裸片拐角上的粘合剂圆角部的引线框
JP2002118207A (ja) 半導体パッケージ及びその製造方法
EP0985230A1 (en) Integrated circuit package and method of making
JP2010021251A (ja) 半導体装置及びその製造方法
JP2008117875A (ja) 半導体装置および半導体装置の製造方法
JP4029844B2 (ja) ダイボンディング方法
US8368189B2 (en) Auxiliary leadframe member for stabilizing the bond wire process
JPH11260990A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JP2006156437A (ja) リードフレーム及び半導体装置
JP2002270627A (ja) 半導体装置の製造方法
JP7148220B2 (ja) 半導体パッケージ及びその製造方法
JPH0621303A (ja) 半導体装置用リードフレーム及びその製造方法
WO2014052742A1 (en) Leadframe having sloped metal terminals for wirebonding
JP2005166694A (ja) プリモールド型半導体装置の製造方法
JP2004127962A (ja) 半導体装置の樹脂封止方法
KR100485590B1 (ko) 솔더 페이스트 프린트를 이용한 웨이퍼 범핑 방법
JPH11297880A (ja) 樹脂封止型半導体装置及びその製造方法並びにリードフレーム及びその製造方法
JP2003318208A (ja) 樹脂封止型半導体装置の製造方法
JP3956530B2 (ja) 集積回路の製造方法
KR101198051B1 (ko) 얇은 포일 반도체 패키지
US9355940B1 (en) Auxiliary leadframe member for stabilizing the bond wire process
JP2000304638A (ja) センサチップの接合構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071008

R150 Certificate of patent or registration of utility model

Ref document number: 4029844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121026

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131026

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees