KR100830787B1 - 반도체장치 - Google Patents
반도체장치 Download PDFInfo
- Publication number
- KR100830787B1 KR100830787B1 KR1020010014980A KR20010014980A KR100830787B1 KR 100830787 B1 KR100830787 B1 KR 100830787B1 KR 1020010014980 A KR1020010014980 A KR 1020010014980A KR 20010014980 A KR20010014980 A KR 20010014980A KR 100830787 B1 KR100830787 B1 KR 100830787B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- wiring board
- substrate
- wiring
- warp
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/1627—Disposition stacked type assemblies, e.g. stacked multi-cavities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
반도체 칩과 이 반도체 칩의 한쪽 표면측에 접합되고 상기 반도체 칩과 전기 접속된 배선기판과, 반도체 칩의 다른 쪽 표면측에 접합되고 상기 배선기판과 동일한 재료로 된 휘어짐 방지기판을 구비한 반도체장치.
상기 배선기판의 반도체 칩과는 반대측의 표면에 표면실장용의 외부접속부재가 배치되어 있어도 된다.
Description
도 1은 본 발명의 제 1 실시형태에 관한 반도체장치의 구성을 설명하기 위한 도해적인 단면도.
도 2는 본 발명의 제 2 실시형태에 관한 반도체장치의 구성을 설명하기 위한 도해적인 단면도.
(도면의 주요 부분에 대한 부호의 설명)
1. 반도체 칩 2. 배선기판
3. 절연판 4, 5. 땜납볼
본 발명은 반도체 칩을, 예를 들면 필름상의 배선기판상에 접합한 구성의 반도체장치에 관한 것이다.
반도체장치의 실장면적을 감소시키기 위해, 반도체 칩 자체와 거의 동등한 크기의 IC패키지인 칩사이즈 패키지에 대한 개발이 종래로부터 행해지고 있다.
칩사이즈 패키지형의 반도체장치의 하나의 형태로, 표면실장형의 패키지가 있다.
이 표면실장형의 패키지에서는, 박형(薄型)의 반도체 칩이 필름상의 배선기판상에 접합되고, 이 필름상의 배선기판이 전자기기내의 실장기판상에 실장된다.
반도체 칩과 접합되는 배선기판은, 반도체 칩의 원주둘레부에 배열된 복수의 패드를 재배선하여 배선기판의 하면에 2차원 배열된 땜납볼과 접속하는 내부배선을 갖고 있다.
그러나, 상술한 것과 같은 구성에서는, 극히 박형의 반도체 칩을, 이와는 열팽창계수가 다른 배선기판에 접합한 구조이기 때문에, 환경온도의 변화에 수반하여 패키지에 휘어짐이 생긴다는 문제가 있다.
본 발명의 목적은, 박형의 반도체 칩을 배선기판에 접합한 구조이면서 휘어짐이 생기는 것을 방지할 수 있는 반도체장치를 제공하는데 있다.
본 발명의 반도체장치는, 반도체 칩과, 이 반도체 칩의 한쪽 표면측에 접합되며 상기 반도체 칩과 전기 접속된 배선기판과, 상기 반도체 칩의 다른 쪽 표면측에 접합되며 상기 배선기판과 동일한 재료로 된 휘어짐 방지기판을 포함한다.
본 발명에 의하면, 반도체 칩은, 동일재료로 된 배선기판 및 휘어짐 방지기판(예를 들면, 절연재료로 된)으로 끼고 지지되기 때문에, 예를 들면 반도체 칩이, 두께 100㎛ 정도의 박형의 것이라도, 환경온도의 변화에 의해 패키지에 휘어짐이 생길 우려가 없다.
즉, 환경온도가 변화한 때에는, 반도체 칩의 양면에 있어서, 열팽창 또는 열 수축이 균등하게 생기기 때문에, 패키지에 휘어짐이 생기는 것을 방지할 수가 있다.
상기 배선기판의 반도체 칩과는 반대측의 표면에는, 표면실장용의 외부접속부재가 배치되어 있는 것이 바람직하다.
이 구성에 의하면, 배선기판의 반도체 칩과는 반대측의 표면에, 표면실장용의 외부접속부재(땜납볼이나 랜드 등)가 설치되어 있기 때문에, 이 반도체장치를 전자기기내의 실장기판에 표면 실장시킬 수가 있다.
상기 휘어짐 방지기판은 별도의 배선기판으로서, 이 휘어짐 방지기판의 상기 반도체 칩과는 반대측에, 그 휘어짐 방지기판에 전기 접속된 별도의 반도체 칩이 접합되어 있는 것이 바람직하다.
이 구성에 의하면, 휘어짐 방지기판을 끼고 또한 별도의 반도체 칩을 적층할 수가 있기 때문에, 반도체 칩의 소위 3차원 실장이 가능하게 된다.
이에 의해, 반도체 칩의 고밀도 실장이 가능하게 되므로, 결과로서, 반도체장치의 실질적인 집적도를 향상시킬 수가 있다.
상기 배선기판과 휘어짐 방지기판 사이에, 이들을 전기 접속하기 위한 배선재가 개재 실장되어 있는 것이 바람직하다.
이 구성에 의하면, 배선기판과 휘어짐 방지기판 사이에 전기 접속용의 접속부재가 배치되기 때문에, 휘어짐 방지기판(배선기판으로서의 기능을 갖는)에 접합된 별도의 반도체 칩을, 배선기판에 전기 접속할 수가 있다.
같은 모양으로 해서, 그 별도의 반도체 칩의 상면에 배선기판과 동일한 재료 로 된 휘어짐 방지기판을 배치하여 3층 이상의 3차원 적층구조를 구성할 수도 있다.
이 경우에, 배선기판과 휘어짐 방지기판 사이 및 각층의 휘어짐 방지기판 사이에 배선재를 배치하는 것이 바람직하다.
이에 의해, 각층의 반도체 칩간 및/또는 각층의 반도체 칩과 배선기판 사이의 전기 접속을 달성할 수가 있다.
본 발명에 있어서의 상술한, 또는, 또 다른 목적, 특징 및 효과는, 첨부 도면을 참조하여 다음에 기술하는 실시형태의 설명에 의해 보다 명백해 질 것이다.
(실시예)
도 1은, 본 발명의 1 실시형태에 관한 반도체장치의 구성을 설명하기 위한 도해적인 단면도이다.
이 반도체장치는, 박형의 반도체 칩(1)과, 이 반도체 칩(1)을 끼고 지지하도록 설치된 배선기판(2) 및 휘어짐 방지기판으로서의 절연판(3)을 포함하고, 평면으로 보아 반도체 칩(1) 자체의 크기와 거의 동등한 정도의 크기로 구성된 칩사이즈 패키지형의 장치이다.
반도체 칩(1)은, 그 활성표면을 배선기판(2)에 대향시켜 배치되어 있다.
이 반도체 칩(1)의 활성면에는, 땜납볼(4)이, 그 원주둘레에 따라 복수개 배열되어 형성되어 있다.
이 땜납볼(4)을 통해 반도체 칩(1)이 배선기판(2)과 접합되어 있고, 이에 의해, 반도체 칩(1)의 내부회로가 배선기판(2)에 전기 접속되어 있다.
배선기판(2)은, 예를 들면 필름상의 기판으로서, 반도체 칩(1)의 땜납볼(4)에 접속되는 내부배선(도시생략)을 구비하고 있다.
이 내부배선은, 배선기판(2)의 반도체 칩(1)과는 반대측의 표면에 2차원적으로 배열되어 있는 복수개의 땜납볼(5)(표면실장용 외부접속부재)에 접속되어 있다.
배선기판(2)의 내부배선은, 반도체 칩(1)의 원주둘레에 따라 배열된 땜납볼(4)을 각각 배선기판(2)의 하면에 2차원적으로 배열된 땜납볼(5)에 접속하도록 형성되어 있다.
한편, 반도체 칩(1)의 배선기판(2)과는 반대측의 표면에는, 절연판(3)이 예를 들면, 접착제에 의해 접합되어 있다.
이 절연판(3)은, 배선기판(2)을 구성하는 절연재료와 동일한 절연재료를 사용하여 제작되어 있다.
그리고, 이 절연판(3)의 두께는, 배선기판(2)의 두께와 거의 동등하게 되어 있다.
이에 의해, 반도체 칩(1)의 활성면 및 비활성면에는, 각각 동등한 열팽창계수의 판상체인 배선기판(2) 및 절연판(3)이 접합되어 있게 된다.
따라서, 환경온도가 변화한 경우에, 반도체 칩(1)의 활성면 및 비활성면에 있어서, 열팽창 또는 열수축이 동등하게 생기므로, 그 반도체장치의 사용시 또는 보관시 등에 패키지에 휘어짐이 생길 염려가 없다.
이 칩사이즈 패키지형의 반도체장치는, 배선기판(2)의 하면에 설치된 복수개의 땜납볼(5)을 전자기기에 설치된 보다 큰 실장기판(10)에 전기 접속시키므로서, 이 전자기기에 장착된다.
도 2는, 본 발명의 제 2 실시형태에 관한 반도체장치의 구성을 설명하기 위한 도해적인 단면도이다.
또한, 이 도 2에 있어서, 상기 도 1에 표시된 각부에 대응하는 부분에는, 도 1의 경우와 동일한 참조부호를 부여하여 표시한다.
이 반도체장치도, 상술한 도 1에 나타낸 제 1 실시예의 경우와 마찬가지로, 평면으로 보아 전체의 크기가 반도체 칩 자체의 크기와 거의 동등한, 소위 칩사이즈 패키지형의 것이다.
이 실시형태의 반도체장치는, 복수개의 박형반도체 칩(11, 12, 13)을 적층하여 구성되어 있다.
즉, 배선기판(2)상에 제 1의 반도체 칩(11)이 실장되어 있고, 이 반도체 칩(11)상에 배선기판(21)을 거쳐 제 2의 반도체 칩(12)이 적층되어 있고, 이 제 2의 반도체 칩(12)상에 배선기판(22)을 거쳐 제 3의 반도체 칩(13)이 적층되어 있다.
제 1의 반도체 칩(11)은, 상술한 제 1 실시형태에 있어서의 반도체 칩(1)의 경우와 마찬가지로, 그 활성면에 형성된 땜납볼(4)을 배선기판(2)에 접합시키므로서, 이 배선기판(2)을 통해 전자기기 내의 보다 큰 실장기판에 전기 접속될 수 있도록 되어 있다.
제 1의 반도체 칩(11)과 제 2의 반도체 칩(12) 사이에 개재 실장되는 배선기판(21)은, 제 1의 반도체 칩(11)에 대해서는, 그 활성면 및 비활성면의 열팽창 의 차이를 보상하는 휘어짐 방지기판으로서 기능한다.
그리고, 이 배선기판(21)은, 제 2의 반도체 칩(12)에 대해서는, 외부와의 전기 접속을 위한 배선기판으로서 기능하고 있다.
즉, 배선기판(21)은, 제 2의 반도체 칩(12)의 활성면에 형성된 복수개의 땜납볼(41)에 전기 접속되는 복수의 내부배선(도시생략)을 갖고 있다.
이 내부배선은, 배선기판(21)의 하면, 즉 제 1의 반도체 칩(11)측의 면에 설치된 층간접속부재(51)(배선재)에 접속되어 있다.
층간접속부재(51)는, 배선기판(2) 및 배선기판(21)의 각 내부배선간을 접속하도록, 제 1의 반도체 칩(11)의 주위에 복수개 배열되어 설치되어 있다.
배선기판(21)의 내부배선이 이 층간접속부재(51)에 접속되므로서, 제 2의 반도체 칩(12)은, 땜납볼(41) 및 배선기판(21)의 내부배선 및 층간접속부재(51)를 거쳐, 배선기판(2)에 전기 접속되게 된다.
층간접속부재(51)는, 배선기판(2)의 내부배선에 접속되어 있으므로, 제 2의 반도체 칩(12)과 제 1의 반도체 칩(11) 사이의 전기 접속이 가능함과 동시에, 제 2의 반도체 칩(12)과 그 반도체장치가 실장되는 전자기기내의 실장기판 사이의 전기 접속도 가능하다.
제 3의 반도체 칩(13)에 관해서도 같은 구조가 취해져 있다.
즉, 제 2의 반도체 칩(12)과 제 3의 반도체 칩(13) 사이에 개재 실장된 배선기판(22)은, 제 2의 반도체 칩(12)에 대해, 그 활성면 및 비활성면 사이의 열팽창계수의 차이를 보상하기 위한 휘어짐 방지기판으로서 기능한다.
제 3의 반도체 칩(13)의 활성면에 설치된 복수의 땜납볼(42)은, 배선기판(22)의 내부배선(도시생략)에 접속되어 있다.
이 배선기판(22)의 내부배선은, 배선기판(21, 22) 사이에 배치된 층간접속부(52)에 각각 접속되어 있다.
층간접속부(52)는, 제 2의 반도체 칩(12)의 주위에 복수개 배열되어 설치되어 있다.
이 층간접속부재(52)는, 배선기판(21)의 내부배선에 접속되어 있다.
이에 의해, 제 3의 반도체 칩(13)은, 제 1 또는 제 2의 반도체 칩(11, 12)에 전기 접속되는 외에, 그 반도체장치가 실장되는 전자기기내의 실장기판에도 전기 접속될 수 있도록 되어 있다.
제 3의 반도체 칩(13)의 상면, 즉 비활성면에는, 절연판(3)이 예를 들면 접착제에 의해 첨부되어 있다.
배선기판(2, 21, 22) 및 절연판(3)은, 어느 것이나 동일한 절연재료를 사용하여 구성되어 있고, 또한 그들의 두께가 거의 동등하게 형성되어 있다.
따라서, 제 1, 제 2 및 제 3의 반도체 칩(11, 12, 13)에 대해서는, 각 활성면 및 비활성면에 있어서의 열팽창 및 열수축이 각각 동등하게 생기기 때문에, 환경온도의 변화에 의해 어느 것인가의 반도체 칩에 휘어짐이 생기는 일이 없다.
이상, 본 발명의 두 가지 실시형태에 대해 설명했으나, 본 발명은 다른 형태로도 실시할 수가 있다.
즉, 상술한 두 가지 실시형태에서는, 최하층에 위치하는 배선기판(2)의 하면 에 땜납볼(5)을 복수개 배열한, 소위 볼그리드 어레이 형식의 반도체장치에 대해 설명했으나, 반도체장치와 전자기기 내부의 실장기판 등과의 접속은, 다른 형식의 외부단자에 의해서도 행할 수가 있다.
즉, 배선기판(2)의 하면에 땜납볼(5)을 설치하지 않고, 배선기판(2)의 내부배선에 접속된 평탄한 단자부(랜드)를 노출시켜 두는 랜드그리드 어레이 형식이 채용되어도 된다.
또, 상술한 제 2 실시형태에서는, 3개의 반도체 칩(11, 12, 13)을 적층한 예에 대해 설명했으나, 2층 구조의 반도체장치나, 4층 이상으로 반도체 칩을 적층한 구조도 같은 모양으로 실현할 수 있다.
또한, 상술한 실시형태에서는, 반도체 칩의 배선기판으로의 접합을 땜납볼로 행하도록 하고 있으나, 반도체 칩의 표면에 금 등의 내산화성 금속으로 된 돌기를 형성하여, 이것을 배선기판의 표면에 형성한 금도금부 등에 접합하도록 하여, 반도체 칩을 배선기판에 접합해도 된다.
본 발명의 실시형태에 대해 상세히 설명해 왔으나, 이는 본 발명의 기술적 내용을 명백히 하기 위해 이용된 구체예에 불과하며, 본 발명은 이들 구체예에 한정해서 해석될 것이 아니라, 본 발명의 정신 및 범위는 첨부하는 청구의 범위에 의해서만 한정된다.
본 발명은 박형의 반도체 칩을 배선기판에 접합한 구조이면서 휘어짐이 생기는 것을 방지할 수 있는 반도체장치를 제공한다.
Claims (5)
- 제 1 반도체 칩 표면 및 상기 제 1 반도체 칩 표면의 맞은편에 배치되어 반도체 칩 표면 영역을 정의하는 제 2 반도체 칩 표면으로 이루어진 반도체 칩;상기 제 1 반도체 칩 표면에서 상기 반도체 칩에 전기적으로 접속되고, 배선 기판 두께를 갖는 배선 기판; 및휘어짐 방지 기판 표면 영역을 정의하는 휘어짐 방지 기판 표면 및 휘어짐 방지 기판 두께를 갖는 휘어짐 방지 기판을 구비하며,상기 휘어짐 방지 기판 표면과 상기 제 2 반도체 칩 표면은 마주보는 배열로 상호 접속되어서 상기 휘어짐 방지 기판 표면의 상기 휘어짐 방지 기판 표면 영역이 상기 반도체 칩의 상기 반도체 칩 표면 영역을 덮고,상기 휘어짐 방지 기판 두께는 상기 배선 기판 두께와 실질적으로 동일하고, 상기 휘어짐 방지 기판과 상기 배선 기판은 동일한 재료로 제작되며,상기 휘어짐 방지 기판은 상기 배선 기판의 열 팽창 계수와 본질적으로 동일한 열 팽창 계수를 가지고,상기 반도체 칩은 상기 휘어짐 방지 기판 및 상기 배선 기판의 열 팽창 계수와 상이한 열 팽창 계수를 가지며,상기 휘어짐 방지 기판과 상기 배선 기판은 어떠한 열 팽창과 열 수축이라도 상기 제 1 반도체 칩 표면과 제 2 반도체 칩 표면 양자상에서 본질적으로 동일하게 집합적으로 유발함으로써 주변 온도가 변화하는 동안 상기 반도체 칩의 휘어짐을 방지하는 것을 특징으로 하는 반도체 장치.
- 삭제
- 삭제
- 삭제
- 삭제
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000089164A JP2001274196A (ja) | 2000-03-28 | 2000-03-28 | 半導体装置 |
JP2000-89164 | 2000-03-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20010093681A KR20010093681A (ko) | 2001-10-29 |
KR100830787B1 true KR100830787B1 (ko) | 2008-05-20 |
Family
ID=18604951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020010014980A KR100830787B1 (ko) | 2000-03-28 | 2001-03-22 | 반도체장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6777787B2 (ko) |
JP (1) | JP2001274196A (ko) |
KR (1) | KR100830787B1 (ko) |
TW (1) | TW501239B (ko) |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003019654A1 (en) * | 2001-08-22 | 2003-03-06 | Tessera, Inc. | Stacked chip assembly with stiffening layer |
TWI226110B (en) * | 2004-03-17 | 2005-01-01 | Cyntec Co Ltd | Package with stacked substrates |
EP1775768A1 (en) * | 2004-06-04 | 2007-04-18 | ZyCube Co., Ltd. | Semiconductor device having three-dimensional stack structure and method for manufacturing the same |
US7906363B2 (en) | 2004-08-20 | 2011-03-15 | Zycube Co., Ltd. | Method of fabricating semiconductor device having three-dimensional stacked structure |
US8525314B2 (en) | 2004-11-03 | 2013-09-03 | Tessera, Inc. | Stacked packaging improvements |
US7829989B2 (en) * | 2005-09-07 | 2010-11-09 | Alpha & Omega Semiconductor, Ltd. | Vertical packaged IC device modules with interconnected 3D laminates directly contacts wafer backside |
US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
US8114707B2 (en) * | 2010-03-25 | 2012-02-14 | International Business Machines Corporation | Method of forming a multi-chip stacked structure including a thin interposer chip having a face-to-back bonding with another chip |
US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
JP2011044755A (ja) * | 2010-12-03 | 2011-03-03 | Rohm Co Ltd | 半導体装置 |
US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US8404520B1 (en) | 2011-10-17 | 2013-03-26 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
JP6008582B2 (ja) * | 2012-05-28 | 2016-10-19 | 新光電気工業株式会社 | 半導体パッケージ、放熱板及びその製造方法 |
US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
KR101443972B1 (ko) * | 2012-10-31 | 2014-09-23 | 삼성전기주식회사 | 일체형 전력 반도체 모듈 |
US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
TWI518878B (zh) * | 2012-12-18 | 2016-01-21 | Murata Manufacturing Co | Laminated type electronic device and manufacturing method thereof |
US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US10043779B2 (en) | 2015-11-17 | 2018-08-07 | Invensas Corporation | Packaged microelectronic device for a package-on-package device |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
WO2019181589A1 (ja) * | 2018-03-23 | 2019-09-26 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
WO2019181590A1 (ja) * | 2018-03-23 | 2019-09-26 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
JP2021106341A (ja) * | 2019-12-26 | 2021-07-26 | 株式会社村田製作所 | 高周波モジュールおよび通信装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216194A (ja) * | 1993-01-12 | 1994-08-05 | Sony Corp | 半導体チップの実装構造 |
JPH07106509A (ja) * | 1993-09-29 | 1995-04-21 | Nitto Denko Corp | 多層構造半導体装置 |
KR19990067780A (ko) * | 1998-01-07 | 1999-08-25 | 가네꼬 히사시 | 반도체장치의 어셈블리방법 및 이 방법에 의해 제조된 반도체장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5952725A (en) * | 1996-02-20 | 1999-09-14 | Micron Technology, Inc. | Stacked semiconductor devices |
EP0824301A3 (en) * | 1996-08-09 | 1999-08-11 | Hitachi, Ltd. | Printed circuit board, IC card, and manufacturing method thereof |
KR100260997B1 (ko) * | 1998-04-08 | 2000-07-01 | 마이클 디. 오브라이언 | 반도체패키지 |
JP2000223645A (ja) * | 1999-02-01 | 2000-08-11 | Mitsubishi Electric Corp | 半導体装置 |
-
2000
- 2000-03-28 JP JP2000089164A patent/JP2001274196A/ja active Pending
-
2001
- 2001-03-21 TW TW090106567A patent/TW501239B/zh not_active IP Right Cessation
- 2001-03-22 KR KR1020010014980A patent/KR100830787B1/ko not_active IP Right Cessation
- 2001-06-11 US US09/814,057 patent/US6777787B2/en not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216194A (ja) * | 1993-01-12 | 1994-08-05 | Sony Corp | 半導体チップの実装構造 |
JPH07106509A (ja) * | 1993-09-29 | 1995-04-21 | Nitto Denko Corp | 多層構造半導体装置 |
KR19990067780A (ko) * | 1998-01-07 | 1999-08-25 | 가네꼬 히사시 | 반도체장치의 어셈블리방법 및 이 방법에 의해 제조된 반도체장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20010093681A (ko) | 2001-10-29 |
US20020008318A1 (en) | 2002-01-24 |
JP2001274196A (ja) | 2001-10-05 |
US6777787B2 (en) | 2004-08-17 |
TW501239B (en) | 2002-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100830787B1 (ko) | 반도체장치 | |
KR100817073B1 (ko) | 휨방지용 보강부재가 기판에 연결된 반도체 칩 스택 패키지 | |
JP5222509B2 (ja) | 半導体装置 | |
JP2570498B2 (ja) | 集積回路チップ・キャリア | |
US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
KR100546374B1 (ko) | 센터 패드를 갖는 적층형 반도체 패키지 및 그 제조방법 | |
US7763964B2 (en) | Semiconductor device and semiconductor module using the same | |
KR100497997B1 (ko) | 반도체 모듈 | |
US7473993B2 (en) | Semiconductor stack package and memory module with improved heat dissipation | |
US20060055018A1 (en) | Semiconductor device | |
KR100631922B1 (ko) | 개선된 열 확산 성능을 갖는 다층 회로 보오드 및 그에따른 제조방법 | |
WO2012145480A1 (en) | Reinforced fan-out wafer-level package | |
US8302277B2 (en) | Module and manufacturing method thereof | |
JP4545917B2 (ja) | 電子回路モジュールの薄型相互接続構造及び接続方法 | |
US7663248B2 (en) | Flip-chip component | |
US7902664B2 (en) | Semiconductor package having passive component and semiconductor memory module including the same | |
JPH0529537A (ja) | 半導体モジユール構造 | |
KR100546359B1 (ko) | 동일 평면상에 횡 배치된 기능부 및 실장부를 구비하는 반도체 칩 패키지 및 그 적층 모듈 | |
KR100498470B1 (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
KR100400826B1 (ko) | 반도체패키지 | |
US11140772B2 (en) | Printed circuit board including warpage offset regions and semiconductor packages including the same | |
JP2011044755A (ja) | 半導体装置 | |
JP2007318182A (ja) | 半導体装置 | |
JP4395003B2 (ja) | 積層型半導体装置 | |
JP2006135044A (ja) | 半導体パッケージ用基板およびそれを用いた半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application | ||
J201 | Request for trial against refusal decision | ||
S901 | Examination by remand of revocation | ||
GRNO | Decision to grant (after opposition) | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120423 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |