JP2011044755A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011044755A JP2011044755A JP2010270590A JP2010270590A JP2011044755A JP 2011044755 A JP2011044755 A JP 2011044755A JP 2010270590 A JP2010270590 A JP 2010270590A JP 2010270590 A JP2010270590 A JP 2010270590A JP 2011044755 A JP2011044755 A JP 2011044755A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- wiring
- board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【解決手段】この半導体装置は、第1の半導体チップ11と、この第1の半導体チップの一方表面側に接合された配線基板2と、上記第1の半導体チップの他方表面側に接合された配線基板21と、この配線基板21の上記第1の半導体チップ11とは反対側に接合された第2の半導体チップ12と、配線基板2,21間に介装された層間接続部材51と、第2の半導体チップ12の配線基板21とは反対側に接合され配線基板22とを含む。配線基板21,22は、それぞれ、第1および第2の反り防止基板としての働きを有する。
【選択図】図2
Description
そこで、この発明の目的は、上述の技術的課題を解決し、薄型の半導体チップを配線基板に接合した構造でありながら反りが生じることを防止できる半導体装置を提供することである。
この発明によれば、第1の半導体チップは、同一材料からなり、しかも厚さも等しい第1配線基板および第1の反り防止基板(たとえば、絶縁材料からなる。)で挟持されるので、たとえ当該半導体チップが、厚さ100μm程度の薄型のものであっても、環境温度の変化によりパッケージに反りが生じるおそれがない。すなわち、環境温度が変化した時には、当該半導体チップの両面において、熱膨張または熱収縮が等しく生じるので、パッケージに反りが生じることを防止できる。
この場合に、配線基板と反り防止基板との間および各層の反り防止基板の間に配線材を配置することが好ましい。これにより、各層の半導体チップ間および/または各層の半導体チップと配線基板との間の電気接続を達成することができる。
上記配線材は柱状であってもよい(請求項3)。
図1は、参考例に係る半導体装置の構成を説明するための図解的な断面図である。この半導体装置は、薄型の半導体チップ1と、この半導体チップ1を挟持するように設けられた配線基板2および反り防止基板としての絶縁板3とを含み、平面視において半導体チップ1自身の大きさとほぼ同程度の大きさに構成されたチップサイズパッケージ型の装置である。
配線基板2は、たとえばフィルム状の基板であって、半導体チップ1の半田ボール4に接続される内部配線(図示せず)を備えている。この内部配線は、配線基板2の半導体チップ1とは反対側の表面に二次元的に配列されている複数個の半田ボール5(表面実装用外部接続部材)に接続されている。配線基板2の内部配線は、半導体チップ1の周縁に沿って配列された半田ボール4をそれぞれ配線基板2の下面に二次元的に配列された半田ボール5に接続するように形成されている。
これにより、半導体チップ1の活性面および非活性面には、それぞれ等しい熱膨張係数の板状体である配線基板2および絶縁板3が接合されていることになる。したがって、環境温度が変化した場合に、半導体チップ1の活性面および非活性面において、熱膨張または熱収縮が等しく生じるから、当該半導体装置の使用時または保管時などに、パッケージに反りが生じるおそれがない。
図2は、この発明の一実施形態に係る半導体装置の構成を説明するための図解的な断面図である。なお、この図2において、上述の図1に示された各部に対応する部分には、図1の場合と同一の参照符号を付して示す。
この実施形態の半導体装置は、複数個の薄型半導体チップ11,12,13を積層して構成されている。すなわち、配線基板2(第1配線基板)上に第1の半導体チップ11が実装されており、この半導体チップ11上に、配線基板21(第2配線基板、第1の反り防止基板)を介して第2の半導体チップ12が積層されており、この第2の半導体チップ12上に、配線基板22(第3配線基板、第2の反り防止基板)を介して第3の半導体チップ13が積層されている。
第1の半導体チップ11と第2の半導体チップ12との間に介装される配線基板21は、第1の半導体チップ11に対しては、その活性面および非活性面の熱膨張の差を補償する反り防止基板として機能する。そして、この配線基板21は、第2の半導体チップ12に対しては、外部との電気接続のための配線基板として機能している。すなわち、配線基板21は、第2の半導体チップ12の活性面に形成された複数個の半田ボール41に電気接続される複数の内部配線(図示せず)を有している。この内部配線は、配線基板21の下面、すなわち第1の半導体チップ11側の面に設けられた均一径の柱状の層間接続部材51(配線材。導電性を有する柱状の部材)に接続されている。
第3の半導体チップ13の活性面に設けられた複数の半田ボール42(電極)は、配線基板22の内部配線(図示せず)に接続されている。この配線基板22の内部配線は、配線基板21,22の間に配置された均一径の柱状の層間接続部材52(配線材。導電性を有する柱状の部材)にそれぞれ接続されている。層間接続部材52は、第2の半導体チップ12の周囲に、複数個配列されて設けられている。この層間接続部材52は、配線基板21の内部配線に接続されている。
第3の半導体チップ13の上面、すなわち非活性面には、絶縁板3がたとえば接着剤により貼り付けられている。
配線基板2,21,22および絶縁板3は、いずれも同じ絶縁材料を用いて構成されており、かつそれらの厚さがほぼ等しく形成されている。したがって、第1、第2および第3の半導体チップ11,12,13については、各活性面および非活性面における熱膨張また熱収縮がそれぞれに等しく生じるので、環境温度の変化によりいずれかの半導体チップに反りが生じることがない。
以上、この発明の一実施形態について説明したが、この発明は、他の形態でも実施することができる。すなわち、上述の実施形態においては、最下層に位置する配線基板2の下面に半田ボール5を複数個配列した、いわゆるボールグリッドアレイの形式の半導体装置について説明したけれども、半導体装置と電子機器の内部の実装基板などとの接続は、他の形式の外部端子によっても行うことができる。すなわち、配線基板2の下面に半田ボール5を設けずに、配線基板2の内部配線に接続された平坦な端子部(ランド)を露出させておく、ランドグリッドアレイ形式が採用されてもよい。
さらに、上述の実施形態においては、半導体チップの配線基板への接合を半田ボールで行うようにしているが、半導体チップの表面に金などの耐酸化性金属からなるバンプを形成し、これを配線基板の表面に設けた金めっき部などに接合するようにして、半導体チップを配線基板に接合してもよい。
2 配線基板
3 絶縁板(反り防止基板)
5 半田ボール
11 半導体チップ
12 半導体チップ
13 半導体チップ
21 配線基板(反り防止基板)
22 配線基板(反り防止基板)
51 層間接続部材
52 層間接続部材
Claims (3)
- 第1の半導体チップと、
この第1の半導体チップの一方表面側に接合され、上記第1の半導体チップと電気接続された第1配線基板と、
上記第1の半導体チップの他方表面側に接合され、上記第1配線基板と同じ材料からなり、かつ、当該第1配線基板と等しい厚さに形成された第2配線基板からなる第1の反り防止基板と、
上記第1の反り防止基板の上記第1の半導体チップとは反対側に接合され、当該第1の反り防止基板に電気接続された第2の半導体チップと、
上記第1配線基板と上記第1の反り防止基板との間に介装され、これらの第1配線基板および第1の反り防止基板を電気接続するための配線材と、
上記第2の半導体チップの上記第1の反り防止基板とは反対側に接合され、上記第1配線基板と同じ材料からなり、かつ、当該第1配線基板と等しい厚さに形成された第2反り防止基板とを含むことを特徴とする半導体装置。 - 上記第1の配線基板の上記半導体チップとは反対側の表面に、表面実装用の外部接続部材が配置されていることを特徴とする請求項1記載の半導体装置。
- 上記配線材は柱状であることを特徴とする請求項1または2記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270590A JP2011044755A (ja) | 2010-12-03 | 2010-12-03 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010270590A JP2011044755A (ja) | 2010-12-03 | 2010-12-03 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007227971A Division JP2007318182A (ja) | 2007-09-03 | 2007-09-03 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011044755A true JP2011044755A (ja) | 2011-03-03 |
Family
ID=43831888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010270590A Pending JP2011044755A (ja) | 2010-12-03 | 2010-12-03 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011044755A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019021848A1 (ja) * | 2017-07-28 | 2019-01-31 | 京セラ株式会社 | 通信モジュール、通信ユニット、および通信モジュール用基板 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5853838A (ja) * | 1981-09-26 | 1983-03-30 | Mitsubishi Electric Corp | 半導体装置 |
JPH06216194A (ja) * | 1993-01-12 | 1994-08-05 | Sony Corp | 半導体チップの実装構造 |
JPH08316629A (ja) * | 1995-05-16 | 1996-11-29 | Nec Shizuoka Ltd | 半田柱によるマルチ・チップ・モジュール基板の 半田付処理方法 |
JPH09219490A (ja) * | 1995-11-28 | 1997-08-19 | Samsung Electron Co Ltd | 3次元積層型パッケージ素子 |
JPH10294423A (ja) * | 1997-04-17 | 1998-11-04 | Nec Corp | 半導体装置 |
JP2001274196A (ja) * | 2000-03-28 | 2001-10-05 | Rohm Co Ltd | 半導体装置 |
-
2010
- 2010-12-03 JP JP2010270590A patent/JP2011044755A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5853838A (ja) * | 1981-09-26 | 1983-03-30 | Mitsubishi Electric Corp | 半導体装置 |
JPH06216194A (ja) * | 1993-01-12 | 1994-08-05 | Sony Corp | 半導体チップの実装構造 |
JPH08316629A (ja) * | 1995-05-16 | 1996-11-29 | Nec Shizuoka Ltd | 半田柱によるマルチ・チップ・モジュール基板の 半田付処理方法 |
JPH09219490A (ja) * | 1995-11-28 | 1997-08-19 | Samsung Electron Co Ltd | 3次元積層型パッケージ素子 |
JPH10294423A (ja) * | 1997-04-17 | 1998-11-04 | Nec Corp | 半導体装置 |
JP2001274196A (ja) * | 2000-03-28 | 2001-10-05 | Rohm Co Ltd | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019021848A1 (ja) * | 2017-07-28 | 2019-01-31 | 京セラ株式会社 | 通信モジュール、通信ユニット、および通信モジュール用基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100830787B1 (ko) | 반도체장치 | |
JP5222509B2 (ja) | 半導体装置 | |
US20080105984A1 (en) | Semiconductor chip stack package with reinforcing member for preventing package warpage connected to substrate | |
JP5265183B2 (ja) | 半導体装置 | |
US20120268899A1 (en) | Reinforced fan-out wafer-level package | |
JP2009141169A (ja) | 半導体装置 | |
US10021791B2 (en) | Multilayer wiring substrate | |
JP2006086149A (ja) | 半導体装置 | |
JP2016115711A (ja) | 半導体パッケージ及びその製造方法 | |
KR20070095502A (ko) | 볼 그리드 어레이 유형의 적층 패키지 | |
JP5218230B2 (ja) | 半導体装置 | |
TWI492344B (zh) | 半導體封裝件及其製法 | |
JP2011044755A (ja) | 半導体装置 | |
KR20150071934A (ko) | 워페이지를 억제할 수 있는 패키지 온 패키지 | |
JP2013143434A (ja) | 半導体装置及びそのための半導体チップ、並びに、その製造方法 | |
TWI658557B (zh) | 線路載板及其製造方法 | |
JP2007318182A (ja) | 半導体装置 | |
JP2003273321A (ja) | 半導体モジュール | |
JP4627323B2 (ja) | 半導体装置 | |
JP2006339293A (ja) | 回路モジュール | |
US11140772B2 (en) | Printed circuit board including warpage offset regions and semiconductor packages including the same | |
US20090057916A1 (en) | Semiconductor package and apparatus using the same | |
WO2011021690A1 (ja) | 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置 | |
WO2023095402A1 (ja) | 電子部品内蔵基板 | |
JP4395003B2 (ja) | 積層型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130411 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140220 |