TWI553748B - Semiconductor device and method for manufacturing semiconductor device - Google Patents

Semiconductor device and method for manufacturing semiconductor device Download PDF

Info

Publication number
TWI553748B
TWI553748B TW103130557A TW103130557A TWI553748B TW I553748 B TWI553748 B TW I553748B TW 103130557 A TW103130557 A TW 103130557A TW 103130557 A TW103130557 A TW 103130557A TW I553748 B TWI553748 B TW I553748B
Authority
TW
Taiwan
Prior art keywords
plate
hole
semiconductor device
semiconductor element
resin layer
Prior art date
Application number
TW103130557A
Other languages
English (en)
Other versions
TW201517178A (zh
Inventor
Norimune Orimoto
Original Assignee
Toyota Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Co Ltd filed Critical Toyota Motor Co Ltd
Publication of TW201517178A publication Critical patent/TW201517178A/zh
Application granted granted Critical
Publication of TWI553748B publication Critical patent/TWI553748B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

半導體裝置及半導體裝置的製造方法
本說明書所揭示的技術是有關半導體裝置。
在日本特開2012-174927中揭示一種半導體裝置，其係具有：半導體元件，及藉由焊錫來連接至半導體元件的引線架，及覆蓋半導體元件與引線架的表面的模製樹脂。
在日本特開2012-174927的半導體裝置的製造工程中，對於半導體元件及引線架，進行模製樹脂成形。模製樹脂是在硬化時收縮。藉此，在模製樹脂中產生拉伸應力。藉由此拉伸應力，有時模製樹脂會從引線架剝離，造成問題。
本說明書所揭示的半導體裝置係具有：中間板，及對於中間板的一方的表面藉由硬焊料來連接的半導體元件，及對於中間板的另一方的表面藉由硬焊料來連接的主板，及樹脂層。中間板係具有：比連接至半導體元件 側的硬焊料的區域及連接至主板側的硬焊料的區域的任一個更延伸至外側的外部區域。在外部區域形成有貫通中間板的第1貫通孔。樹脂層係至少覆蓋半導體元件側的硬焊料，中間板，主板側的硬焊料，及與中間板對向的範圍的主板的表面，且配置於第1貫通孔的內部。
此半導體裝置是中間板的外部區域會存在於樹脂層內。藉由此外部區域，抑制樹脂層的收縮，可緩和與主板的樹脂界面應力。特別樹脂層是配置至形成於外部區域的第1貫通孔的內部為止。亦即，藉由第1貫通孔內的樹脂層來連接中間板的兩側的樹脂層。所以，在第1貫通孔的附近，中間板不易彎曲。因此，可藉由中間板來有效地抑制樹脂層的收縮，可抑制樹脂層從主板剝離。
上述的半導體裝置亦可在中間板的半導體元件側的表面配置有沿著第1貫通孔的端部而延伸的突起。沿著第1貫通孔的端部而延伸的突起亦可在中間板形成第1貫通孔時藉由折彎相當於第1貫通孔的部分而形成者。
若根據如此的構成，則可更有效地抑制沿著中間板及主板的方向之樹脂層的收縮。
上述的半導體裝置亦可在與半導體元件對向的範圍的中間板的表面形成有凸部。
若根據如此的構成，則可將半導體裝置與中間板之間的硬焊料的厚度確保一定厚度以上。硬焊料薄的部分是熱應力會集中，容易發生龜裂，但藉由上述構成，可抑制硬焊料中所產生的熱應力的集中。
上述的半導體裝置亦可在與主板對向的範圍的中間板的表面形成有凸部。
若根據如此的構成，則可將主板與中間板之間的硬焊料的厚度確保一定厚度以上。硬焊料薄的部分是熱應力會集中，容易發生龜裂，但藉由上述構成，可抑制硬焊料中所產生的熱應力的集中。
上述的半導體裝置亦可在與半導體元件的角部對向的位置，於中間板形成有第2貫通孔，且在第2貫通孔的內部配置有樹脂層。
若根據如此的構成，則更可抑制硬焊料中所產生的熱應力。
上述的半導體裝置亦可中間板具有：第1板，及對於第1板層疊在主板側的第2板。第1貫通孔亦可貫通第1板及第2板。亦可在第1板的半導體元件側的表面配置有沿著第1貫通孔的端部而延伸的突起。亦可在第2板的半導體元件側的表面配置有沿著第1貫通孔的端部而延伸，且通過第1板的第1貫通孔內來從第1板的半導體元件側的表面突出的突起。
若根據如此的構成，則可藉由中間板來自由地配置突起。
又，本案說明書也提供一種半導體裝置的製造方法，其係於外部區域形成有第1貫通孔，且在與半導體元件對向的範圍的中間板的表面形成有凸部。此製造方法係具有：層疊半導體元件，中間板及主板，且對於半導 體元件，在主板側施加荷重的狀態下，對於半導體元件及主板硬焊中間板之工程。
若在中間板形成第1貫通孔或凸部，則有時會在中間板產生彎曲。由於上述的製造方法是一邊經由半導體元件來施加荷重於中間板，一邊進行硬焊，因此可在平坦的狀態下硬焊中間板。又，由於在中間板形成有凸部，因此即使荷重施加於半導體元件，還是可以將半導體元件與中間板之間的硬焊料的膜厚確保一定厚度以上。
10‧‧‧半導體裝置
12‧‧‧半導體元件
14‧‧‧應力緩和板
14a‧‧‧內部區域
14b‧‧‧外部區域
14c‧‧‧上側板
14d‧‧‧下側板
16‧‧‧散熱片
18‧‧‧樹脂層
20‧‧‧焊錫層
20a‧‧‧上側焊錫層
20b‧‧‧下側焊錫層
30‧‧‧錨定構造
30a‧‧‧貫通孔
30b‧‧‧突起
40‧‧‧凸部
42‧‧‧貫通孔
50‧‧‧凸部
52‧‧‧貫通孔
70‧‧‧應力
100‧‧‧半導體裝置
110‧‧‧貫通孔
140‧‧‧凸部
150‧‧‧凸部
200‧‧‧半導體裝置
216‧‧‧散熱片
220‧‧‧焊錫層
222‧‧‧銅塊
224‧‧‧焊錫層
圖1是實施例1的半導體裝置10的平面圖(省略樹脂層18的圖)。
圖2是圖1的II-II線的縱剖面圖。
圖3是圖1的III-III線的縱剖面圖。
圖4是錨定構造30的擴大剖面圖。
圖5是比較例的錨定構造的擴大剖面圖。
圖6是實施例2的半導體裝置100的平面圖(省略樹脂層18的圖)。
圖7是圖6的VII-VII線的縱剖面圖。
圖8是圖6的VIII-VIII線的縱剖面圖。
圖9是實施例3的半導體裝置200的縱剖面圖(省略樹脂層18的圖)。
圖10是變形例的錨定構造30的平面圖(省略樹脂層 18的圖)。
圖11是圖10的XI-XI線的縱剖面圖(省略樹脂層18的圖)。
圖12是圖10的XII-XII線的縱剖面圖(省略樹脂層18的圖)。
(特徵1)應力緩和板的線膨脹係數是比半導體元件大，比散熱片小。(特徵2)錨定構造的突起是在將樹脂層成形的工程中，沿著樹脂的流動方向配置。(特徵3)錨定構造的突起是藉由彎曲加工相當於應力緩和板的貫通孔的部分來形成。(特徵4)凸部是藉由彎曲加工相當於應力緩和板的貫通孔的部分或藉由沖壓加工應力緩和板來形成。(特徵5)在應力緩和板實施粗面化處理。粗面化處理是至少在應力緩和板的外部區域實施。
圖1~3所示的實施例1的半導體裝置10是具有：2個的半導體元件12，應力緩和板14，散熱片16，及樹脂層18。另外，在圖1中，為了說明，省略樹脂層18的圖示。
散熱片16是銅板。並且，散熱片16也兼任半導體裝置10的電極。散熱片16的線膨脹率是約17ppm。
應力緩和板14是配置於散熱片16的上部。在圖2中，應力緩和板14與散熱片16為非接觸，但即使該等接觸也無妨。應力緩和板14是CuMo合金的薄板。 在應力緩和板14的表面是被施以Ni電鍍。應力緩和板14的線膨脹率是約11ppm。
半導體元件12是配置於應力緩和板14的上部。在圖2中，半導體元件12與應力緩和板14為非接觸，但即使該等是一部分接觸也無妨。半導體元件12是具有半導體基板，及形成於半導體基板的上面及下面的電極。另外，在圖面中，省略半導體元件12的上面電極及下面電極的圖示。半導體基板是藉由SiC來構成。半導體元件12的線膨脹率是約5ppm。
半導體元件12，應力緩和板14及散熱片16是藉由焊錫層20(亦即，硬焊料)來互相連接。更詳細是半導體元件12的下面電極是藉由焊錫層20來連接至應力緩和板14。並且，應力緩和板14是藉由焊錫層20來連接至散熱片16。以下是將應力緩和板14與半導體元件12之間的焊錫層20稱為上側焊錫層20a，將應力緩和板14與散熱片16之間的焊錫層20稱為下側焊錫層20b。並且，雖未圖示，但半導體元件12的上面電極是藉由接線來連接至未圖示的端子。
樹脂層18是覆蓋半導體元件12，焊錫層20，及應力緩和板14的全體，及散熱片16的上面。
應力緩和板14的一部分是延伸至焊錫層20的外側。亦即，應力緩和板14是具有其上面及下面的雙方未與焊錫層20接觸的區域。以下是將應力緩和板14之中位於焊錫層20內的區域稱為內部區域14a，位於焊錫 層20的外側的區域稱為外部區域14b。外部區域14b是與樹脂層18接觸。
在外部區域14b是形成有多數的錨定構造30。錨定構造30是具有貫通孔30a及突起30b。貫通孔30a是將應力緩和板14從上面貫通至下面。突起30b是從應力緩和板14的上面突出至上側的部分。突起30b是沿著貫通孔30a的端部而延伸。更詳細，突起30b是沿著大致方形的貫通孔30a所具有的4邊的端部之中延伸於Y方向的一邊的端部而延伸。突起30b是在應力緩和板14中形成貫通孔30a時，將相當於貫通孔30a的部分折彎程大致直角而形成者。
在內部區域14a是形成有複數的凸部40(參照圖3)。凸部40是從應力緩和板14的上面突出至上側的部分。凸部40是形成於與半導體元件12對向的位置(亦即，半導體元件12的下側)。另外，在圖3中，凸部40與半導體元件12是非接觸，但即使該等接觸也無妨。在應力緩和板14之中，與凸部40鄰接的位置形成有貫通孔42。貫通孔42是將應力緩和板14從上面貫通至下面。凸部40是在應力緩和板14中形成貫通孔42時，將相當於貫通孔42的部分折彎成大致180度而形成者。
在內部區域14a是形成有複數的凸部50(參照圖2)。凸部50是從應力緩和板14的下面突出至下側的部分。凸部50是形成於與散熱片(heat sink)16對向的位置(亦即，散熱片16的上側)。另外，在圖2中， 凸部50與散熱片16是非接觸，但即使該等接觸也無妨。在應力緩和板14之中，與凸部50隣接的位置形成有貫通孔52。貫通孔52是將應力緩和板14從上面貫通至下面。凸部50是在應力緩和板14中形成貫通孔52時，將相當於貫通孔52的部分折彎成大致180度而形成者。
其次，說明有關半導體裝置10的製造方法。首先，將平面狀的應力緩和板14予以沖壓及彎曲加工，藉此在應力緩和板14中形成錨定構造30，凸部40，及凸部50。由於應力緩和板14薄，因此若進行上述的加工，則會有時在應力緩和板14產生彎曲。其次，在散熱片16的上面及應力緩和板14的上面分別塗上焊錫膏。在此是將焊錫膏塗在相當於上述的上側焊錫層20a及下側焊錫層20b的區域。其次，在散熱片16上載置應力緩和板14。其次，在應力緩和板14上載置半導體元件12。而且，在半導體元件12上載重。藉由載重來對半導體元件12施加往散熱片16側的荷重。如上述般，有時會在應力緩和板14產生彎曲，但藉由載重所產生的荷重，應力緩和板14會被保持於大致平坦的形狀。又，由於在應力緩和板14的上面形成有凸部40，因此即使施加載重所產生的荷重，至少凸部40的高度部分也會確保半導體元件12與應力緩和板14之間的間隔(亦即，存在於該等之間的焊錫膏的厚度)。又，由於在應力緩和板14的下面形成有凸部50，因此即使施加載重所產生的荷重，至少凸部50的高度部分也會確保應力緩和板14與散熱片16之間的間隔 (亦即，存在於該等之間的焊錫膏的厚度)。
若如以上般組裝了各構件，則使組裝後的構件通過反射爐。在通過反射爐時，焊錫膏會一旦溶融，然後固化。藉此形成焊錫層20。亦即，藉由焊錫層20來連接半導體元件12，應力緩和板14，及散熱片16。如上述般，在反射爐內，應力緩和板14會藉由荷重來保持於大致平坦的形狀，因此應力緩和板14會藉由固化後的焊錫層20來固定於大致平坦的形狀。又，如上述般，藉由凸部40來確保半導體元件12與應力緩和板14之間的間隔，因此可確保上側焊錫層20a的膜厚。亦即，在形成有凸部40之下，可保障上側焊錫層20a的最小膜厚。又，如上述般，藉由凸部50來確保應力緩和板14與散熱片16之間的間隔，因此可確保下側焊錫層20b的膜厚。亦即，在形成有凸部50之下，可保障下側焊錫層20b的最小膜厚。
其次，以打線接合等來將半導體元件12的上面電極連接至未圖示的端子。然後，對於半製品進行樹脂成形，而形成樹脂層18。亦即，將半製品設置於模穴內，在模穴內流入溶融樹脂。另外，應力緩和板14的突起30b是在樹脂成形工程中，設置於不阻礙溶融樹脂的流動之方向。更詳細，突起30b是沿著樹脂成形工程的樹脂的流線方向來配置。因此，可適於進行樹脂成形工程。一旦在模穴內充填溶融樹脂，則使樹脂冷卻固化。藉此，形成樹脂層18，完成半導體裝置10。
在樹脂層18固化時，樹脂層18會收縮。因此，在樹脂層18內產生伴隨收縮的應力。在樹脂層18與散熱片16的接觸面，於圖2的箭號60所示的方向也有應力作用。一旦樹脂層18藉此應力而變形，則會造成樹脂層18從散熱片16剝離的問題。然而，在半導體裝置10中，樹脂層18的變形可藉由延伸於樹脂層18內的應力緩和板14來抑止。特別是在貫通孔30a的附近，應力緩和板14的上面，下面，及貫通孔30a的內面會被樹脂層18覆蓋。因此，應力緩和板14與樹脂層18相對移動難。更詳細，樹脂層18對於應力緩和板14相對移動於X方向，Y方向，及Z方向的情形會被抑制。藉此，樹脂層18的變形，及應力緩和板14的變形會被抑制。藉由此貫通孔30a的錨定效應，在半導體裝置10中，樹脂層18從散熱片16剝離的情形會被抑制。而且，應力緩和板14是具有突起30b。在實施例1中，由於突起30b是沿著Y方向延伸，因此突起30b抑制樹脂層18對於應力緩和板14相對移動於X方向。藉由此突起30b的錨定效應也可抑制樹脂層18從散熱片16剝離。因此，在此半導體裝置10中，樹脂層18從散熱片16剝離的情形極少，可有效率地製造半導體裝置10。
另外，藉由突起30b沿著貫通孔30a的端部形成，突起30b的錨定效應會更被提高。亦即，如圖4的箭號70所示般，一旦X方向的應力施加於突起30b，則在突起30b的根本的部分的應力緩和板14也施力。在貫 通孔30a的附近，應力緩和板14是在其上面，下面，及貫通孔30a的內面接觸於樹脂層18。換言之，應力緩和板14的上面側的樹脂層18與下面側的樹脂層18會藉由貫通孔30a內的樹脂層18來連接。因此，在貫通孔30a的附近，應力緩和板14本身對於樹脂層18強力地固定。另一方面，在離開貫通孔30a的位置，應力緩和板14是只在其上面及下面與樹脂層18接觸。因此，在離開貫通孔30a的位置，相較於貫通孔30a的附近，應力緩和板14容易彎曲。比較例，如圖5所示般，若突起30b形成於離開貫通孔30a的位置，則如圖5的點線所示般，藉由施加於突起30b的應力70，有時應力緩和板14會彎曲。相對於此，在實施例1的半導體裝置10中，如圖4所示般，由於沿著貫通孔30a的端部來形成突起30b，因此應力緩和板14難變形，可更有效地抑制樹脂層18的剝離。又，若根據圖4的構成，則因為可藉由彎曲加工來形成突起30b，所以可容易形成突起30b。
另外，在樹脂層18所產生的應力是有在2個的半導體元件12之間的區域特別高的傾向。因此，樹脂層18之自散熱片16的剝離是容易在2個的半導體元件12之間的區域發生。並且，此應力是2個的半導體元件12之間的間隔越狹窄越變高。若根據實施例1的構成，則在2個的半導體元件12之間的區域也形成有錨定構造30，因此可抑制此區域的樹脂層18的剝離。因此，可比以往更縮小2個半導體元件12之間的間隔。藉此，可實 現半導體裝置10的小型化。
並且，在半導體裝置10的使用時，半導體元件12會發熱。由於在半導體元件12與散熱片16之間線膨脹係數的差大，因此一旦半導體元件12及散熱片16藉由發熱而熱膨脹，則熱應力會施加於焊錫層20。一旦熱應力重複施加於焊錫層20，則會在焊錫層20產生龜裂，半導體元件12與散熱片16之間的熱阻會上昇。並且，焊錫層20的電氣性及機械性的可靠度也會產生問題。然而，半導體裝置10是在半導體元件12與散熱片16之間配置有線膨脹係數比半導體元件12更大，比散熱片更小的應力緩和板14。藉由如此應力緩和板14具有半導體元件12與散熱片16之間的線膨脹係數，可抑制施加於焊錫層20(亦即，上側焊錫層20a及下側焊錫層20b)的熱應力。而且，在半導體裝置10中，如上述般，藉由凸部40及50來保障上側焊錫層20a及下側焊錫層20b的最低膜厚。藉由如此確保焊錫層20的膜厚，可抑制在焊錫層20的薄部分產生熱應力集中。因此，在半導體裝置10中，不易在焊錫層20中產生龜裂，焊錫層20的可靠度高。
說明有關圖6~8所示的實施例2的半導體裝置100。另外，在以下的說明中，針對實施例2的半導體裝置100之中對應於實施例1的半導體裝置10的構成要素是利用與實施例1同樣的參照號碼。並且，有關與實施例1共通的構成是省略說明。
實施例2的半導體裝置100是在應力緩和板 14中未形成有實施例1的凸部40，50。取而代之，實施例2的半導體裝置100是在應力緩和板14中形成有貫通孔110，凸部140，及凸部150。半導體裝置100的其他構成是與實施例1的半導體裝置10大致相等。
如圖6所示般，貫通孔110是分別形成於半導體元件12的各角部12a的正下面。如圖7所示般，在貫通孔110的內部充填有樹脂層18。對於半導體元件12的各角部12a是焊錫層20未被接合。亦即，半導體元件12的各角部12a的下面是被樹脂層18所覆蓋。如上述般，使用半導體裝置時，在焊錫層20產生熱應力。此熱應力是在半導體元件12的角部12a附近有變高的傾向。在實施例2的半導體裝置100中，藉由在半導體元件12的各角部12a的下側的位置的應力緩和板14中設置貫通孔110，使各角部12a不會被接合於焊錫層20。藉此，可抑制在焊錫層20內產生高的應力。
如圖7所示般，在半導體裝置100中，在半導體元件12的下側的位置的應力緩和板14中形成有突出至上側的凸部140。凸部140是藉由沖壓加工應力緩和板14而設的凸形狀。藉由如此的凸部140也與實施例1的凸部40同樣，可確保半導體元件12與應力緩和板14之間的間隔。藉此，確保上側焊錫層20a的膜厚，可抑制在上側焊錫層20a產生的熱應力。
如圖8所示般，在半導體裝置100中，在應力緩和板14的外部區域14b中形成有突出至下側的凸部 150。凸部150是藉由沖壓加工應力緩和板14而設的凸形狀。藉由如此的凸部150也與實施例1的凸部50同樣，可確保應力緩和板14與散熱片16之間的間隔。藉此，確保下側焊錫層20b的膜厚，亦可抑制在下側焊錫層20b產生的熱應力。如此用以確保下側焊錫層20b的膜厚之凸部是亦可形成於外部區域14b(亦即，焊錫層20的外側)。
說明有關圖9所示的實施例3的半導體裝置200。另外，在以下的說明中，針對實施例3的半導體裝置200之中對應於實施例1的半導體裝置10的構成要素是使用與實施例1同樣的參照號碼。並且，有關與實施例1共通的構成是省略說明。
在實施例3的半導體裝置200中，各半導體元件12的上面電極是經由焊錫層220，銅塊222，及焊錫層224來連接至散熱片216。散熱片216也兼任半導體裝置200的電極。如此，半導體元件12的上面電極也連接至散熱片，藉此可更有效地抑制半導體元件12的溫度上昇。並且，在半導體裝置200的錫焊工程中，首先，施加荷重來錫焊散熱片16乃至銅塊222的構件，其次，施加荷重來錫焊散熱片216。藉由2階段的錫焊來安裝。藉此，可抑制應力緩和板14的彎曲。並且，在實施例3的半導體裝置200的錫焊工程中，除了散熱片216或銅塊222以外，亦可對於半導體元件12追加在散熱片16側施加荷重的其他構成。
另外，在上述的任一實施例中，樹脂層18含有填充物時，設於應力緩和板14的貫通孔30a的尺寸是比填充物更大的尺寸為理想。
並且，在上述任一個實施例中，全部的突起30b是沿著同一方向形成。然而，延伸於不同的方向之突起30b是亦可形成在1個的應力緩和板14。例如，亦可混在延伸於X方向的突起30b及延伸於Y方向的突起30b。
並且，在上述任一個的實施例中，如圖10~12所示般，亦可對於1個的貫通孔30a形成有2個的突起30b。另外，在圖10~12中，為了說明，省略樹脂層18的圖示。在圖10~12中，應力緩和板14是藉由上側板14c及下側板14d所構成。在上側板14c的貫通孔與下側板14d的貫通孔連接之下，構成貫通孔30a。上側板14c是具有沿著貫通孔30a之沿著Y方向的端部而延伸的突起30b。下側板14d是具有沿著貫通孔30a之沿著X方向的端部而延伸的突起30b。下側板14d的突起30b是通過上側板14c的貫通孔內來突出至上側板14c上。若根據如此的構成，則可用1個的錨定構造30來對於X方向及Y方向的兩方向發揮高的錨定效應。
並且，在上述任一個的實施例的製造工程中，亦可將應力緩和板14的表面粗面化處理。若根據如此的構成，則可藉由被粗面化的表面來更加強應力緩和板14與樹脂層18之間的錨定效應。粗面化處理是可利用粗 化鍍鎳(膜厚約10μm)。另外，被粗面化處理的表面是有時焊錫的浸潤性會變差。因此，粗面化處理是亦可只對於被錫焊的區域的外側的區域進行。又，亦可藉由對於被粗面化處理的表面進行Pd/Au電鍍來使焊錫的浸潤性提升。
以上，詳細說明有關本發明的具體例，但該等只不過是舉例說明，並非是限定申請專利範圍者。申請專利範圍記載的技術是包含將以上所舉例說明的具體例予以各式各樣變形，變更者。在本說明書或圖面說明的技術要素是藉由單獨或各種的組合來發揮技術的有用性者，並非是限定於申請時請求項記載的組合者。並且，在本說明書或圖面所舉例說明的技術是可同時達成複數目的者，達成其中之一個目的為本身持技術的有用性者。
10‧‧‧半導體裝置
12‧‧‧半導體元件
14‧‧‧應力緩和板
14a‧‧‧內部區域
14b‧‧‧外部區域
16‧‧‧散熱片
18‧‧‧樹脂層
20‧‧‧焊錫層
20a‧‧‧上側焊錫層
20b‧‧‧下側焊錫層
30‧‧‧錨定構造
30a‧‧‧貫通孔
30b‧‧‧突起
50‧‧‧凸部
52‧‧‧貫通孔
60‧‧‧箭號

Claims (7)

  1. 一種半導體裝置，其特徵為具有：中間板，及對於中間板的一方的表面藉由硬焊料來連接的半導體元件，及對於中間板的另一方的表面藉由硬焊料來連接的主板，及樹脂層，中間板係具有：比連接至半導體元件側的硬焊料的區域及連接至主板側的硬焊料的區域的任一個更延伸至外側的外部區域，在外部區域形成有貫通中間板的第1貫通孔，樹脂層係至少覆蓋半導體元件側的硬焊料，中間板，主板側的硬焊料，及與中間板對向的範圍的主板的表面，且配置於第1貫通孔的內部，在中間板的半導體元件側的表面配置有沿著第1貫通孔的端部而延伸的突起。
  2. 如申請專利範圍第1項之半導體裝置，其中，沿著第1貫通孔的端部而延伸的突起，係於中間板形成第1貫通孔時藉由折彎相當於第1貫通孔的部分而形成者。
  3. 如申請專利範圍第1或2項之半導體裝置，其中，在與半導體元件對向的範圍的中間板的表面形成有凸部。
  4. 如申請專利範圍第1或2項之半導體裝置，其中，在與主板對向的範圍的中間板的表面形成有凸部。
  5. 如申請專利範圍第1或2項之半導體裝置，其中，在與半導體元件的角部對向的位置，於中間板形成有第2貫通孔，且在第2貫通孔的內部配置有樹脂層。
  6. 如申請專利範圍第1或2項之半導體裝置，其中，中間板係具有：第1板，及對於第1板層疊在主板側的第2板，第1貫通孔係貫通第1板及第2板，在第1板的半導體元件側的表面配置有沿著第1貫通孔的端部而延伸的突起，在第2板的半導體元件側的表面配置有沿著第1貫通孔的端部而延伸，且通過第1板的第1貫通孔內來從第1板的半導體元件側的表面突出的突起。
  7. 一種製造方法，係如申請專利範圍第3或4項記載的半導體裝置的製造方法，其特徵為具有：層疊半導體元件，中間板及主板，且對於半導體元件，在主板側施加荷重的狀態下，對於半導體元件及主板硬焊中間板之工程。
TW103130557A 2013-09-06 2014-09-04 Semiconductor device and method for manufacturing semiconductor device TWI553748B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013185155A JP5854011B2 (ja) 2013-09-06 2013-09-06 半導体装置、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201517178A TW201517178A (zh) 2015-05-01
TWI553748B true TWI553748B (zh) 2016-10-11

Family

ID=51830546

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103130557A TWI553748B (zh) 2013-09-06 2014-09-04 Semiconductor device and method for manufacturing semiconductor device

Country Status (7)

Country Link
US (1) US9640491B2 (zh)
JP (1) JP5854011B2 (zh)
KR (1) KR101803668B1 (zh)
CN (1) CN105518857B (zh)
DE (1) DE112014004101B4 (zh)
TW (1) TWI553748B (zh)
WO (1) WO2015033209A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160071787A1 (en) * 2014-09-08 2016-03-10 Sheila F. Chopin Semiconductor device attached to an exposed pad
JP6634722B2 (ja) * 2015-07-14 2020-01-22 富士電機株式会社 絶縁ブスバーおよび製造方法
JP6586970B2 (ja) * 2017-03-09 2019-10-09 トヨタ自動車株式会社 半導体装置
US11257768B2 (en) * 2017-12-13 2022-02-22 Mitsubishi Electric Corporation Semiconductor device and power conversion device
CN110634806A (zh) * 2018-06-21 2019-12-31 美光科技公司 半导体装置组合件和其制造方法
CN114944375B (zh) * 2022-05-23 2022-10-28 山东中清智能科技股份有限公司 一种功率器件封装结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088264A (ja) * 2005-09-22 2007-04-05 Toshiba Components Co Ltd 樹脂封止型半導体装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS445570Y1 (zh) * 1965-09-06 1969-02-28
JPS5056163A (zh) * 1973-09-14 1975-05-16
JPS5575156U (zh) * 1978-11-17 1980-05-23
JPH0245964A (ja) * 1988-08-08 1990-02-15 Matsushita Electron Corp 半導体装置
JPH03218031A (ja) * 1990-01-23 1991-09-25 Hitachi Ltd 半導体集積回路装置およびそれに用いられるプリフォーム接合材
JPH06151685A (ja) * 1992-11-04 1994-05-31 Mitsubishi Electric Corp Ｍｃｐ半導体装置
JPH06268145A (ja) * 1993-03-12 1994-09-22 Hitachi Ltd 半導体装置
JPH06302722A (ja) * 1993-04-19 1994-10-28 Nippon Steel Corp 放熱部材及びこの放熱部材を用いた半導体パッケージ
JPH088388A (ja) * 1994-06-22 1996-01-12 Hitachi Ltd リードフレームおよびそれを用いて構成された半導体装置
JPH08116007A (ja) * 1994-10-13 1996-05-07 Nec Corp 半導体装置
JP2000349100A (ja) * 1999-06-04 2000-12-15 Shibafu Engineering Kk 接合材とその製造方法及び半導体装置
JP4479121B2 (ja) * 2001-04-25 2010-06-09 株式会社デンソー 半導体装置の製造方法
JP3748849B2 (ja) 2002-12-06 2006-02-22 三菱電機株式会社 樹脂封止型半導体装置
JP2005136332A (ja) * 2003-10-31 2005-05-26 Toyota Motor Corp 半導体装置
KR20080065153A (ko) * 2007-01-08 2008-07-11 페어차일드코리아반도체 주식회사 메탈 태브 다이 접착 패들（ｄａｐ）을 구비한 파워소자패키지 및 그 패키지 제조방법
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
DE102009045181B4 (de) * 2009-09-30 2020-07-09 Infineon Technologies Ag Leistungshalbleitermodul
JP2011253950A (ja) * 2010-06-02 2011-12-15 Mitsubishi Electric Corp 電力半導体装置
JP5328740B2 (ja) * 2010-10-04 2013-10-30 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2012174927A (ja) * 2011-02-22 2012-09-10 Fujitsu Ltd 半導体装置及びその製造方法
JP2013149797A (ja) * 2012-01-19 2013-08-01 Denso Corp 半導体パッケージ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088264A (ja) * 2005-09-22 2007-04-05 Toshiba Components Co Ltd 樹脂封止型半導体装置

Also Published As

Publication number Publication date
DE112014004101B4 (de) 2020-03-19
US9640491B2 (en) 2017-05-02
JP5854011B2 (ja) 2016-02-09
CN105518857B (zh) 2018-10-23
TW201517178A (zh) 2015-05-01
WO2015033209A9 (en) 2016-04-14
KR101803668B1 (ko) 2017-11-30
JP2015053379A (ja) 2015-03-19
WO2015033209A1 (en) 2015-03-12
CN105518857A (zh) 2016-04-20
US20160218068A1 (en) 2016-07-28
DE112014004101T5 (de) 2016-06-09
KR20160041984A (ko) 2016-04-18

Similar Documents

Publication Publication Date Title
TWI553748B (zh) Semiconductor device and method for manufacturing semiconductor device
JP6150938B2 (ja) 半導体装置
JP7441287B2 (ja) 半導体装置
JP5864742B2 (ja) 支持体装置、支持体装置を備えている電気的な装置、並びに、支持体装置及び電気的な装置の製造方法
JP6048238B2 (ja) 電子装置
JP2009252894A (ja) 半導体装置
JP6834815B2 (ja) 半導体モジュール
JP2006245076A (ja) 半導体装置
JP2015095561A (ja) 半導体装置及びその製造方法
JP2014090103A (ja) モールドパッケージおよびその製造方法
JP2009135391A (ja) 電子装置およびその製造方法
JP6702800B2 (ja) 回路基板集合体、電子装置集合体、回路基板集合体の製造方法および電子装置の製造方法
JP2011258794A (ja) 電子装置およびその製造方法
JP6312527B2 (ja) 放熱板を備えた電子部品の実装構造
WO2014181509A1 (ja) 多層基板およびこれを用いた電子装置、電子装置の製造方法
JP5972158B2 (ja) 半導体装置および半導体装置の製造方法
JP2010219554A (ja) 半導体装置及びそれを用いた電子制御装置
JP5124329B2 (ja) 半導体装置
JP2006286660A (ja) 立体的電子回路装置
WO2015129185A1 (ja) 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
JP5109361B2 (ja) 複合基板
KR101367067B1 (ko) 전력 모듈 패키지
JP2017152495A (ja) 基板内層用チップ抵抗器および部品内蔵型回路基板
TWI488268B (zh) 半導體元件
JP2014090104A (ja) 半導体装置およびその製造方法