JPH0245964A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0245964A
JPH0245964A JP63197457A JP19745788A JPH0245964A JP H0245964 A JPH0245964 A JP H0245964A JP 63197457 A JP63197457 A JP 63197457A JP 19745788 A JP19745788 A JP 19745788A JP H0245964 A JPH0245964 A JP H0245964A
Authority
JP
Japan
Prior art keywords
plate
die pad
resin mold
resin
tension stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63197457A
Other languages
English (en)
Inventor
Sukesane Kuramoto
倉本 祐実
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63197457A priority Critical patent/JPH0245964A/ja
Publication of JPH0245964A publication Critical patent/JPH0245964A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体装置、詳しくは、封止樹脂のクラック
発生を防止した構造に関する。
従来の技術 従来、ワイヤーボンド方式によるLSI実装構造として
は、第3図、第4図の平面図、断面図に示す様に、リー
ドフレーム1のダイパッド部にAu/Si共晶接合や、
Agペースト接合や、ハンダ付は等により半導体チップ
をグイボンドし、その後樹脂モールド形成されるもので
ある。なお、第4図は第3図のB−B ’断面である。
発明が解決しようとする課題 半導体チップ面積の増大に伴い、グイパッド面積も増大
しているが、樹脂モールド部の大きさは従来と同様であ
るため、ダイパッド部と樹脂との界面で密着性が悪くな
り、剥離等が発生し、そこに樹脂自身の吸湿や樹脂とリ
ードフレームとの界面からの吸湿による水分が、ダイパ
ッド部と樹脂との剥離した界面、つまり、ダイパッド下
部にたまる。
その後の実装で、ハンダデイツプやリフローなどの急激
な熱ストレスが加わると、吸湿された水分が気化膨張に
より飽和水蒸気となってクラックが発生するという不具
合が生じてきた。
本発明はこの様な問題点を解決した半導体装置を提供す
ることを目的とするものである。
課題を解決するための手段 本発明は、ダイパッド部の裏面と樹脂モールドの下部と
の間樹脂モールド内に引張応力緩和プレートを設けた半
導体装置である。
作用 この構造によりプレートが樹脂モールド部とリードフレ
ームとの間にかかる熱ストレスによる引張応力を緩和す
る様に作用する。
実施例 以下、本発明の実施例を図に参照して説明する。
第1図は本発明に用いる半導体装置の透視図である。第
3図と異なるのは、ダイパッド裏面2と樹脂モールド下
部5の間に引張応力緩和プレート6を設けられたことで
ある。第2図は第1図のA−A ’断面である。
なお、引張応力緩和プレートの形状としては、樹脂との
密着性を高めるために、透孔7を随所に設けた網目状の
物が好ましく、大きさは、半導体装置ごとに異なる。ダ
イパッド裏面2と樹脂モールド下部5との間の引張応力
緩和プレート6との距離は、3:1の割合で設置するの
が有効である。
材質としては、鉄ニツケル合金を用いることに効果があ
り、形状としては透孔7にかかわらず、種々の形状の場
合でも同等の効果がみられる。
発明の詳細 な説明した様に本発明においては、引張応力緩和プレー
ト6を有するためにダイパッド部の裏面にたまった水分
が急激な熱ストレスにより気化膨張し、飽和水蒸気とな
ってクラックが発生するという不具合を緩和することが
できる。
【図面の簡単な説明】
第1図は本発明の透視平面図、第2図は本発明の断面図
、第3図は従来品の透視平面図、第4図は従来品の断面
図である。 1・・・・・・リードフレーム、2・・・・・・ダイパ
ッド、3・・・・・・半導体チップ、4・・・・・・リ
ードワイヤー 5・・・・・・樹脂モールド部、6・・
・・・・引張応力緩和プレート。 代理人の氏名 弁理士 粟野重孝 ほか1名/ 1ノードフν−ム 箪3図 7−−− 追支了乙

Claims (1)

    【特許請求の範囲】
  1. リードフレームのダイパッド部に固定された半導体チッ
    プを樹脂モールドするとともに、前記ダイパッド部の裏
    面と前記樹脂モールドの下部との間に、プレートを設け
    たことを特徴とする半導体装置。
JP63197457A 1988-08-08 1988-08-08 半導体装置 Pending JPH0245964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63197457A JPH0245964A (ja) 1988-08-08 1988-08-08 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63197457A JPH0245964A (ja) 1988-08-08 1988-08-08 半導体装置

Publications (1)

Publication Number Publication Date
JPH0245964A true JPH0245964A (ja) 1990-02-15

Family

ID=16374827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63197457A Pending JPH0245964A (ja) 1988-08-08 1988-08-08 半導体装置

Country Status (1)

Country Link
JP (1) JPH0245964A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053379A (ja) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015053379A (ja) * 2013-09-06 2015-03-19 トヨタ自動車株式会社 半導体装置、及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP4609172B2 (ja) 樹脂封止型半導体装置
KR970063707A (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그 반도체 패키지
KR970053663A (ko) 반도체 칩 스케일 반도체 패키지 및 그 제조방법
US7482679B2 (en) Leadframe for a semiconductor device
EP0533137A2 (en) Leadframe and resin-sealed semiconductor device
KR970018433A (ko) 기판에 반도체 장치를 부착시키기 위한 연결구조
JPH0245964A (ja) 半導体装置
JPH098186A (ja) 半導体集積回路装置およびその製造方法
JPH11260990A (ja) リードフレーム,樹脂封止型半導体装置及びその製造方法
JP3575945B2 (ja) 半導体装置の製造方法
JPH0274065A (ja) リードフレーム
JP3795628B2 (ja) 半導体チップを搭載する配線基板の製造方法
JPS63224245A (ja) リ−ドフレ−ム並びに半導体装置
JP3716101B2 (ja) リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JPH06132442A (ja) 半導体装置およびその製造方法
KR950025966A (ko) 볼 그리드 어레이 리드프레임
JP3684517B2 (ja) 半導体装置
JP3179845B2 (ja) 半導体装置
JPH0567722A (ja) 樹脂封止型半導体装置
JP2005223352A (ja) 半導体装置及び半導体装置の製造方法
KR0133386Y1 (ko) 반도체 패키지
JPH0294463A (ja) 半導体装置
JPH02117162A (ja) 半導体装置
JPH0320066A (ja) 半導体パッケージ部品
KR0152941B1 (ko) 반도체 패키지