CN110875258A - 电子元件安装用基板、电子装置以及电子模块 - Google Patents

电子元件安装用基板、电子装置以及电子模块 Download PDF

Info

Publication number
CN110875258A
CN110875258A CN201910808298.1A CN201910808298A CN110875258A CN 110875258 A CN110875258 A CN 110875258A CN 201910808298 A CN201910808298 A CN 201910808298A CN 110875258 A CN110875258 A CN 110875258A
Authority
CN
China
Prior art keywords
electronic component
substrate
recess
mounting
recessed portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910808298.1A
Other languages
English (en)
Inventor
竹下文章
野野山晃彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN110875258A publication Critical patent/CN110875258A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供一种电子元件安装用基板、电子装置以及电子模块。电子元件安装用基板(1)具有基板(2)，该基板(2)具有第1面(2a)和位于第1面(2a)的相反侧的第2面(2b)。基板(2)具有位于第1面(2a)的第1凹部(5)和位于第2面(2b)的第2凹部(6)。基板(2)具有电极焊盘(3)。电极焊盘(3)位于第1凹部(5)。在基板(2)的第2凹部(6)内具有位于远离电极焊盘(3)的位置并且将第2凹部(6)分成多个的加强部(7)。由此能够减少在凹部发生变形或者裂纹等，提高安装性。

Description

电子元件安装用基板、电子装置以及电子模块
技术领域
本发明涉及电子元件，例如CCD(Charge Coupled Device：电荷耦合器件)型或者CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体)型等的摄像元件、LED(Light Emitting Diode)等的发光元件、具有压力、气压、加速度、陀螺仪等的传感器功能的元件、或者安装有集成电路等的电子元件安装用基板、电子装置以及电子模块。
背景技术
已知一种具备包括绝缘层的布线基板的电子元件安装用基板。此外，已知这样的电子元件安装用基板在表面以及背面具有安装电子元件等的电极焊盘的构造。(参照专利文献1)。
在先技术文献
专利文献
专利文献1：日本特开2000-188351号公报
发明内容
-发明要解决的课题-
一般而言，在基板的上表面以及下表面具有电极焊盘，有时分别安装电子部件或者电子元件。此时，在安装电子部件或者电子元件的工序中需要在基板的上表面以及下表面设置夹具等，若在双面具有电极焊盘，则担心在设置夹具等时会在该电极焊盘发生损伤等，发生电子部件或者电子元件的安装的不良情况。
此外，在设置用于收纳电子部件或者电子元件等的凹部的情况下，在安装工序中的施加压力的工序中，有时由于该应力而使凹部的底面发生变形或者裂纹。此时，担心由于该凹部的底面的变形或者裂纹的发生，在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
-用于解决课题的手段-
本发明的一个方式所涉及的电子元件安装用基板的特征在于，具有：基板，具有第1面和位于所述第1面的相反侧的第2面；第1凹部，位于所述第1面；第2凹部，位于所述第2面；以及电极焊盘，位于所述第1凹部，在所述第2凹部内具有位于远离所述电极焊盘的位置并且将所述第2凹部分成多个的加强部。
本发明的一个方式所涉及的电子装置的特征在于，具备电子元件安装用基板以及安装于安装区域的电子元件。
本发明的一个方式所涉及的电子模块的特征在于，具备电子装置以及位于电子装置上的壳体。
-发明效果-
本发明的一个方式所涉及的电子元件安装用基板由于在第1凹部内具有电极焊盘，例如即使在安装电子元件或者电子部件的工序中设置夹具等的情况下，也能够减少在电极焊盘发生损伤等。进而，本发明的一个方式所涉及的电子元件安装用基板在第2凹部内还具有加强部，例如通过安装电子元件或者电子部件时的应力能够减少在第2凹部的底面发生变形或者裂纹。因此，能够减少在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
附图说明
图1的(a)是表示本发明的第1实施方式所涉及的电子元件安装用基板以及电子装置的外观的俯视图，图1的(b)是与图1的(a)的X1-X1线对应的纵剖视图。
图2的(a)是表示省略了本发明的第1实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的盖体的外观的俯视图，图2的(b)是与图2的(a)的X2-X2线对应的纵剖视图。
图3的(a)是表示本发明的第1实施方式所涉及的电子模块的外观的俯视图，图3的(b)是与图3的(a)的X3-X3线对应的纵剖视图。
图4的(a)以及图4的(b)是表示本发明的第1实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的外观的仰视图。
图5的(a)以及图5的(b)是表示本发明的第1实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的外观的仰视图。
图6的(a)以及图6的(b)是表示本发明的第1实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的主要部位A的外观的放大纵剖视图。
图7的(a)以及图7的(b)是表示本发明的第1实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的主要部位A的外观的放大纵剖视图。
图8的(a)是表示省略了本发明的第2实施方式所涉及的电子元件安装用基板以及电子装置的盖体的外观的俯视图，图8的(b)是与图8的(a)的X6-X6线对应的纵剖视图。
图9的(a)是省略了本发明的第3实施方式所涉及的电子元件安装用基板以及电子装置的盖体的纵剖视图，图9的(b)是省略了本发明的第3实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的盖体的纵剖视图。
图10的(a)是省略了本发明的第4实施方式所涉及的电子元件安装用基板以及电子装置的盖体的纵剖视图，图10的(b)是省略了本发明的第4实施方式的其他方式所涉及的电子元件安装用基板以及电子装置的盖体的纵剖视图。
图11是省略了本发明的第5实施方式所涉及的电子元件安装用基板以及电子装置的盖体的纵剖视图。
图12是省略了本发明的第6实施方式所涉及的电子元件安装用基板以及电子装置的盖体的纵剖视图。
-符号说明-
1：电子元件安装用基板
2：基板
2a：第1面
2b：第2面
2c：绝缘层
3：电极焊盘
5：第1凹部
6：第2凹部
6a：第3凹部
6b：第4凹部
7：加强部
7a：陶瓷涂层
8：过孔导体
9：金属层
10：电子元件
11：半导体器件
12：盖体
13：第1续接构件
14：盖体接合材料
15：第2连接构件
21：电子装置
23：电子部件
31：电子模块
32：壳体。
具体实施方式
＜电子元件安装用基板以及电子装置的结构＞
以下，参照附图，对本发明的几个例示性的实施方式进行说明。另外，在以下的说明中，将在电子元件安装用基板安装有电子元件的结构作为电子装置。此外，将具有位于电子元件安装用基板的上表面侧或者包围电子装置地设置的壳体或者构件的结构作为电子模块。电子元件安装用基板、电子装置以及电子模块的任一个方向可以是上方或下方，但为了方便，定义正交坐标系xyz，并且将z方向的正侧作为上方。
(第1实施方式)
参照图1～图7，对本发明的第1实施方式所涉及的电子元件安装用基板1以及具备该电子元件安装用基板1的电子模块31以及电子装置21进行说明。另外，在本实施方式中，在图1中示出了电子装置21，在图2中示出了在电子装置21中省略了盖体12的图。在图3中示出了电子模块31。此外，在图4～图5中示出了电子元件安装用基板1的仰视图。此外，在图6～图7中示出了电子元件安装用基板1的主要部位A的放大了的剖视图。
电子元件安装用基板1具有基板2，该基板2具有第1面2a以及位于第1面2a的相反侧的第2面2b。基板2具有位于第1面2a的第1凹部5和位于第2面2b的第2凹部6。基板2具有电极焊盘3。电极焊盘3位于第1凹部5。在基板2的第2凹部6内具有位于远离电极焊盘3的位置并且将第2凹部6分成多个的加强部7。
电子元件安装用基板1具有基板2，该基板2具有第1面2a和位于第1面2a的相反侧的第2面2b。在此，在图1所示的例子中，第1面2a和第2面2b分别是基板的最上表面或者最下表面。此外，例如也可以在第1面2a或者/以及第2面2b的上表面或者/以及下表面设置有框状等的其他绝缘层。换言之，第1面2a或者/以及第2面2b也可以是包括框状等的其他绝缘层的凹部的底面。
第1面2a或者/以及第2面2b也可以包括在上表面安装有电子元件10的安装区域。在此，安装区域是指安装有至少一个以上的电子元件10的区域，例如能够适当地确定后述的电极焊盘3的最外周的内侧、安装有盖体12的区域，或者其以上等。此外，安装于安装区域的部件并不局限于电子元件10，例如也可以是后述的电子部件23，不指定电子元件10或者/以及电子部件23的个数。
在图1以及图2所示的例子中，基板2由多个绝缘层构成，但例如也可以是由模塑形成的结构、通过模具等的按压而形成的结构或者其他仅一层的结构等。构成基板2的绝缘层的材料例如包括电绝缘性陶瓷或者树脂。
作为用作形成基板2的绝缘层的材料的电绝缘性陶瓷，例如包括氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体、氮化硅质烧结体或者玻璃陶瓷烧结体等。作为用作形成基板2的绝缘层的材料的树脂，例如包括热塑性的树脂、环氧树脂、聚酰亚胺树脂、丙烯酸树脂、酚醛树脂或者氟系树脂等。作为氟系树脂，例如包括四氟乙烯树脂。
基板2可以由图1所示的6层绝缘层形成，也可以由5层以下或者7层以上的绝缘层形成。在绝缘层为5层以下的情况下，能够实现电子元件安装用基板1的薄型化。此外，在绝缘层为7层以上的情况下，能够提高电子元件安装用基板1的刚性。此外，也可以在各绝缘层设置开口部，在使设置的开口部的大小不同的上表面形成高低差部，将后述的电极焊盘3以外的电极设置于高低差部。
电子元件安装用基板1例如最外周的一边的大小为0.3mm～10cm，在俯视时电子元件安装用基板1为四边形状时，可以是正方形也可以是长方形。此外例如，电子元件安装用基板1的厚度为0.2mm以上。
电子元件安装用基板1的基板2具有位于第1面2a的第1凹部5和位于第2面2b的第2凹部6。第2凹部6的半导体器件11或者其他半导体元件等可以位于凹部内部，剖视观察的高度方向也可以是这些部件进入的程度的大小。在此，半导体器件11除了半导体元件、电子元件以外还可以包括电子部件等。此外，第1凹部5的剖视观察的高度方向的大小只要是至少电极焊盘3能够位于凹部内部的程度的深度即可，也可以是与电极焊盘3相同程度的大小，在电极焊盘3安装有电子部件23的情况下，也可以是与所安装的电子部件23相同程度或者其以上的深度。此外，第1凹部5和第2凹部6的剖视观察的深度可以不同，也可以相同。
电子元件安装用基板1的基板2具有电极焊盘3。在此，电极焊盘3是指例如与电子元件10或者/以及电子部件23电连接的焊盘。
此外，电子元件安装用基板1也可以在基板2的上表面、侧面或者下表面设置有外部电路连接用电极。外部电路连接用电极也可以将基板2与外部电路基板、或者电子装置21与外部电路基板电连接。
进而，在基板2的上表面或者下表面，除了电极焊盘3或者/以及外部电路连接用电极以外，也可以设置有将形成于绝缘层间的电极、内部布线导体以及内部布线导体彼此上下连接的贯通导体。这些电极、内部布线导体或者贯通导体也可以在基板2的表面露出。通过该电极、内部布线导体或者贯通导体，电极焊盘3或者/以及外部电路连接用电极也可以分别电连接。
在多个绝缘层由电绝缘性陶瓷构成的情况下，电极焊盘3、外部电路连接用电极、电极、内部布线导体或者/以及贯通导体包括钨(W)、钼(Mo)、锰(Mn)、钯(Pd)、银(Ag)或者铜(Cu)或者含有选自这些中的至少一种以上的金属材料的合金等。此外，也可以仅由铜(Cu)构成。此外，在多个层由树脂构成的情况下，电极焊盘3、外部电路连接用电极、内部布线导体或者/以及贯通导体包括铜(Cu)、金(Au)、铝(Al)、镍(Ni)、钼(Mo)、钯(Pd)或者钛(Ti)或者含有选自这些中的至少一种以上的金属材料的合金等。
也可以在电极焊盘3、外部电路连接用电极、电极、内部布线导体或者/以及贯通导体的露出表面还具有镀层。根据该结构，能够保护外部电路连接用的电极、导体层以及贯通导体的露出表面而减少氧化。此外，根据该结构，能够经由引线接合等第1连接构件13将电极焊盘3与电子元件10良好地电连接。镀层例如可以覆盖厚度0.5μm～10μm的Ni镀层，或者依次覆盖该Ni镀层以及厚度0.5μm～3μm的金(Au)镀层。
电子元件安装用基板1的电极焊盘3位于第1凹部5。一般而言，在基板的上表面以及下表面具有电极焊盘，有时分别安装电子部件或者电子元件。此时，在安装电子部件或者电子元件的工序中需要在基板的上表面以及下表面设置夹具等，若在双面具有电极焊盘，则担心在设置于夹具等时在该电极焊盘发生损伤等，发生电子部件或者电子元件的安装的不良情况。
针对于此，电极焊盘3位于第1凹部5，由此能够减少电极焊盘3与夹具等的接触。因此，在电极焊盘3发生损伤等，能够减少发生电子元件10或者电子部件23与电极焊盘3的安装不良的情况。
在电子元件安装用基板1的基板2的第2凹部6内具有位于远离电极焊盘3的位置并且将第2凹部6分成多个的加强部7。
近年来，电子元件安装用基板要求薄型，基板的厚度变薄。此外，在设置了用于收纳电子部件或者电子元件等的凹部的情况下，有时在与凹部相反的面上将电子部件等在与电极焊盘分离的位置使用缝模材料等进行固定。因此，在施加该固定时的压力的工序中，有时由于该应力而使凹部的底面发生变形或者裂纹。此时，担心由于该凹部的底面的变形或者裂纹的发生，在安装电子元件或者电子部件的工序中发生安装不良、或者无法安装的情况。
针对于此，通过在第2凹部6内具有将第2凹部6分成多个的加强部7，能够减少第2凹部6的底面因加强部7而变形的情况。因此，能够减少发生裂纹的情况。此外，加强部7在俯视时位于与电极焊盘3分离的位置。因此，在与第2凹部6相反的面(第1面2a)中在与电极焊盘3分离的位置将电子元件10或者电子部件23等利用缝模材料等固定的工序中施加了压力的情况下，能够将加强部7设置在施加应力的部分附近。因此，能够减少在安装电子元件10或者电子部件23的工序中发生安装不良、无法安装电子元件10或者电子部件23的情况。
例如在第2凹部6安装有多个对电子元件10的信号进行处理的半导体器件11的情况下，存在第2凹部6在俯视时面积变大的情况。因此，担心会在制作电子元件安装用基板1的工序中发生挠曲。此外，担心会在安装电子元件10或者半导体器件11的工序中，第2凹部6的底面挠曲而在基板2发生裂纹或者破裂。
针对于此，通过第2凹部6在内部具有加强部7，能够支承第2凹部6的底面。因此，即使在安装多个半导体器件11的情况下、第2凹部6大型化的情况下，在制作电子元件安装用基板1的工序中也挠曲、或者在安装电子元件10或者半导体器件11的工序中，能够减少第2凹部6的底面挠曲。由此，能够减少在基板2发生裂纹或者破裂。
由此，在将电子元件10或者/以及电子部件23安装于第1面2a和第2面2b的电子元件安装用基板1中，能够减少在电极焊盘3发生损伤的情况，提高电子元件10或者/以及电子部件23的安装性。
在此，电极焊盘3和加强部7只要位于俯视时熟悉的位置即可，电极焊盘3例如即使在俯视时位于与第2凹部6重叠的位置或者也不与第2凹部6重叠的位置，也能够起到本实施方式的效果。
加强部7可以由与基板2相同的材料构成，也可以由与基板2不同的材料构成。在加强部7由与基板2相同的材料构成时，加强部7与基板2可以一体化，能够提高接合强度。在加强部7由与基板2不同的材料构成时，基板2与加强部7也可以经由接合材料等接合。在这种情况下，也能够容易地位于与第2凹部6的侧面分离的位置。
加强部7的剖视观察的高度方向的大小也可以与第2凹部6的侧壁的剖视观察的高度方向的大小为相同程度。此外，在加强部7由与基板2不同的材料构成时，加强部7的剖视观察的高度方向的大小也可以是考虑了将加强部7与基板2接合的接合材料的剖视观察的高度方向的大小的大小。换言之，将加强部7与加强部7接合的接合材料的剖视观察的高度方向的大小的合计也可以是与第2凹部6的侧壁的剖视观察的高度方向的大小相同程度的大小。
图4以及图5示出本实施方式的其他方式中的电子元件安装用基板1的仰视图。如图4所示的例子那样，加强部7可以位于第2凹部6的内部，也可以如图5所示的例子那样，在第2凹部6内具有第3凹部6a和隔着加强部7相邻的第4凹部6b。换言之，在图5所示的例子中，通过加强部7将第2凹部6分割为多个(在图5所示的例子中为第3凹部6a和第4凹部6b)。
如图4的(a)所示的例子那样，加强部7也可以在俯视时位于从第2凹部6的中心偏离的位置。在这种情况下，能够安装不同大小的半导体器件11，能够更有效地利用第2凹部6的区域，能够实现电子装置的小型化。此外，在利用缝模材料等固定电子元件10的情况下，根据缝模材料的位置以及施加于电子元件10的应力的位置，第2凹部6的底面的变形或者裂纹的发生场所也不同。因此，通过在俯视时从电子元件10的应力大的部位设置加强部7，能够减少第2凹部6的底面的变形或者裂纹的发生。因此，能够减少在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
如图4的(b)所示的例子，加强部7也可以在俯视时位于第2凹部6的中心附近的位置。换言之，第3凹部6a以及第4凹部6b在俯视时也可以是相同的大小。一般而言，第2凹部6的底面在俯视时中央部附近最容易发生变形或者裂纹。因此，如图4的(b)所示的例子那样，加强部7在俯视时位于第2凹部6的中心附近的位置，由此能够减少第2凹部6的底面的变形或者裂纹的发生。因此，能够减少在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
加强部7也可以如图5的(a)所示的例子那样与基板2分体设置，也可以如图5的(b)所示的例子那样与基板一体地设置。无论在哪种情况下都能够起到本实施方式的效果。如图5的(b)所示的例子那样，通过与基板一体地设置，能够减少加强部7剥离而无法起到本实施方式的效果的情况。因此，能够减少在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
在图1以及图2所示的例子中，电子元件安装用基板1的第1凹部5位于多个部位。在图1以及图2所示的例子中，成为设置有两个第1凹部5的图，但例如第1凹部5也可以位于三个以上的部位。通过使第1凹部5位于多个部位，能够将与这些电子元件10连接的电极焊盘3或者/以及与电子部件23连接的电极焊盘3设置在不同的位置并且多个部位。因此，能够起到本实施方式的效果，并且能够使电子元件10的端子增加，能够使电子装置21实现高功能化。此外，由于能够增加电子部件23的安装位置，因此能够扩展电子装置21的功能。
如图1～图3所示的例子那样，第1凹部5也可以比第2凹部6浅。即使在这样的情况下，只要如上述那样具有能够使电极焊盘3位于凹部的程度的深度，则第1凹部5也能够起到本实施方式的效果。
此外，此时，通过电极焊盘3的上表面位于比第1凹部5的上端更靠下表面侧(第2面侧)的位置，能够减少电极焊盘3与夹具等接触。因此，能够进一步减少在电极焊盘3发生损伤等。此外，通过使第1凹部5的深度比电极焊盘3的厚度大，在制作第1凹部5和电极焊盘3的工序中，产生误差，即使在电极焊盘3变厚的方向上产生误差的情况下，也能够减少电极焊盘3与夹具等接触。
图6以及图7示出本实施方式的等其他方式所涉及的主要部位A的放大剖视图。
如图6所示的例子那样，基板2包括陶瓷材料，第1凹部5的侧壁也可以包括陶瓷涂层。通过使第1凹部5的侧壁为陶瓷涂层，与为绝缘层2c的情况相比，能够削减层叠的工序，或者减少层叠时的压力。因此，在制作基板2的工序中，能够减少在基板2发生翘曲等。
此外，在第1凹部5的侧壁包括陶瓷涂层的情况下，即使在第1凹部5与第2凹部6在俯视时重叠的情况下，设置于第1凹部5的电极焊盘3与第2凹部6也在俯视时位于分离的位置，由此能够减少电极焊盘3(的与第1连接构件13接合的位置)与第2凹部6在俯视时重叠的情况。因此，能够减少在将第1连接构件13与电极焊盘3连接的情况下施加应力最大的部位的厚度最小的情况。由此，能够减少基板2大幅挠曲的情况。因此，能够减少在基板2发生裂纹或者破裂。
此外，此时，通过由陶瓷涂层构成的第1凹部5的侧壁的高度最高的部分比电极焊盘3的厚度大，能够减少在电极焊盘3发生损伤的情况。由此，在第1面2a和第2面2b安装电子元件10或者/以及电子部件23和半导体器件11的电子元件安装用基板1中，能够减少在电极焊盘3发生损伤的情况，提高电子元件10或者/以及电子部件23的安装性，并且减少在基板2发生裂纹或者破裂的情况。
在第1凹部5的侧壁包括陶瓷涂层时，为了得到规定的厚度(比电极焊盘3的厚度大的厚度)，陶瓷涂层可以由一层厚的陶瓷涂层形成，也可以形成多个陶瓷涂层。在第1凹部5的侧壁由一层厚的陶瓷涂层形成的情况下，涂敷陶瓷涂层的工序为一次即可，因此能够抑制工序数。此外，通过由多个陶瓷涂层形成第1凹部5的侧壁，能够通过多次涂敷陶瓷涂层而稳定地设置规定的厚度。
在涂敷多个陶瓷涂层而形成第1凹部5的侧壁的情况下，多个陶瓷涂层也可以设置为随着远离第1面2a而第1凹部5的开口部扩宽。换言之，由陶瓷涂层构成的第1凹部5在剖视观察时，也可以是阶梯状。由此，例如在多次涂敷陶瓷涂层的工序中，以工序中的误差将陶瓷涂层涂敷于应成为第1凹部5的部位，从而能够减少无法确保第1凹部5的规定的大小，或者附着于电极焊盘3的表面的情况。此外，通过为上述的构造，例如在第1连接构件13为引线接合焊盘时，在连接第1连接构件13和电极焊盘3的工序中，能够减少接合机的前端与第1凹部5的侧壁接触、无法在规定的位置连接或者接合强度降低的情况。因此，能够提高电子元件10与电子元件安装用基板1的安装性。
作为制作在侧面包括陶瓷涂层的第1凹部5的方法，例如除第1实施方式的制造方法之外，在涂敷成为电极焊盘3的布线膏的工序的前后，能够通过丝网印刷法等将成为陶瓷涂层的绝缘膏涂敷在规定的部位并进行烧成来制作。另外，为了提高此时基板2与陶瓷涂层的接合强度，也可以从绝缘膏的上表面施加压力。
如图7所示的例子那样，第1凹部5的侧壁也可以由绝缘层2c形成。通过由绝缘层2c形成第1凹部5的侧壁，能够较深地设置第1凹部5。因此，能够进一步减少在电极焊盘3发生损伤等情况。
形成第1凹部5的绝缘层2c可以是与基板2的其他绝缘层相同的材料，也可以是不同的材料。此外，绝缘层2c也可以与基板2的其他绝缘层烧结。在这种情况下，能够减少绝缘层2c从基板2的其他绝缘层剥离。因此，能够进一步减少绝缘层2c剥离而在电极焊盘3发生损伤等情况。
如图7的(b)所示的例子那样，基板2的第1凹部5可以在剖视观察时仅一部分的边为锥状，第1凹部5也可以在剖视观察时整个边为锥状。无论在哪种情况下都能够起到上述的本实施方式的效果。此外，第1凹部5在剖视观察时为上表面侧较宽的锥状，从而例如在第1连接构件13为引线接合焊盘时，在连接第1连接构件13与电极焊盘3的工序中，能够减少接合机的前端与第1凹部5的侧壁接触，而无法在规定的位置连接或者接合强度降低的情况。因此，能够提高电子元件10与电子元件安装用基板1的安装性。此外，由于第1凹部5在剖视观察时为上表面侧较窄的锥状，因此例如在注入用于加强连接了电子连接构件13后的接合强度的封固树脂的情况下，能够减少封固树脂爬升至基板2的表面。此外，例如在利用焊料等将电子部件23安装于电极焊盘3的情况下，能够减少焊料爬升到基板2的表面。
如图6的(a)所示的例子那样，电子元件安装用基板1的第1凹部5在剖视观察时也可以是阶梯状。由此，例如在多次涂敷绝缘层2c的工序或者多次层叠绝缘层2c的工序中，能够减少因工序中的误差无法确保第1凹部5的规定的大小的情况。此外，通过为上述的构造，例如在第1连接构件13为引线接合时，在连接第1连接构件13与电极焊盘3的工序中，能够减少接合机的前端与第1凹部5的侧壁接触，无法在规定的位置连接或者接合强度降低的情况。因此，能够提高电子元件10与电子元件安装用基板1的安装性。
＜电子装置的结构＞
图1～图2示出电子装置21的例子。电子装置21具备电子元件安装用基板1和安装于电子元件安装用基板1的上表面或者下表面的电子元件10。
电子装置21具有电子元件安装用基板1和安装于电子元件安装用基板1的电子元件10。作为电子元件10的一例，例如是CCD(Charge Coupled Device)型或者CMOS(Complementary Metal Oxide Semiconductor)型等的摄像元件、LED(Light EmittingDiode)等的发光元件、具有压力、气压、加速度、陀螺仪等的传感器功能的元件、或者集成电路等。此外，电子部件23例如是芯片电容器、电阻、电感等无源部件等。另外，电子元件10也可以经由粘接材料配置于基板2的上表面。该粘接材料例如使用银环氧或者热固化性树脂等。
电子元件10与电子元件安装用基板1例如可以通过包括引线接合、焊料球、金凸块等的第1连接构件13电连接。
电子装置21也可以具有覆盖电子元件10并且与电子元件安装用基板1的上表面接合的盖体12。在此，电子元件安装用基板1可以在基板2的框状部分的上表面连接盖体12，也可以支承盖体12，设置包围电子元件10地设置在基板2的上表面的框状体。此外，框状体和基板2可以由相同的材料构成，也可以由不同的材料构成。
在框状体和基板2由相同的材料构成的情况下，基板2也可以制作为和框状体设置开口部等而与最上层的绝缘层一体化。此外，也可以通过另行设置的钎料分别接合。
此外，作为基板2和框状体由不同的材料构成的例子，存在框状体由与接合盖体12和基板2的盖体接合材料14相同的材料构成的情况。此时，通过较厚地设置盖体接合材料14，能够兼具作为粘接的效果和框状体(支承盖体12的构件)的效果。此时的盖体接合材料14例如可举出热固化性树脂或者低熔点玻璃或者由金属成分构成的钎料等。此外，也存在框状体和盖体12由相同的材料构成的情况，此时，框状体和盖体12也可以构成为同一个体。
盖体12例如在电子元件10为CMOS、CCD等摄像元件或者LED等发光元件的情况下，使用玻璃材料等透明度高的构件。此外，盖体12例如在电子元件10为集成电路等时，可以使用金属制材料、陶瓷材料或者有机材料。
盖体12经由盖体接合材料14与电子元件安装用基板1接合。作为构成盖体接合材料14的材料，例如有由热固化性树脂或者低熔点玻璃或者金属成分构成的钎料等。
电子装置21也可以使半导体器件11位于第2凹部6，该第2凹部6位于第2面2b。作为半导体器件11的一例，为CCD(Charge Coupled Device)型或者CMOS(Complementary MetalOxide Semiconductor)型等的摄像元件、LED(Light Emitting Diode)等的发光元件、具有压力、气压、加速度、陀螺仪等的传感器功能的元件、或者集成电路、存储器等。另外，半导体器件11也可以经由粘接材料配置在基板2的第2面2b侧。该粘接材料例如使用银环氧或者热固化性树脂等。
半导体器件11与电子元件安装用基板1例如也可以通过包括引线接合、焊料球、金凸块等的半导体器件连接用的第2连接构件15电连接。
电子装置21具有覆盖半导体器件11并且与电子元件安装用基板1的下表面(第2面2b)接合的盖体。此外，也可以代替盖体而代用外部电路等。
通过使电子装置21具有图1～图2所示的电子元件安装用基板1，从而能够提高电子元件10的安装性。此外，在制作电子装置21的工序中，能够减少电子元件安装用基板1的第2凹部6的底面发生变形或者裂纹的情况。因此，能够减少在电子元件10动作的情况下由于热而发生误动作的可能性。
＜电子模块的结构＞
图3示出使用了电子元件安装用基板1的电子模块31的一例。电子模块31具有电子装置21和设置为覆盖电子装置21的上表面或者电子装置21的壳体32。另外，在以下所示的例子中，为了说明，以摄像模块为例进行说明。
电子模块31也可以具有壳体32(透镜保持架)。通过具有壳体32，能够进一步减少气密性的提高或者直接对电子装置21施加来自外部的应力的情况。壳体32例如由树脂或者金属材料等构成。此外，在壳体32为透镜保持架时，壳体32也可以装入一个以上的由树脂、液体、玻璃或者水晶等构成的透镜。此外，壳体32也可以带有进行上下左右的驱动的驱动装置等，经由焊料等接合材料而与位于电子元件安装用基板1的表面的焊盘等电连接。
另外，壳体32也可以在俯视时在四个方向的至少一条边上设置有开口部。而且，也可以从壳体32的开口部插入外部电路基板并与电子元件安装用基板1电连接。此外，壳体32的开口部也可以在外部电路基板与电子元件安装用基板1电连接后，利用树脂等密封材料等封闭开口部的间隙而使电子模块31的内部气密。
通过使电子模块31具有如图3所示的电子元件安装用基板1，能够提高电子元件10的安装性。此外，在制作电子装置21或者电子模块31的工序中，能够减少在电子元件安装用基板1发生变形或者裂纹。
＜电子元件安装用基板以及电子装置的制造方法＞
接下来，对本实施方式的电子元件安装用基板1以及电子装置21的制造方法的一例进行说明。另外，下述所示的制造方法的一例是使用了多连片布线基板的基板2的制造方法。
(1)首先，形成构成基板2的陶瓷生片。例如，在得到氧化铝(Al2O3)质烧结体即基板2的情况下，在Al2O3的粉末中添加二氧化硅(SiO2)、氧化镁(MgO)或者氧化钙(CaO)等粉末作为助烧结材料，进一步添加适当的粘结剂、溶剂以及增塑剂，接下来混炼这些混合物而形成浆状。之后，通过刮刀法或者压延辊法等成型方法得到多连片用的陶瓷生片。
另外，在基板2例如由树脂构成的情况下，使用能够成型为规定的形状的模具，通过利用传递模塑法、注射模塑法或者模具等的按压等进行成型，能够形成基板2。此外，基板2例如也可以是如玻璃环氧树脂那样使树脂浸入由玻璃纤维构成的基材而成的基板。在这种情况下，使环氧树脂的前体浸入由玻璃纤维构成的基材，使该环氧树脂前体在规定的温度下进行热固化，由此能够形成基板2。
(2)接下来，通过丝网印刷法等，从而在上述(1)的工序中得到的陶瓷生片在成为电极焊盘3、外部电路连接用电极、内部布线导体以及贯通导体的部分涂敷或者填充金属膏。该金属膏通过在由前述的金属材料构成的金属粉末中加入适当的溶剂以及粘结剂并混炼，从而调整为适度的粘度来制作。另外，为了提高与基板2的接合强度，金属膏也可以包括玻璃或者陶瓷。
此外，在基板2由树脂构成的情况下，电极焊盘3、外部电路连接用电极、内部布线导体以及贯通导体能够通过溅射法、蒸镀法等制作。此外，也可以在表面设置金属膜后，使用镀敷法来制作。
(3)接下来，利用模具等对前述的生片进行加工。在此，在基板2具有开口部或者缺口等的情况下，也可以在成为基板2的生片的规定的部位形成开口部或者缺口等。此外，此时，也可以在生片的规定位置，使用模具、冲孔或者激光等设置第1凹部5和第2凹部6。
另外，在该工序中，能够通过例如利用模具等对在基板2上成为第1凹部5以及第2凹部6的孔、开口那样的凹部进行加工来设置。此外，在制作第2凹部6的工序中，能够通过例如利用模具等进行加工，使得加强部7定位(剩下成为加强部7的部分)来设置。
(4)接下来，层叠成为基板2的各绝缘层的陶瓷生片并进行加压。由此，也可以将成为各绝缘层的生片层叠，制作成为基板2(电子元件安装用基板1)的陶瓷生片层叠体。此外，此时，也可以在层叠了多个层的陶瓷生片的规定的位置，使用模具、冲孔或者激光等设置成为第1凹部5或者第2凹部6的凹部(开口部)。或者，也可以准备在成为第1凹部5和第2凹部6的位置具有贯通孔的多个陶瓷生片，分别层叠而形成由多个层构成的第1凹部5或者第2凹部6。
另外，在该工序中，也可以通过将成为加强部7的陶瓷生片层叠体层叠于成为基板2的陶瓷生片层叠体，由此能够设置加强部7。
(5)接下来，在约1500℃～1800℃的温度下对该陶瓷生片层叠体进行烧成，得到排列有多个基板2(电子元件安装用基板1)的多连片布线基板。另外，通过该工序，前述的金属膏与成为基板2(电子元件安装用基板1)的陶瓷生片同时被烧成，成为电极焊盘3、外部电路连接用电极、内部布线导体以及贯通导体。
(6)接下来，将烧成而得到的多连片布线基板切断成多个基板2(电子元件安装用基板1)。在该切断中，能够使用如下方法等：沿着成为基板2(电子元件安装用基板1)的外缘的部位在多连片布线基板形成分割槽，并通过沿着该分割槽使其断裂并分割的方法或者切片法等沿着成为基板2(电子元件安装用基板1)的外缘的部位进行切断。另外，分割槽可以通过在烧成后通过切片装置以小于多连片布线基板的厚度切入而形成，但也可以通过将切割刀压抵于多连片布线基板用的陶瓷生片层叠体，或通过切片装置将其切入得比陶瓷生片层叠体的厚度小而形成。另外，也可以在将上述的多连片布线基板分割成多个基板2(电子元件安装用基板1)之前或分割之后，分别使用电解或者非电解镀敷法，使镀层覆盖电极焊盘3、外部连接用焊盘以及露出的布线导体。
(7)接下来，在电子元件安装用基板1的第1面2a安装电子元件10，在第2面2b安装半导体器件11。电子元件10通过引线接合等第1连接构件13与电子元件安装用基板1电接合。此外，此时，也可以在电子元件10或者电子元件安装用基板1设置粘接材料等，固定在电子元件安装用基板1。此外，也可以在将电子元件10安装于电子元件安装用基板1之后，用盖体接合材料14接合盖体12。
通过如以上(1)～(7)的工序那样制作电子元件安装用基板1，并安装电子元件10，能够制作电子装置21。另外，上述(1)～(7)的工序顺序只要是能够加工的顺序，则不被指定。
(第2实施方式)
参照图8，对本发明的第2实施方式中的电子装置21以及电子元件安装用基板1进行说明。
电子元件安装用基板1具有基板2，该基板2具有第1面2a和位于第1面2a的相反侧的第2面2b。基板2具有位于第1面2a的第1凹部5和位于第2面2b的第2凹部6。基板2具有电极焊盘3。电极焊盘3位于第1凹部5。在基板2的第2凹部6内具有在俯视时位于与电极焊盘3重叠的位置并且将第2凹部6分成多个的加强部7。
在此，电子模块31的构造、电子装置21的构造以及构成电子元件安装用基板1的基板2、电极焊盘3、第1凹部5、第2凹部6、电子元件10、半导体器件11以及其他的基板2的基本材料/条件/构成与第1实施方式类似，因此省略说明。以下，对第2实施方式中的特征部分进行说明。
在本实施方式中的电子元件安装用基板1中，在基板2的第2凹部6内，具有在俯视时位于与电极焊盘3重叠的位置并且将第2凹部6分成多个的加强部7。
近年来，电子元件安装用基板要求薄型，基板的厚度变薄。此外，在设置了用于收纳电子部件或者电子元件等的凹部的情况下，在与凹部相反的面使用电极焊盘和电子元件接合构件接合电子部件等，因此存在施加压力的工序。由于该应力而有可能在俯视时位于与电极焊盘重叠的位置的附近的凹部(第2凹部)的底面发生变形或者裂纹。此时，担心由于该凹部的底面的变形或者裂纹发生，在安装电子元件或者电子部件的工序中发生安装不良、或者无法安装的情况。
针对于此，在第2凹部6内具有在俯视时位于与电极焊盘3重叠的位置并且将第2凹部6分成多个的加强部7，能够通过加强部7减少第2凹部6的底面变形。因此，能够减少发生裂纹的情况。因此，能够减少在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
电子元件安装用基板1在俯视时，第1凹部5也可以比第2凹部6小。由此，能够进一步减少位于第1面2a以及第2面2b的第1凹部5与第2凹部6在俯视时重叠的面积。因此，在将位于第1凹部5的电极焊盘3与后述的第1连接构件13接合的工序或者接合电子部件23的工序中，能够减少由于接合时的压力而在基板发生裂纹或者破裂的情况。
电子元件安装用基板1的第1凹部5也可以位于多个部位。通过使第1凹部5位于多个部位，能够将与这些电子元件10连接的电极焊盘3或者/以及与电子部件23连接的电极焊盘3设置在不同的位置并且多个部位。因此，能够起到本实施方式的效果，并且能够使电子元件10的端子增加，能够实现高功能化。此外，通过增加电子部件23的安装部位，从而能够实现电子装置21的高功能化。
第1凹部5也可以比第2凹部6浅。即使在这样的情况下，只要第1凹部5具有能够如上述那样使电极焊盘3位于凹部的程度的深度，就能够起到本实施方式的效果。此外，此时，由于电极焊盘3的上表面位于比第1凹部5的上端更靠下表面侧(第2面侧)，因此能够进一步减少在电极焊盘3发生损伤等。
＜电子元件安装用基板以及电子装置的制造方法＞
接下来，对本实施方式的电子元件安装用基板1以及电子装置21的制造方法的一例进行说明。本实施方式的电子元件安装用基板1以及电子装置21的制造方法基本上与第1实施方式中记载的制造方法类似。作为本实施方式的电子元件安装用基板1的制造方法，在形成第2凹部6的工序中，能够通过在与电极焊盘3重叠的位置附近的规定的位置形成加强部7来制作。
(第3实施方式)
接下来，参照图9，对本发明的第3实施方式的电子元件安装用基板1进行说明。另外，图9示出省略了本实施方式中的盖体12的电子装置21的形状。
在本实施方式中的电子元件安装用基板1中，与第1实施方式的电子元件安装用基板1的不同点在于，第3凹部6a以及/或者第4凹部6b在远离第2面2b的方向上一部分或者开口逐渐扩宽这一点。
在图9的(a)所示的例子中，电子元件安装用基板1的第3凹部6a以及/或者第4凹部6b在远离第2面2b的方向上开口扩宽。换言之，第3凹部6a以及/或者第4凹部6b的开口部从底面侧朝向开口部侧逐渐缩窄。即使在这样的情况下，通过在第2凹部6内具有将第2凹部6分成多个的加强部7，从而能够减少第2凹部6的底面因加强部7而变形的情况。因此，能够减少在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
在图9的(b)所示的例子中，电子元件安装用基板1的第3凹部6a以及/或者第4凹部6b的远离第2面2b的部分的开口的一部分扩宽。换言之，第3凹部6a以及/或者第4凹部6b在底面侧更靠开口部侧的一部分具有开口部缩窄的部分。在这样的情况下，通过在第2凹部6内具有将第2凹部6分成多个的加强部7，从而能够减少第2凹部6的底面因加强部7而变形的情况。因此，能够减少在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
此外，在图9的(a)以及图9的(b)所示的例子中，加强部7的与夹具等相接的部分(下端部)比与基板2相接的部分(上端部)大。由此，与加强部7的夹具等相接的面积变大，因此能够利用加强部7更稳定地加强基板2(第2凹部6的底面)。因此，能够减少第2凹部6的底面变形。因此，能够减少在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
此外，如图9的(a)以及图9的(b)所示的例子那样，由于第3凹部6a以及/或者第4凹部6b在远离第2面2b的方向上开口扩宽，因此例如在安装半导体器件11后利用密封材料等进行密封的情况下，能够减少密封材料从第3凹部6a以及/或者第4凹部6b流出。
作为制作具有图9所示的例子那样的加强部7的基板2的方法，除了例如第1实施方式的制造方法以外，还能够通过层叠在冲裁陶瓷生片的工序中使冲裁的开口面积不同的陶瓷生片来设置。
(第4实施方式)
接下来，参照图10对本发明的第4实施方式的电子元件安装用基板1进行说明。另外，图10表示省略了本实施方式中的盖体12的电子装置21的形状。
在本实施方式中的电子元件安装用基板1中，与第1实施方式的电子元件安装用基板1的不同点在于，第3凹部6a以及/或者第4凹部6在远离第2面2b的方向上一部分开口缩窄或者逐渐地开口缩窄这一点。
在图10的(a)所示的例子中，电子元件安装用基板1的第3凹部6a以及/或者第4凹部6b在远离第2面2b的方向上开口缩窄。换言之，第3凹部6a以及/或者第4凹部6b从底面侧朝向开口部侧，开口部逐渐扩宽。在这样的情况下，通过在第2凹部6内具有将第2凹部6分成多个的加强部7，从而能够减少第2凹部6的底面因加强部7而变形的情况。因此，能够减少在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
在图10的(b)所示的例子中，电子元件安装用基板1的第3凹部6a以及/或者第4凹部6b在远离第2面2b的方向上开口缩窄。换言之，仅第3凹部6a以及/或者第4凹部6b从底面侧朝向开口部侧，开口部的最下层(相当于第2面2b的部分)的开口与其他开口相比较，扩宽。在这样的情况下，在第2凹部6内具有将第2凹部6分成多个的加强部7，从而能够减少第2凹部6的底面因加强部7而变形的情况。因此，能够减少在安装电子元件或者电子部件的工序中发生安装不良、无法安装电子元件或者电子部件的情况。
此外，图10的(a)以及图10的(b)所示的例子中，第3凹部6a以及/或者第4凹部6b的开口部比底面宽。由此，例如在安装半导体器件11的工序等中，移载半导体器件11的移载机的前端等挂在第3凹部6a以及/或者第4凹部6b的侧壁上，能够减少半导体器件11的安装位置偏移、半导体器件11落下等不良情况。因此，能够提高电子装置21的成品率，减少工序负荷。
此外，如图10的(b)所示的例子那样，第3凹部6a以及/或者第4凹部6b的最下层的绝缘层的开口比其他层的开口宽。由此，例如在基板2由电绝缘性陶瓷构成的情况下，能够减少在加压而层叠的工序中因工序误差而使层叠的位置偏移而使第3凹部6a以及/或者第4凹部6b的开口的大小比设计值小的情况。因此，能够减少无法安装半导体器件11的情况，能够提高电子装置21的成品率，减少工序负荷。
作为制作具有图10所示的例子那样的加强部7的基板2的方法，除了例如第1实施方式的制造方法以外，还能够通过层叠在冲裁陶瓷生片的工序中使冲裁的开口面积不同的陶瓷生片来设置。
(第5实施方式)
接下来，参照图11，对本发明的第5实施方式的电子元件安装用基板1进行说明。另外，图11表示省略了本实施方式中的盖体12的电子装置21的形状。
在本实施方式中的电子元件安装用基板1中，与第1实施方式的电子元件安装用基板1的不同点在于，加强部7在内部具有过孔导体8这一点以及在加强部7的表面具有金属层9这一点。
在图11所示的例子中，电子元件安装用基板1的加强部7在内部具有过孔导体8。在这样的情况下，也能够通过加强部7减少第2凹部6的底面变形，能够起到本发明的效果。
此外，例如能够使过孔导体8与接地电位等电连接。因此，通过在加强部7的内部具有与接地电位电连接的过孔导体8，能够使加强部7具有屏蔽效果。因此，能够减少第3凹部6a与安装于第4凹部6b的半导体器件11间的电磁干扰。另外，此时通过使过孔导体8位于多个部位，能够进一步提高效果。
在图11所示的例子中，在电子元件安装用基板1的加强部7的表面具有金属层9。在这样的情况下，也能够减少第2凹部6的底面因加强部7而变形的情况，能够起到本发明的效果。
此外，通过在加强部7的表面具有金属层9，能够利用例如焊料、钎料、树脂材料等将金属层9与外部电路基板等接合。一般而言，若半导体器件11实现高功能化，则要求大小增大或者安装多个半导体器件11。然而，若为了满足这些要求而增大第2凹部6(第3凹部6a以及第4凹部6b)，则电子元件安装用基板1与外部电路基板的连接面积降低，连接强度有可能降低。针对于此，若在加强部7的表面具有金属层9，能够将金属层9与外部电路基板等接合，则能够提高外部电路基板与电子元件安装用基板1的接合强度。
此外，加强部7在内部具有过孔导体8时，过孔导体8与金属层9也可以电连接。过孔导体8与接地电位等电连接，在过孔导体8与金属层9电连接时，能够经由金属层9将外部电路基板的接地电位电连接。因此，成为电子元件安装用基板1的接地电位的辅助，并且能够进一步减少第3凹部6a与安装于第4凹部6b的半导体器件11间的电磁干扰。因此，能够提高电子装置21的电特性。
在此，金属层9的厚度也可以是与位于基板2的第2面2b的外部端子等相同程度的厚度。由此，金属层9也与外部端子同样地通过焊料等与外部电路基板连接时，能够使连接所使用的焊料等的厚度与外部端子所使用的焊料等的厚度相同。因此，能够削减涂敷焊料等的工序负荷。此外，金属层9的厚度也可以大于位于基板2的第2面2b的外部端子的厚度。此时，金属层9也可以是将外部端子的厚度和与外部端子连接的焊料等的厚度相加后的厚度。由此，即使在金属层9不与外部电路基板接合的情况下，也能够减少在加强部7与外部电路基板之间产生间隙、第2凹部6因来自外部的应力而挠曲的情况。
(第6实施方式)
接下来，参照图12，对本发明的第6实施方式的电子元件安装用基板1进行说明。另外，图12示出省略了本实施方式中的盖体12的电子装置21的形状。
在本实施方式中的电子元件安装用基板1中，与第1实施方式的电子元件安装用基板1的不同点在于，在加强部7的表面具有陶瓷涂层7a这一点。
在图12所示的例子中，电子元件安装用基板1由电绝缘性陶瓷材料构成，在加强部7的表面具有陶瓷涂层7a。在这样的情况下，也能够减少第2凹部6的底面因加强部7而变形，能够起到本发明的效果。
此外，通过在加强部7的表面具有陶瓷涂层7a，能够利用例如树脂材料等将陶瓷涂层7a与外部电路基板等接合。一般而言，若半导体器件11高功能化，则要求大小增大或者安装多个半导体器件11。然而，若为了满足这些要求而增大第2凹部6(第3凹部6a以及第4凹部6b)，则电子元件安装用基板1与外部电路基板的连接面积降低、连接强度有可能降低。针对于此，在加强部7的表面具有陶瓷涂层7a，能够接合陶瓷涂层7a与外部电路基板等，则能够提高外部电路基板与电子元件安装用基板1的接合强度。此外，通过使陶瓷涂层7a为多孔状，能够利用设置于陶瓷涂层7a的多孔来捕获焊料等，因此能够减少焊料等爬上加强部7a而附着于半导体器件11上而发生未预期的短路的情况。
在此，陶瓷涂层7a的厚度也可以是与位于基板2的第2面2b的外部端子相同程度的厚度。由此，在利用焊料等将陶瓷涂层7a与外部电路基板连接时，能够使连接所使用的焊料等的厚度与外部端子所使用的焊料等的厚度相同。因此，能够削减涂敷焊料等的工序负荷。此外，陶瓷涂层7a的厚度也可以大于位于基板2的第2面2b的外部端子的厚度。此外，此时，陶瓷涂层7a也可以是将外部端子的厚度和与外部端子连接的焊料等的厚度相加而得到的厚度。由此，即使在陶瓷涂层7a不与外部电路基板接合的情况下，也能够减少在加强部7与外部电路基板之间产生间隙，第2凹部6因来自外部的应力而挠曲的情况。
另外，本发明并不限定于上述的实施方式的例子，能够进行数值等各种变形。此外，例如，在各图所示的例子中，电极焊盘3的形状在俯视时为矩形状，但也可以是圆形状或其他多边形状。此外，不指定本实施方式中的电极焊盘3的配置、数量、形状以及电子元件的安装方法等。另外，本实施方式中的特征部的各种组合并不限定于上述实施方式的例子。例如，凹部可以不是四边，可以是圆角。

Claims (16)

1.一种电子元件安装用基板，其特征在于，具备：
基板，具有第1面和位于所述第1面的相反侧的第2面；
第1凹部，位于所述第1面；
第2凹部，位于所述第2面；以及
电极焊盘，位于所述第1凹部，
所述第2凹部在内侧具有位于远离所述电极焊盘的位置并且将所述第2凹部分成多个的加强部。
2.一种电子元件安装用基板，其特征在于，具备：
基板，具有第1面和位于所述第1面的相反侧的第2面；
第1凹部，位于所述第1面；
第2凹部，位于所述第2面；以及
电极焊盘，位于所述第1凹部，
所述第2凹部在内侧具有位于在俯视时与所述电极焊盘重叠的位置并且将所述第2凹部分成多个的加强部。
3.根据权利要求1或2所述的电子元件安装用基板，其特征在于，
所述第2凹部具有第3凹部、和隔着所述加强部而相邻的第4凹部。
4.根据权利要求3所述的电子元件安装用基板，其特征在于，
所述第3凹部以及所述第4凹部在俯视时为相同的大小。
5.根据权利要求3或4所述的电子元件安装用基板，其特征在于，
所述第3凹部以及所述第4凹部的至少一方在从所述第1面朝向所述第2面的方向上开口缩窄。
6.根据权利要求3或4所述的电子元件安装用基板，其特征在于，
所述第3凹部以及所述第4凹部的至少一方在从所述第1面朝向所述第2面的方向上开口扩宽。
7.根据权利要求1～6中任一项所述的电子元件安装用基板，其特征在于，
所述加强部在内部具有过孔导体。
8.根据权利要求1～7中任一项所述的电子元件安装用基板，其特征在于，
在所述加强部的表面具有金属层。
9.根据权利要求1～8中任一项所述的电子元件安装用基板，其特征在于，
在俯视时，所述第1凹部小于所述第2凹部。
10.根据权利要求1～9中任一项所述的电子元件安装用基板，其特征在于，
在所述第1面，所述第1凹部位于多个部位。
11.根据权利要求1～10中任一项所述的电子元件安装用基板，其特征在于，
所述基板包括陶瓷材料，
所述第1凹部的侧壁包括陶瓷涂层。
12.根据权利要求1～11中任一项所述的电子元件安装用基板，其特征在于，
所述第1凹部比所述第2凹部浅。
13.根据权利要求1～12中任一项所述的电子元件安装用基板，其特征在于，
所述第1凹部在剖视观察时为锥状。
14.根据权利要求1～13中任一项所述的电子元件安装用基板，其特征在于，
所述第1凹部在剖视观察时为阶梯状。
15.一种电子装置，其特征在于，具备：
权利要求1～14中任一项所述的电子元件安装用基板；以及
被安装于所述电子元件安装用基板的电子元件。
16.一种电子模块，其特征在于，具备：
权利要求15所述的电子装置；以及
位于所述电子装置上的壳体。
CN201910808298.1A 2018-08-30 2019-08-29 电子元件安装用基板、电子装置以及电子模块 Pending CN110875258A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-161274 2018-08-30
JP2018161274A JP7210191B2 (ja) 2018-08-30 2018-08-30 電子素子実装用基板、電子装置、および電子モジュール

Publications (1)

Publication Number Publication Date
CN110875258A true CN110875258A (zh) 2020-03-10

Family

ID=69640571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910808298.1A Pending CN110875258A (zh) 2018-08-30 2019-08-29 电子元件安装用基板、电子装置以及电子模块

Country Status (3)

Country Link
US (1) US10879184B2 (zh)
JP (1) JP7210191B2 (zh)
CN (1) CN110875258A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11837684B2 (en) * 2019-11-21 2023-12-05 Creeled, Inc. Submount structures for light emitting diode packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302709A (ja) * 1993-04-15 1994-10-28 Kokusai Electric Co Ltd 表面実装型混成集積回路装置
CN104412381A (zh) * 2013-01-31 2015-03-11 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块
CN105210183A (zh) * 2014-04-23 2015-12-30 京瓷株式会社 电子元件安装用基板以及电子装置
JP2016207958A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06112633A (ja) * 1992-09-28 1994-04-22 Matsushita Electric Works Ltd 回路用基板
JP3554212B2 (ja) 1998-12-21 2004-08-18 沖電気工業株式会社 半導体装置
JP2006073763A (ja) 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
TWI239670B (en) * 2004-12-29 2005-09-11 Ind Tech Res Inst Package structure of light emitting diode and its manufacture method
JP2007059863A (ja) 2005-07-26 2007-03-08 Tdk Corp 多層セラミック基板及びその製造方法
JP2008177506A (ja) 2007-01-22 2008-07-31 Fujifilm Corp 電子部品実装方法及びこれを用いた電子部品実装基板
JP2007251192A (ja) 2007-05-07 2007-09-27 Kyocera Corp 電子部品実装基板
JP2009252894A (ja) * 2008-04-03 2009-10-29 Nec Electronics Corp 半導体装置
US8519522B2 (en) * 2010-10-15 2013-08-27 SK Hynix Inc. Semiconductor package
JP6103054B2 (ja) 2013-06-18 2017-03-29 株式会社村田製作所 樹脂多層基板の製造方法
JP2015141953A (ja) 2014-01-27 2015-08-03 日本特殊陶業株式会社 部品内蔵配線基板及びその製造方法
JP5693763B2 (ja) 2014-02-20 2015-04-01 新光電気工業株式会社 半導体装置及びその製造方法
JP2015159153A (ja) 2014-02-21 2015-09-03 イビデン株式会社 電子部品内蔵多層配線板
JP6393566B2 (ja) 2014-09-17 2018-09-19 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US9496238B2 (en) * 2015-02-13 2016-11-15 Advanced Semiconductor Engineering, Inc. Sloped bonding structure for semiconductor package
JP6462480B2 (ja) 2015-04-28 2019-01-30 新光電気工業株式会社 配線基板及び配線基板の製造方法
WO2016189609A1 (ja) 2015-05-25 2016-12-01 オリンパス株式会社 立体配線板および立体配線板の製造方法
JP6704189B2 (ja) 2015-08-03 2020-06-03 パナソニックＩｐマネジメント株式会社 Ｌｅｄモジュール

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06302709A (ja) * 1993-04-15 1994-10-28 Kokusai Electric Co Ltd 表面実装型混成集積回路装置
CN104412381A (zh) * 2013-01-31 2015-03-11 京瓷株式会社 电子元件搭载用基板、电子装置以及摄像模块
CN105210183A (zh) * 2014-04-23 2015-12-30 京瓷株式会社 电子元件安装用基板以及电子装置
JP2016207958A (ja) * 2015-04-28 2016-12-08 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
US10879184B2 (en) 2020-12-29
JP7210191B2 (ja) 2023-01-23
US20200075495A1 (en) 2020-03-05
JP2020035898A (ja) 2020-03-05

Similar Documents

Publication Publication Date Title
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
CN112020771B (zh) 电子元件安装用基板、电子装置以及电子模块
WO2014115766A1 (ja) 電子素子搭載用パッケージ、電子装置および撮像モジュール
US9788424B2 (en) Wiring substrate, electronic device, and electronic module
JP6760796B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
CN108735706B (zh) 电子元件安装用基板、电子装置以及电子模块
CN110875258A (zh) 电子元件安装用基板、电子装置以及电子模块
US10681831B2 (en) Electronic component mounting board, electronic device, and electronic module
CN113169129B (zh) 电子元件安装用基板以及电子装置
JP7242870B2 (ja) 実装基板および電子装置
CN113196467B (zh) 电子元件安装用基板以及电子装置
CN113614905A (zh) 电子元件安装用基板以及电子装置
JP7307161B2 (ja) 電子素子実装用基板、電子装置、および電子モジュール
US20220270958A1 (en) Electronic element mounting substrate, electronic device, electronic module, and method for manufacturing electronic element mounting substrate
JP4733061B2 (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法
JP6943710B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
JP2015076584A (ja) 電子部品収納用パッケージ
JP2021158322A (ja) 実装基板、電子装置、および電子モジュール

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination