TWI402003B - 軟性多層基板之金屬層結構及其製造方法 - Google Patents

軟性多層基板之金屬層結構及其製造方法 Download PDF

Info

Publication number
TWI402003B
TWI402003B TW098135202A TW98135202A TWI402003B TW I402003 B TWI402003 B TW I402003B TW 098135202 A TW098135202 A TW 098135202A TW 98135202 A TW98135202 A TW 98135202A TW I402003 B TWI402003 B TW I402003B
Authority
TW
Taiwan
Prior art keywords
metal layer
layer structure
multilayer substrate
fabricating
layer
Prior art date
Application number
TW098135202A
Other languages
English (en)
Other versions
TW201116170A (en
Inventor
Chih Kuang Yang
Original Assignee
Princo Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princo Corp filed Critical Princo Corp
Priority to TW098135202A priority Critical patent/TWI402003B/zh
Priority to US12/830,321 priority patent/US8373070B2/en
Publication of TW201116170A publication Critical patent/TW201116170A/zh
Priority to US13/541,664 priority patent/US9398704B2/en
Application granted granted Critical
Publication of TWI402003B publication Critical patent/TWI402003B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/118Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/098Special shape of the cross-section of conductors, e.g. very thick plated conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099Coating over pads, e.g. solder resist partly over pads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0588Second resist used as pattern over first resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0594Insulating resist or coating with special shaped edges
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/04Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching
    • H05K3/046Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer
    • H05K3/048Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed mechanically, e.g. by punching by selective transfer or selective detachment of a conductive layer using a lift-off resist pattern or a release layer pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base

Description

軟性多層基板之金屬層結構及其製造方法
本發明關於一種多層基板之金屬層結構及其製造方法,特別是關於一種軟性多層封裝基板之金屬層結構及其製造方法。
多層基板用於製作封裝基板、印刷電路板、軟性封裝基板及軟性電路板等領域,整合成高密度系統為現今電子產品小型化必然之趨勢,特別是利用軟性多層基板,製作軟性封裝結構,則更能有效地應用於各類產品,符合微型化之需求。軟性多層基板之厚度更薄,多層基板的之繞線密度(routing density)越高,軟性多層基板之金屬層結構之尺寸要求便越精細。習知技術之軟性多層基板多僅製作二至三層,每層厚度大約50~60μm,金屬層厚度則約30μm左右。
請參考第1圖,係表示習知技術軟性多層基板之金屬層結構側邊產生氣泡時之示意圖。習知軟性多層基板具有一金屬層100、披覆於其上之介電層102。習知軟性多層基板之金屬層100多以蝕刻法或增層法形成金屬層,若金屬層100作為金屬線路或焊墊,則如圖所示其剖面形狀係為矩形或長方形。而當製作金屬層時一常見的問題即如在金屬層邊緣產生氣泡等因素,而如圖所示導致附著不良或剝離的現象。更因此可能導致軟性多層基板之製造良率下降。特別是當前述軟性多層基板之製作厚度進一步更薄,同時金屬層厚度也更薄時,前述附著不良或剝離現象的影響會愈加明顯。
請參考第2圖,係表示習知技術軟性多層基板之金屬層結構可能因外力而與封裝錫球一同自多層基板被剝離之示意圖。若金屬層100作為金屬線路或焊墊,則如圖所示其剖面形狀係為矩形或長方形。且當金屬層100如作為對IC進行封裝連結之金屬層時,會對軟性多層基板披覆於金屬層100上之介電層102進行開孔,填入金屬材料106後,與封裝錫球108接合。如前所述軟性多層基板作為軟性封裝基板及軟性電路板時,係應用於多折曲的產品,換言之,此軟性基板被折曲時,可能會發生因金屬層100與封裝錫球108間之結合力強,而如圖所示,金屬層100與封裝錫球108由於折曲外力,一同自多層基板被剝離的問題。同樣地,特別是當前述軟性多層基板之製作厚度進一步更薄,同時金屬層厚度也更薄時,前述剝離現象的影響會愈加明顯。
因此,確有發展一種軟性多層基板之金屬層結構及其製造方法,在軟性多層基板之製作厚度進一步更薄,同時金屬層厚度也更薄時,仍能有效解決前述問題,不易與所接觸之介電層發生脫層或分離,具有更高可靠度的金屬層結構之必要。
本發明之目的在於提供一種軟性多層基板之金屬層結構及其製造方法,其金屬層結構作為厚度薄的軟性多層基板之孔墊或金屬線路,不易與所接觸之介電層發生脫層或分離現象。
本發明之另一目的在於提供一種軟性多層基板之金屬層結構及其製造方法,特別針對硬IC所適用之軟性封裝技術,其金屬層結構能使厚度薄的軟性多層基板應用於經常性折曲之產品時,具有更高之可靠度。
本發明軟性多層基板之金屬層結構包括一第一金屬層以及一介電層。第一金屬層具有一本體及一嵌基,本體位於嵌基上方,且嵌基之底面積係大於本體之底面積。介電層係披覆於第一金屬層之本體及嵌基上,於第一金屬層之位置開設一導通孔,用於使第一金屬層之本體與介電層上之一第二金屬層接合。本體及嵌基可為一體成型且同時形成。或者以相同或不同之金屬材質,以不同之製程先形成嵌基後,再於嵌基上形成本體亦可。
本發明亦提出一種軟性多層基板之金屬層結構製造方法包括下述步驟:
於第一介電層上塗佈至少一光阻層;於第一金屬層之預定位置,對光阻層進行顯影;移除位於預定位置之光阻層;以及於預定位置形成第一金屬層,其中第一金屬層之底部邊緣面積係大於頂部之面積,或可抵至光阻層,以形成具有本體及嵌基之金屬層結構。
本發明更提出另一種軟性多層基板之金屬層結構製造方法包括下述步驟:
於第一介電層上塗佈第一光阻層;於第一金屬層之預定位置,對第一光阻層進行顯影;移除位於預定位置之第一光阻層;於預定位置形成第一金屬層之嵌基;移除第一光阻層後,塗佈第二光阻層;於第一金屬層之預定位置,對第二光阻層進行顯影;移除位於預定位置之第二光阻層,使第二光阻層之開口小於第一光阻層之開口;以及於預定位置形成第一金屬層之本體,形成嵌基位於本體下方,且嵌基之底面積係大於本體之底面積的金屬層結構。
值得一提的是,本發明軟性多層基板之金屬層結構不僅能用於封裝基板,更可應用於製作軟性印刷電路板或軟性封裝基板之技術領域。而本發明金屬層結構製造方法之精神在於製作出具有本體及嵌基之金屬層結構,當上方披覆第二介電層後,能使厚度薄的軟性多層基板之金屬層結構不易與其相鄰接觸之介電層發生脫層或分離現象,作為軟性多層基板之孔墊或金屬線路,能具有更高之可靠度。
請參考第3圖,係表示本發明軟性多層基板之金屬層結構第一實施例之剖面示意圖。於此實施例中,軟性多層基板之金屬層結構係用以作為孔墊,軟性多層基板係用以對一IC(未顯示)進行封裝連結。軟性多層基板之金屬層結構包括第一金屬層300,其具有本體302與嵌基304以及第二介電層308。軟性多層基板尚具有第一介電層200於其下方,如圖所示,本體302係位於嵌基304上方,且嵌基304之底面積係大於本體302之底面積。第二介電層308則披覆於第一金屬層300之本體302及嵌基304上。當披覆第二介電層308後,如圖所示嵌基304即為第一介電層200及第二介電層308所包夾。
於本體302之上方第二介電層308設置一導通孔,使本體302與封裝錫球310接合,對IC(未顯示)進行封裝連結。若第一金屬層300側邊產生氣泡,嵌基304能減少氣泡導致剝離、脫層產生之影響。再者,第一金屬層300與第一介電層200間之結合雖具有一定之強度,本發明則利用嵌基304為第一介電層200、第二介電層308所包夾之力量可有效防止當軟性多層基板被折曲時,發生第一金屬層300與封裝錫球310一同自多層基板被剝離的問題。特別是當本發明軟性多層基板會製作層數達6、7層,甚至10層,且其實作厚度已薄至每層約10μm,第一金屬層300厚度更僅有5μm左右,遠較習知技術之厚度 薄許多,更需要避免金屬層結構側邊產生氣泡、金屬層與相鄰接觸介電層附著不良或剝離之現象。於此實施例中,雖以軟性多層基板之金屬層結構用作為孔墊為例,同樣地若軟性多層基板之金屬層結構用作為金屬線路,則上方與其接合的則為另一層之金屬線路。同樣地,能避免金屬層結構與鄰近接觸之介電層間發生附著不良或剝離之現象。是以,本發明軟性多層基板之金屬層結構能解決習知技術所屬之缺點,而更有效提高軟性多層基板之可靠度。
請參考第4圖,係表示本發明軟性多層基板之金屬層結構第二實施例之剖面示意圖。於此實施例中,軟性多層基板之金屬層結構係用以作為孔墊,軟性多層基板係用以對一IC(未顯示)進行封裝連結。軟性多層基板之金屬層結構包括第一金屬層400,其具有本體402與嵌基404以及第二介電層308。軟性多層基板尚具有第一介電層200於其下方,如圖所示,本體402係位於嵌基404上方,且嵌基404之底面積係大於本體402之底面積。第二介電層308則披覆於第一金屬層300之本體302及嵌基304上。當披覆第二介電層308後,如圖所示嵌基404即為第一介電層200及第二介電層308所包夾。於本體402之上方第二介電層308設置一導通孔,使本體402與封裝錫球310接合,對IC(未顯示)進行封裝連結。
如圖中所示,與本發明之第一實施例不同的是,第二實施例中,本體402與嵌基404可以相同或不同之金屬材料形成。並且,本體402與嵌基404可以單一製程一體成形,同時形成。再者,亦可以兩道製程,先形成嵌基404後,再於嵌基404上形成本體402。同樣地若軟性多層基板之金屬層結構用作為金屬線路,則上方與其接合的則為另一層之金屬線路。
本實施例亦能避免第一金屬層400側邊產生氣泡導致剝離、脫層產生之影響,或金屬層結構與鄰近接觸之介電層間發生附著不良或剝離之現象。是以,本發明軟性多層基板之金屬層結構能解決習知技術所屬之缺點,而更有效提高軟性多層基板之可靠度。再者,本發明之第一實施例、第二實施例中,金屬層之材質可為銅,介電層之材質則可為聚醯亞胺。
請參考第5圖,係表示本發明軟性多層基板之金屬層結構第一實施例之製作方法說明圖。請一併參照第3圖,本發明軟性多層基板之金屬層結構製造方法包括下列步驟:
於第一介電層200上塗佈負光阻層306。於第一金屬層300之預定位置,對負光阻層306進行曝光與顯影。移除位於預定位置之負光阻層306。而由於負光阻層306上方之光阻層受光程度較下方之負光阻層306為多,因此鄰接預定位置之負光阻層306邊緣會形成如圖中所示上側較下側突出之結構。接著,如圖所示於預定位置形成第一金屬層300,具有本體302及嵌基304之金屬層結構。並且形成第一金屬層300時,由於負光阻層306邊緣上側較下側突出,因此嵌基304會向本體302外延伸,或可抵至負光阻層306。如圖所示第一金屬層之底部邊緣面積係大於頂部之面積,即嵌基304之面積大於本體302之面積。
如第3圖中所示,去除負光阻層306後,披覆第二介電層308於第一金屬層300之本體302及嵌基304上。嵌基304即為第一介電層200及第二介電層308所包夾。接著,於第一金屬層300之位置開設導通孔後即可與上方之第二金屬層(封裝錫球310或另一金屬線路)接合,若第一金屬層300作為孔墊,則係與封裝錫球310接合,進行封裝;若第一金屬層300作為金屬線路,則係與另一金屬線路接合,實現軟性多層基板之內連線。
請參考第6圖,係表示本發明軟性多層基板之金屬層結構第二實施例之製作方法說明圖。本發明第二實施例之製作方法可以有兩種方式。第一種方式係直接形成至少兩層不同顯影速率之上下側第一光阻層406、第二光阻層408。第一光阻層406與第二光阻層408可為正光阻層或負光阻層,雖同時對第一光阻層406、第二光阻層408進行顯影。但由於第一光阻層406、第二光阻層408顯影速率不同,因此形成如圖所示大小不同之開口。第一光阻層406之開口大於第二光阻層408之開口。當於預定位置形成第一金屬層400時,即會形成具有本體402及嵌基404之金屬層結構。本發明之此製造方法係能以相同之金屬材質,同時形成本體402及嵌基404。
請一併參照第4圖,本發明第二實施例若以第二種方式製作,則本發明軟性多層基板之金屬層結構製造方法係包括下列步驟:
於第一介電層200上塗佈第一光阻層406。於第一金屬層400之預定位置,對第一光阻層406進行顯影。移除位於預定位置之第一光阻層406。於預定位置形成第一金屬層402之嵌基404。移除第一光阻層406後,塗佈第二光阻層408。於第一金屬層400之預定位置,對第二光阻層408進行顯影。移除位於預定位置之第二光阻層408,使第二光阻層408之開口小於第一光阻層406之開口。於預定位置形成第一金屬層400之本體402,形成之本體402位於嵌基404上方,即完成嵌基404底面積係大於本體402底面積之金屬層結構。
接著,如第4圖所示,披覆一第二介電層308於第一金屬層400之本體402及嵌基404上。嵌基404即為第一介電層200及第二介電層308所包夾。接著,於第一金屬層400之位置開設導通孔後即可與上方之第二金屬層(封裝錫球310或另一金屬線路)接合,若第一金屬層400作為孔墊,則係與封裝錫球310接合,進行封裝;若第一金屬層400作為金屬線路,則係與另一金屬線路接合,實現軟性多層基板之內連線。本發明之此製造方法係能以相同或不同之金屬材質,以兩道製程先形成嵌基404後,再於嵌基404上形成本體402。
雖然本發明已就較佳實施例揭露如上,然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作各種之變更和潤飾。因此,本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧金屬層
102‧‧‧介電層
104‧‧‧氣泡
106‧‧‧孔墊
108‧‧‧錫球
110‧‧‧剝離現象
200‧‧‧第一介電層
300、400‧‧‧金屬層結構
302、402‧‧‧本體
304、404‧‧‧嵌基
306‧‧‧光阻層
308‧‧‧第二介電層
310‧‧‧封裝錫球
406‧‧‧第一光阻層
408‧‧‧第二光阻層
第1圖係表示習知技術軟性多層基板之金屬層結構側邊產生氣泡時之示意圖。
第2圖係表示習知技術軟性多層基板之金屬層結構可能因外力而與封裝錫球一同自多層基板被剝離之示意圖。
第3圖係表示本發明軟性多層基板之金屬層結構第一實施例之剖面示意圖。
第4圖係表示本發明軟性多層基板之金屬層結構第二實施例之剖面示意圖。
第5圖係表示本發明軟性多層基板之金屬層結構第一實施例之製作方法說明圖。
第6圖係表示本發明軟性多層基板之金屬層結構第二實施例之製作方法說明圖。
200‧‧‧第一介電層
300‧‧‧金屬層結構
302‧‧‧本體
304‧‧‧嵌基
308‧‧‧介電層
310‧‧‧封裝錫球

Claims (33)

  1. 一種軟性多層基板之金屬層結構,包括:一第一金屬層,具有一本體及一嵌基,該本體位於該嵌基上方,且該嵌基之底面積係大於該本體之底面積;以及一介電層,披覆於該第一金屬層之該本體及該嵌基上,於該第一金屬層之位置開設一導通孔,用於使該第一金屬層之該本體與該介電層上方之一第二金屬層接合,其中該本體及該嵌基係為一體成型。
  2. 如申請專利範圍第1項所述軟性多層基板之金屬層結構,其中該第一金屬層之該本體及該嵌基係同時形成。
  3. 如申請專利範圍第1項所述軟性多層基板之金屬層結構,其中該本體及該嵌基係以相同之金屬材料形成。
  4. 如申請專利範圍第1項所述軟性多層基板之金屬層結構,其中該第一金屬層之材質係為銅。
  5. 如申請專利範圍第1項所述軟性多層基板之金屬層結構,其中該第二金屬層之材質係為銅。
  6. 如申請專利範圍第1項所述軟性多層基板之金屬層結構,其中該第二金屬層之材質係為錫。
  7. 如申請專利範圍第1項所述軟性多層基板之金屬層結構,其中該介電層之材質係為聚醯亞胺。
  8. 如申請專利範圍第1項所述軟性多層基板之金屬層結構,其中該第一金屬層係為該軟性多層基板之孔墊。
  9. 如申請專利範圍第8項所述軟性多層基板之金屬層結構,其中該第二金屬層係為封裝用之錫球。
  10. 如申請專利範圍第1項所述軟性多層基板之金屬層結構,其中該第一金屬層係為該軟性多層基板中之金屬線路。
  11. 如申請專利範圍第10項所述軟性多層基板之金屬層結構,其中該第二金屬層係為該軟性多層基板中之金屬線路。
  12. 一種軟性多層基板之金屬層結構製造方法,包括:於一第一介電層上塗佈至少一光阻層;於一第一金屬層之預定位置,對該光阻層進行顯影;移除位於該預定位置之該光阻層;以及於該預定位置形成該第一金屬層,其中該第一金屬層之底部邊緣面積係大於頂部之面積,以形成具有一本體及一嵌基之該金屬層結構。
  13. 如申請專利範圍第12項所述之金屬層結構製造方法,於形成該第一金屬層之步驟後,更包括一披覆一第二介電層於該第一金屬層之該本體及該嵌基上之步驟。
  14. 如申請專利範圍第13項所述之金屬層結構製造方法,其中該嵌基係為該第一介電層及該第二介電層所包夾。
  15. 如申請專利範圍第13項所述之金屬層結構製造方法,於披覆該第二介電層之步驟後,更包括一於該第一金屬層之位置開設一導通孔之步驟,用於使該本體與該第二介電層上之一第二金屬層接合。
  16. 如申請專利範圍第15項所述之金屬層結構製造方法,其中該第二金屬層之材質係為銅。
  17. 如申請專利範圍第15項所述之金屬層結構製造方法,其中該第二金屬層之材質係為錫。
  18. 如申請專利範圍第17項所述之金屬層結構製造方法,其中該第二金屬層係為封裝用之錫球。
  19. 如申請專利範圍第13項所述之金屬層結構製造方法,其中該第一介電層與該第二介電層之材質係為聚醯亞胺。
  20. 如申請專利範圍第12項所述之金屬層結構製造方法,其中該第一金屬層之材質係為銅。
  21. 如申請專利範圍第12項所述之金屬層結構製造方法,於塗佈至少一光阻層之步驟中係塗佈一負光阻層。
  22. 如申請專利範圍第21項所述之金屬層結構製造方法,其中該第一金屬層之該本體及該嵌基係同時形成。
  23. 如申請專利範圍第12項所述之金屬層結構製造方法,於塗佈至少一光阻層之步驟中係塗佈至少兩層不同顯影速率之上下側光阻層,且該上側光阻層之顯影速度係小於該下側光阻層之顯影速度。
  24. 如申請專利範圍第23項所述之金屬層結構製造方法,其中該第一金屬層之該本體及該嵌基係同時形成。
  25. 一種軟性多層基板之金屬層結構製造方法,包括:於一第一介電層上塗佈一第一光阻層;於一第一金屬層之預定位置,對該第一光阻層進行顯影;移除位於該預定位置之該第一光阻層;於該預定位置形成該第一金屬層之一嵌基;移除該第一光阻層後,塗佈一第二光阻層;於該第一金屬層之該預定位置,對該第二光阻層進行顯影;移除位於該預定位置之該第二光阻層,使該第二光阻層之開口小於該第一光阻層之開口;以及於該預定位置形成該第一金屬層之一本體,形成之該本體位於該嵌基上方,且該嵌基之底面積係大於該本體之底面積之金屬層結構。
  26. 如申請專利範圍第25項所述之金屬層結構製造方 法,於形成該第一金屬層之步驟後,更包括一披覆一第二介電層於該第一金屬層之該本體及該嵌基上之步驟。
  27. 如申請專利範圍第26項所述之金屬層結構製造方法,其中該嵌基係為該第一介電層及該第二介電層所包夾。
  28. 如申請專利範圍第26項所述之金屬層結構製造方法,於披覆該第二介電層之步驟後,更包括一於該第一金屬層之位置開設一導通孔之步驟,用於使該本體與該第二介電層上之一第二金屬層接合。
  29. 如申請專利範圍第28項所述之金屬層結構製造方法,其中該第二金屬層之材質係為銅。
  30. 如申請專利範圍第28項所述之金屬層結構製造方法,其中該第二金屬層之材質係為錫。
  31. 如申請專利範圍第30項所述之金屬層結構製造方法,其中該第二金屬層係為封裝用之錫球。
  32. 如申請專利範圍第26項所述之金屬層結構製造方法,其中該第一介電層與該第二介電層之材質係為聚醯亞胺。
  33. 如申請專利範圍第24項所述之金屬層結構製造方法,其中該第一金屬層之材質係為銅。
TW098135202A 2009-10-16 2009-10-16 軟性多層基板之金屬層結構及其製造方法 TWI402003B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW098135202A TWI402003B (zh) 2009-10-16 2009-10-16 軟性多層基板之金屬層結構及其製造方法
US12/830,321 US8373070B2 (en) 2009-10-16 2010-07-04 Metal structure of flexible multi-layer substrate and manufacturing method thereof
US13/541,664 US9398704B2 (en) 2009-10-16 2012-07-04 Manufacturing method of metal structure of flexible multi-layer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098135202A TWI402003B (zh) 2009-10-16 2009-10-16 軟性多層基板之金屬層結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201116170A TW201116170A (en) 2011-05-01
TWI402003B true TWI402003B (zh) 2013-07-11

Family

ID=43878423

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098135202A TWI402003B (zh) 2009-10-16 2009-10-16 軟性多層基板之金屬層結構及其製造方法

Country Status (2)

Country Link
US (2) US8373070B2 (zh)
TW (1) TWI402003B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI402003B (zh) * 2009-10-16 2013-07-11 Princo Corp 軟性多層基板之金屬層結構及其製造方法
TWI440412B (zh) * 2011-12-28 2014-06-01 Princo Corp 超薄多層基板之封裝方法
JP2019021752A (ja) * 2017-07-14 2019-02-07 富士通株式会社 配線基板、電子機器、配線基板の製造方法及び電子機器の製造方法
CN109548320B (zh) * 2018-12-29 2020-05-12 广州兴森快捷电路科技有限公司 具有阶梯式焊盘的线路板及其成型方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
TWI301741B (en) * 2004-09-01 2008-10-01 Denso Corp Multi-layer board manufacturing method
TWI308855B (en) * 2005-06-17 2009-04-11 Ind Tech Res Inst Substrate with composite dielectric distribution and multi-layer substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4125441A (en) * 1978-01-30 1978-11-14 General Dynamics Corporation Isolated bump circuitry on tape utilizing electroforming
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6515233B1 (en) * 2000-06-30 2003-02-04 Daniel P. Labzentis Method of producing flex circuit with selectively plated gold
US6623844B2 (en) * 2001-02-26 2003-09-23 Kyocera Corporation Multi-layer wiring board and method of producing the same
JP3998984B2 (ja) * 2002-01-18 2007-10-31 富士通株式会社 回路基板及びその製造方法
JP3819806B2 (ja) * 2002-05-17 2006-09-13 富士通株式会社 バンプ電極付き電子部品およびその製造方法
JP4436646B2 (ja) 2003-09-25 2010-03-24 京セラ株式会社 マイクロ空間配線基板及びその製造方法
US7294929B2 (en) * 2003-12-30 2007-11-13 Texas Instruments Incorporated Solder ball pad structure
US7321496B2 (en) 2004-03-19 2008-01-22 Matsushita Electric Industrial Co., Ltd. Flexible substrate, multilayer flexible substrate and process for producing the same
US7446399B1 (en) * 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
SG139594A1 (en) * 2006-08-04 2008-02-29 Micron Technology Inc Microelectronic devices and methods for manufacturing microelectronic devices
TWI331797B (en) * 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
CN101312620B (zh) 2007-05-24 2011-06-22 巨擘科技股份有限公司 多层基板金属线路制造方法及其结构
KR20090081472A (ko) * 2008-01-24 2009-07-29 삼성전자주식회사 실장 기판 및 이를 이용한 반도체 패키지의 제조 방법
TWI384532B (zh) * 2008-11-24 2013-02-01 Ind Tech Res Inst 具導通孔的電子元件及薄膜電晶體元件的製造方法
JP2010267652A (ja) * 2009-05-12 2010-11-25 Hitachi Cable Ltd プリント配線板およびその製造方法
TWI402003B (zh) * 2009-10-16 2013-07-11 Princo Corp 軟性多層基板之金屬層結構及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261941B1 (en) * 1998-02-12 2001-07-17 Georgia Tech Research Corp. Method for manufacturing a multilayer wiring substrate
TWI301741B (en) * 2004-09-01 2008-10-01 Denso Corp Multi-layer board manufacturing method
TWI308855B (en) * 2005-06-17 2009-04-11 Ind Tech Res Inst Substrate with composite dielectric distribution and multi-layer substrate

Also Published As

Publication number Publication date
US9398704B2 (en) 2016-07-19
US20110088929A1 (en) 2011-04-21
US8373070B2 (en) 2013-02-12
US20120270158A1 (en) 2012-10-25
TW201116170A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
JP5000809B2 (ja) 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したbga半導体パッケージ
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP2012191204A (ja) プリント配線板の製造方法
JP2006049819A (ja) 半導体搭載用配線基板、その製造方法、及び半導体パッケージ
JP2006222164A (ja) 半導体装置及びその製造方法
JP2012169591A (ja) 多層配線基板
JP5507697B2 (ja) フレキシブル多層基板の金属層構造及びその製造方法
TWI402003B (zh) 軟性多層基板之金屬層結構及其製造方法
JP4445777B2 (ja) 配線基板、及び配線基板の製造方法
KR101150036B1 (ko) 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법
JP4203538B2 (ja) 配線基板の製造方法、及び配線基板
JP4759041B2 (ja) 電子部品内蔵型多層基板
KR20090041756A (ko) 접착층을 갖는 프린트 배선 기판 및 이를 이용한 반도체패키지
JP4549695B2 (ja) 配線基板の製造方法
JP5530955B2 (ja) 多層配線基板
JP2009004813A (ja) 半導体搭載用配線基板
JP2004288711A (ja) 電子部品内蔵型多層基板
JP4429280B2 (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法
US20210136929A1 (en) Wiring board and method for manufacturing the same
JP4429281B2 (ja) 半導体搭載用配線基板の製造方法
WO2011061969A1 (ja) 部分多層配線基板及びその製造方法
JP2005079107A (ja) 配線基板の製造方法、及び配線基板