WO2011061969A1 - 部分多層配線基板及びその製造方法 - Google Patents

部分多層配線基板及びその製造方法 Download PDF

Info

Publication number
WO2011061969A1
WO2011061969A1 PCT/JP2010/062612 JP2010062612W WO2011061969A1 WO 2011061969 A1 WO2011061969 A1 WO 2011061969A1 JP 2010062612 W JP2010062612 W JP 2010062612W WO 2011061969 A1 WO2011061969 A1 WO 2011061969A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
circuit pattern
conductive circuit
insulating substrate
sheet
Prior art date
Application number
PCT/JP2010/062612
Other languages
English (en)
French (fr)
Inventor
伸一 二階堂
敏行 速水
Original Assignee
株式会社フジクラ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社フジクラ filed Critical 株式会社フジクラ
Priority to CN2010800394234A priority Critical patent/CN102484952A/zh
Priority to JP2011541833A priority patent/JPWO2011061969A1/ja
Publication of WO2011061969A1 publication Critical patent/WO2011061969A1/ja
Priority to US13/474,423 priority patent/US20120222887A1/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/281Applying non-metallic protective coatings by means of a preformed insulating foil
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive

Definitions

  • the present invention relates to a partial multilayer wiring board that is used for a mobile phone or the like and has a partially different number of stacked layers, and a manufacturing method thereof.
  • Partial multilayer wiring boards with different number of layers especially rigid flex printed wiring boards that include rigid and flex parts.
  • a method for manufacturing a multilayer wiring board is known in which a cover layer is formed by opening a bonding portion of a substrate with a wiring circuit before and after the bonding step (Patent Document 1).
  • the problem to be solved by the present invention is to provide a partial multilayer wiring board in which a circuit board with a wiring circuit is partially laminated while keeping the circuit of the wiring board in a state that can be protected without performing a protective treatment such as gold plating. Is to provide.
  • the present invention includes a first insulating base material having a first conductive circuit pattern formed on one main surface, and a first conductive material layer laminated on one main surface side of the first insulating base material, and the first conductive material.
  • a partial multilayer wiring board having a second insulating substrate having a second conductive circuit pattern formed on one main surface smaller than a region where the conductive circuit pattern is formed, the first conductive circuit pattern is The said subject is solved by making it cover with the other main surface of a said 2nd insulating base material.
  • the second insulating substrate further includes a third insulating substrate laminated on one main surface side and having a third conductive circuit pattern formed on one main surface, and the second insulating substrate.
  • the third insulating substrate can be laminated on the second insulating substrate so that the other main surface of the third insulating substrate is in contact with one main surface of the insulating substrate. .
  • the fourth conductive circuit pattern formed on the other main surface of the first insulating base material and the other main surface side of the first insulating base material are laminated, and the fourth conductive property is laminated.
  • a sixth insulating substrate having a sixth conductive circuit pattern formed on the other main surface, and the fourth conductive circuit pattern is covered by one main surface of the fifth insulating substrate.
  • the fifth conductive circuit pattern can be configured to be covered with one main surface of the sixth insulating substrate.
  • the first sheet in which the first conductive layer is laminated on one main surface of the first insulating substrate, and the second conductive layer on one main surface of the second insulating substrate. Is prepared, and a predetermined portion of the first conductive layer of the first sheet is removed to form a first conductive circuit pattern on one main surface of the first insulating substrate.
  • the second sheet is attached so as to cover the first conductive circuit pattern with the other main surface of the second insulating substrate, and a predetermined portion of the second conductive layer of the attached second sheet is formed.
  • the method further includes a step of preparing a third sheet in which a third conductive layer is laminated on one main surface of the third insulating substrate, and after the second conductive circuit pattern is formed, The third sheet is pasted so that the other main surface of the third insulating substrate is in contact with the second conductive circuit pattern, and a predetermined portion of the third conductive layer of the pasted third sheet is removed.
  • a third conductive circuit pattern can be formed on one main surface of the third insulating substrate.
  • a protective layer covering the conductive circuit pattern of the insulating base material can be formed on the uppermost layer.
  • the second conductive circuit pattern is formed on the entire first conductive circuit pattern. It can be protected by an insulating substrate. As a result, a separate protection process such as gold plating becomes unnecessary, and the process can be simplified.
  • the partial multilayer wiring board according to the present invention does not require a separate cover layer for covering the conductive circuit pattern other than the part where the multilayer part is provided, the thickness of the partial multilayer wiring board can be reduced. it can. For this reason, according to the manufacturing method of the partial multilayer wiring board of this invention, material cost can be reduced compared with the conventional method, and a more flexible partial multilayer wiring board can be provided.
  • FIG. 4 is a first process diagram for explaining a method of manufacturing the partial multilayer wiring board shown in FIGS. 1A and 1B.
  • FIG. 6 is a second process diagram for explaining the method of manufacturing the partial multilayer wiring board shown in FIGS. 1A and 1B. It is the 1st process figure for explaining the manufacturing method of the partial multilayer wiring board concerning other embodiments of the present invention. It is a 2nd process figure for demonstrating the manufacturing method of the partial multilayer wiring board which concerns on other embodiment of this invention.
  • FIG. 1A is a plan view of a partial multilayer wiring board according to the present embodiment
  • FIG. 1B is a cross-sectional view taken along the line IB-IB shown in FIG. 1A.
  • the partial multilayer wiring board 1 of this embodiment has a multilayer portion 2 having a different number of layers from other portions.
  • a first conductive circuit pattern 21 is formed on one main surface 11A of the first insulating substrate 11.
  • a second conductive circuit pattern 22 is formed on the main surface 12A of the second insulating base material 12 stacked on one main surface side of the first insulating base material 11.
  • a third conductive circuit pattern 23 is formed on the third insulating substrate 13 laminated on the one main surface 12A side of the second insulating substrate 12.
  • the area of the region where the second conductive circuit pattern 22 and the third conductive circuit pattern 23 are formed is such that the first conductive circuit pattern 21 is formed.
  • a partial multilayer structure smaller than the area of the region.
  • the partial multilayer wiring board 1 of the present embodiment includes the first insulating substrate 11, the first conductive circuit pattern 21, the second insulating substrate 12, the second conductive circuit pattern 22, The third insulating substrate 13, the third conductive circuit pattern 23, and the protective layer 40 are laminated in order or indirectly via the adhesive 30.
  • the opening K through which the third conductive circuit pattern 23 is exposed serves as a mounting part for an electronic component.
  • the multilayer part 2 can also be formed on the other main surface 11B side of the first insulating substrate 11.
  • the first conductive circuit pattern 21 formed on one main surface 11A of the first insulating substrate 11 is covered with the other main surface 12B of the second insulating substrate 12. It has been broken. That is, the other main surface 12B of the second insulating substrate 12 is in contact with one main surface 11A of the first insulating substrate 11 with the first conductive circuit pattern 21 interposed therebetween. Incidentally, the other main surface 12B of the second insulating substrate 12 and the one main surface 11A of the first insulating substrate 11 are bonded by an adhesive.
  • the third insulating base material 13 is such that the other main surface 13B of the third insulating base material 13 is in contact with one main surface 12A of the second insulating base material 12. 12 are laminated.
  • the partial multilayer wiring board 1 of the present embodiment has a conductive circuit pattern 20 in the lower layer by the other main surface (back surface) of the insulating base material 10 of the wiring board laminated on the upper layer side. Therefore, it is not necessary to provide a cover layer on the conductive circuit pattern 20 other than the portion where the multilayer portion 2 is provided.
  • the opening of the protective layer in the multilayer part needs to be provided with a sufficient clearance so that the multilayer part can be laminated, but if this is done, there will be a gap between the multilayer part and the cover layer. Therefore, it is necessary to separately perform a protective treatment such as gold plating.
  • a protective treatment such as gold plating.
  • the manufacturing process can be simplified as will be described later.
  • the partial multilayer wiring board 1 of the present embodiment does not require a separate cover layer for covering the conductive circuit pattern 20 other than the part where the multilayer part 2 is provided. Can be made thinner.
  • the material cost can be reduced as compared with the conventional method, and a more flexible partial multilayer wiring board can be provided. .
  • FIG. 2A shows a step of forming the second conductive circuit pattern 22
  • FIG. 2B shows a step of forming the third conductive circuit pattern 23 and the protective layer 40 covering the third conductive circuit pattern 23.
  • seat 51 by which the 1st conductive layer 21P was affixed on one main surface 11A of the 1st insulating base material 11 as shown to FIG. 2A (a) is prepared.
  • the first sheet 51 has flexibility such as polyimide (PI) and has a metal sheet such as copper on one main surface of a resin sheet (first insulating substrate 11) having a thickness of 10 ⁇ m to 75 ⁇ m. Is a sheet formed.
  • PI polyimide
  • first insulating substrate 11 As the first insulating substrate 11, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), or the like can be used.
  • an etching process is performed using cupric chloride or an alkaline etchant to remove a predetermined portion of the first conductive layer 21P, and as shown in FIG.
  • a first conductive circuit pattern 21 is formed on the main surface 11A.
  • the first insulating circuit 11 has a first insulating surface in a region where the first conductive circuit pattern 21 is not formed on one main surface 11A.
  • the roughened surface of the conductive substrate 11 appears.
  • at least the surface roughness of the region where the first conductive circuit pattern 21 is not formed on one main surface 11A of the first insulating substrate 11 is the other surface of the first insulating substrate 11. It is larger than the surface roughness of the main surface 11B.
  • the first sheet 51 of the present embodiment is configured by bonding the first insulating substrate 11 and the first conductive layer 21 ⁇ / b> P.
  • the adhesive surface of the first conductive layer 21P is roughened.
  • the first conductive layer 21P is bonded to the one main surface 11A of the first insulating substrate 11.
  • the uneven shape formed on the surface is transferred, and unevenness is formed on one main surface 11A of the first insulating substrate 11.
  • the surface of the roughened region has irregularities, and the surface roughness such as the centerline average roughness (Ra), the maximum height (Rmax), and the ten-point average height (Rz) is in a predetermined value range. It is in a state belonging to.
  • a second sheet 52 in which the second conductive layer 22P is laminated on one main surface 12A of the second insulating substrate 12 is prepared.
  • a sheet having the same quality as the first sheet 51 is used as the second sheet 52 in order to suppress the influence of shrinkage due to heat.
  • the prepared first sheet 52 on which the first conductive circuit pattern 21 produced in the step (b) of the second sheet 52 is formed through the epoxy adhesive 30 is formed. Is attached to one main surface 11A side. The gaps between the concave and convex portions of the circuit of the first conductive circuit pattern 21 are filled with the adhesive 30.
  • the second sheet 52 is pressed from both main surfaces with a pressing die, and one main surface 11A of the first insulating substrate 11 is pressed. Paste to the side.
  • (E) of the figure shows the second sheet 52 and the first insulating substrate 11 which are released from the pressing die and integrated.
  • an etching process is performed using cupric chloride or an alkaline etchant solution, and a predetermined portion of the second conductive layer 22P is removed. As shown in FIG. A second conductive circuit pattern 22 is formed on the main surface 12A. As described above, since a predetermined portion of the second conductive layer 22P is removed by the etching process, one main surface 12A of the second insulating substrate 12 on which the second conductive circuit pattern 22 is not formed is a rough surface. It has become. For this reason, the adhesiveness of one main surface 12A of the 2nd insulating base material 12 and the other main surface 13B of the 3rd insulating base material 13 mentioned later can be improved.
  • a third sheet 53 in which a third conductive layer 23P is laminated on one main surface 13A of the third insulating base 13 is prepared.
  • the third sheet 53 is formed smaller than the first sheet 51.
  • a sheet having the same quality as the first sheet 51 is used as the third sheet 53 in order to suppress the influence of shrinkage due to heat.
  • the prepared third sheet 53 is attached to the one main surface 12A side of the second insulating substrate 12 on which the already produced second conductive circuit pattern 22 is formed via the adhesive 30.
  • FIG. 4B shows the third sheet 53, the second insulating base material 12, and the first insulating base material 11 which are released from a pressing die (not shown) and integrated.
  • an etching process is performed using cupric chloride or an alkaline etchant to remove a predetermined portion of the third conductive layer 23P.
  • a third conductive circuit pattern 23 is formed on the main surface 13 ⁇ / b> A of 13.
  • a predetermined portion of the third conductive layer 23P is removed by the etching process, and one main surface 13A of the third insulating substrate 13 on which the third conductive circuit pattern 23 is not formed is roughened. ing.
  • region in which the 3rd conductive circuit pattern 23 is not formed, and the protective layer 40 mentioned later can be improved.
  • the adhesiveness of 3rd insulating base materials 13 can also be improved.
  • the insulating substrate located in the uppermost layer in this example, the third insulating substrate 13
  • a protective layer 40 is laminated thereon, and the third conductive circuit pattern 23 is covered with the protective layer 40.
  • the aspect of the protective layer 40 is not particularly limited. You may form by apply
  • the second conductive circuit pattern 22 is formed after the second sheet 52 is laminated on the first conductive circuit pattern 21, the first insulation is performed.
  • the first conductive circuit pattern 21 can be covered with the other main surface 12B of the second insulating substrate 12 by the conductive circuit pattern 20 on the conductive substrate 11 side (lower layer side). For this reason, it is not necessary to provide a separate cover layer on the conductive circuit pattern 20 other than the portion where the multilayer portion 2 is provided, and the manufacturing process can be simplified.
  • the conductive circuit in the region other than the multilayer portion is exposed, so that the region other than the multilayer portion is covered. It is necessary to form a layer.
  • the other main surface of the second insulating substrate 12 on which the second conductive circuit pattern 22 to be the multilayer portion 2 is formed is the first conductive circuit pattern. 21 is covered, it is not necessary to form a separate cover layer. As a result, the manufacturing process can be simplified.
  • the manufacturing method of the present embodiment since it is not necessary to provide a separate cover layer in the manufacturing method of the present embodiment, there is no gap between the multilayer portion 2 and the cover layer, so there is no need to perform gold plating or the like to fill the gap. . In this respect as well, the manufacturing process can be simplified. For this reason, according to the manufacturing method of the partial multilayer wiring board of this embodiment, material cost can be reduced compared with the conventional method, and a more flexible partial multilayer wiring board can be provided.
  • the partial multilayer wiring board 1 of the present embodiment has a multilayer portion 2 formed on both main surfaces of the first insulating base material 11.
  • 3A shows a process of forming the second conductive circuit pattern 22 and the fifth conductive circuit pattern 25
  • FIG. 3B shows a process of forming the sixth conductive circuit pattern 23 and the protective layer 40 covering the sixth conductive circuit pattern 23. .
  • the first sheet 51 ′ is prepared. As shown in FIG. 3A (a), the first sheet 51 ′ is made of a resinous sheet (first insulating base material 11) having a thickness of 10 ⁇ m to 75 ⁇ m and having flexibility such as polyimide (PI). It is a sheet in which a metal foil such as copper is formed on both main surfaces. Specifically, the first conductive layer 21P is attached to one main surface 11A of the first insulating substrate 11, and the fourth conductive layer 24P is attached to the other main surface 11B.
  • first conductive layer 21P is attached to one main surface 11A of the first insulating substrate 11, and the fourth conductive layer 24P is attached to the other main surface 11B.
  • an etching process is performed using cupric chloride or an alkaline etchant to remove a predetermined portion of the first conductive layer 21P and a predetermined portion of the fourth conductive layer 24P.
  • the first conductive circuit pattern 21 is formed on one main surface 11A of the first insulating base material 11, and the other main surface 11B of the first insulating base material 11 is formed.
  • a fourth conductive circuit pattern 24 is formed. The surface of the area
  • a fifth sheet 55 having a second conductive layer 25P formed on the other main surface 15B of the base material 15 is prepared. In the present embodiment, it is desirable that the second sheet 52 and the fifth sheet 55 are the same quality as the first sheet 51.
  • seat 55 is made into the 1st electroconductive circuit pattern 21 and the 4th electroconductivity produced by the process of the figure (b) through the adhesive agent 30.
  • the first insulating base material 11 on which the circuit pattern 24 is formed is laminated on both main surfaces 11A and 11B.
  • both main surfaces 11A of the first insulating substrate 11 are pressed by pressing the second sheet 52 and the fifth sheet 55 from both main surfaces with a pressing die. , 11B.
  • FIG. 4D shows the second sheet 52, the fifth sheet, and the first insulating substrate 11 which are released from the pressing mold and integrated.
  • an etching process is performed using cupric chloride or an alkali etchant to remove a predetermined portion of the second conductive layer 22P and a predetermined portion of the fifth conductive layer 25P.
  • the second conductive circuit pattern 22 is formed on one main surface 12A of the second insulating substrate 12, and the other main surface of the fifth insulating substrate 15 is formed.
  • a fifth conductive circuit pattern 25 is formed on 15B.
  • the second conductive circuit pattern 22 and the fifth conductive circuit pattern 25 are not formed by removing predetermined portions of the second conductive layer 22P and the fifth conductive layer 25P by the etching process.
  • One main surface 12A of the 2 insulating substrate 12 and the other main surface 15B of the fifth insulating substrate 15 are roughened. For this reason, one main surface 12A of the second insulating substrate 12, the other main surface 13B of the third insulating substrate 13 described later, and the other main surface 15B of the fifth insulating substrate 15 are described later. Adhesiveness with one main surface 16A of the 6th insulating base material 16 can be improved.
  • a sixth sheet 56 having a sixth conductive layer 26P formed on the main surface 16B is prepared.
  • the third sheet 53 and the sixth sheet 56 are formed smaller than the first sheet 51.
  • it is desirable that the third sheet 53 and the sixth sheet 56 are sheets of the same quality as the first sheet 51.
  • the prepared third sheet 53 is laminated on the one main surface 12A side of the second insulating substrate 12 on which the second conductive circuit pattern 22 is formed, with the adhesive 30 interposed therebetween.
  • the sixth sheet 56 is laminated on the other main surface 15B side of the fifth insulating substrate 15 on which the fifth conductive circuit pattern 25 is formed, with the adhesive 30 interposed therebetween.
  • the pressing sheet Under a predetermined heating / pressurizing environment, the pressing sheet is pressed from both main surfaces, the third sheet 53 is placed on one main surface 12A side of the second insulating substrate 12, and the sixth sheet 56 is insulated by the fifth. Affixed to the other main surface 15B side of the conductive substrate 15.
  • FIG. 5B shows a third sheet 53, a second insulating substrate 12, a first insulating substrate 11, a fifth insulating substrate 15, and a first sheet that are released from a pressing mold (not shown) and integrated. 6 sheets 56 are shown.
  • the predetermined portion of the third conductive layer 23P and the predetermined portion of the sixth conductive layer 26P are removed by an etching process, and as shown in FIG.
  • the third conductive circuit pattern 23 is formed, and the sixth conductive circuit pattern 26 is formed on the other main surface 16B of the sixth insulating substrate 16.
  • the other main surface 16B of the insulating substrate 16 is roughened. For this reason, like the above-mentioned example, the adhesiveness of laminated layers, such as the protective layer 40 mentioned later, improves.
  • a through hole 60 penetrating the partial multilayer wiring board 1 in the vertical direction is formed using a drill or a laser. Copper plating is performed on the inner side surface of the through hole 60 using a general electroless copper plating method or electrolytic copper plating method to form a plating layer 61.
  • the plating layer 61 may be formed of a conductive material such as another metal.
  • the insulating base material in this example, the first base material
  • the protective layer 40 is laminated on the third insulating substrate 13 and the sixth insulating substrate 16), and the third conductive circuit pattern 23 and the sixth conductive circuit pattern 26 are respectively covered with the protective layer 40.
  • the second sheet 52 and / or the second conductive circuit pattern 24 is added to the first conductive circuit pattern 21 and / or the fourth conductive circuit pattern 24. Since the second conductive circuit pattern 22 and / or the fifth conductive circuit pattern 25 is formed after the five sheets 55 are laminated, the conductive circuit patterns 21 and 24 of the first insulating base material 11 The other main surface 12B of the insulating base 12 and the one main surface 15A of the fifth insulating base 15 can be covered. For this reason, it is not necessary to provide a separate cover layer on the conductive circuit pattern 20 other than the portion where the multilayer portion 2 is provided, and the manufacturing process can be simplified.
  • the conductive circuit in the region other than the multilayer portion is exposed, so that the region other than the multilayer portion is covered. It is necessary to form a layer.
  • the other main surface 12B of the second insulating substrate 12 on which the second conductive circuit pattern 22 to be the multilayer portion 2 is formed is the first conductive circuit. Since one main surface 15A of the fifth insulating base material 15 covering the pattern 21 and having the fifth conductive circuit pattern 25 formed thereon covers the fourth conductive circuit pattern 24, it is necessary to separately form a cover layer. There is no. As a result, the manufacturing process can be simplified.
  • the manufacturing method of the present embodiment since it is not necessary to provide a separate cover layer in the manufacturing method of the present embodiment, there is no gap between the multilayer portion 2 and the cover layer, so there is no need to perform gold plating or the like to fill the gap. . In this respect as well, the manufacturing process can be simplified. For this reason, according to the manufacturing method of the partial multilayer wiring board of this embodiment, material cost can be reduced compared with the conventional method, and a more flexible partial multilayer wiring board can be provided.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

 別途金めっき等の保護処理を行わなくてもマザーボードプリント基板の回路を露出させずに、部分多層配線基板を提供するため、一方の主面に第1導電性回路パターン21が形成された第1絶縁性基材11と、第1絶縁性基材11の一方の主面側に積層され、第1導電性回路パターン21が形成された領域よりも小さい第2導電性回路パターン22が一方の主面に形成された第2絶縁性基材12と、を有する部分多層配線基板1において、第1導電性回路パターン21が第2絶縁性基材12の他方の主面により覆われているようにする。

Description

部分多層配線基板及びその製造方法
 本発明は、携帯電話などに用いられ、部分的に積層数が異なる部分多層配線基板及びその製造方法に関するものである。
 部分的に積層数が異なる部分多層配線基板、特に、リジッド部分とフレックス部分を含むリジッドフレックスプリント配線基板に関し、マザーボードプリント配線基板の外形よりも小さく外形加工された配線回路付き基板をマザーボードプリント基板に貼り合わせる際に、その貼り合わせ工程の前後において、配線回路付き基板の貼り合せ部分を開口させたカバー層を形成する多層配線板の製造方法が知られている(特許文献1)。
特開2008-288612号公報
 しかしながら、従来の技術のように、配線回路付き基板の貼り合せ部分を開口させたカバー層を形成すると、カバー層の開口と配線回路付き基板との間に隙間ができ、その隙間からマザーボードプリント基板の回路が露出してしまうため、露出した回路に別途金めっき層等の保護処理をする必要が生じ、工程が増えるという問題があった。
 本発明が解決しようとする課題は、別途金めっき等の保護処理を行わなくても配線基板の回路を保護可能な状態としつつ、配線回路付き基板が部分的に積層された部分多層配線基板を提供することである。
 本発明は、一方の主面に第1導電性回路パターンが形成された第1絶縁性基材と、前記第1絶縁性基材の一方の主面側に積層されるとともに、前記第1導電性回路パターンが形成された領域よりも小さい第2導電性回路パターンが一方の主面に形成された第2絶縁性基材と、を有する部分多層配線基板において、前記第1導電性回路パターンが前記第2絶縁性基材の他方の主面により覆われているようにすることにより、上記課題を解決する。
 上記発明において、前記第1絶縁性基材の一方の主面のうち前記第1導電性回路パターンが形成されていない領域及び/又は前記第2絶縁性基材の一方の主面のうち前記第2導電性回路パターンが形成されていない領域を粗面化することができる。
 上記発明において、前記第2絶縁性基材の一方の主面側に積層され、第3導電性回路パターンが一方の主面に形成された第3絶縁性基材をさらに備え、前記第2絶縁性基材の一方の主面に前記第3絶縁性基材の他方の主面が接するように、前記第3絶縁性基材を前記第2絶縁性基材に積層する構成とすることができる。
 上記発明において、前記第1絶縁性基材の他方の主面に形成された第4導電性回路パターンと、前記第1絶縁性基材の他方の主面側に積層され、前記第4導電性回路パターンが形成された領域よりも小さい第5導電性回路パターンが他方の主面に形成された第5絶縁性基材と、前記第5絶縁性基材の他方の主面側に積層され、第6導電性回路パターンが他方の主面に形成された第6絶縁性基材と、を有し、前記第4導電性回路パターンは前記第5絶縁性基材の一方の主面により覆われており、前記第5導電性回路パターンは前記第6絶縁性基材の一方の主面により覆われているように構成することができる。
 他の観点による本発明においては、第1絶縁性基材の一方の主面に第1導電層が積層された第1シートと、第2絶縁性基材の一方の主面に第2導電層が積層された第2シートとを準備し、前記第1シートの第1導電層の所定部を除去して前記第1絶縁性基材の一方の主面に第1導電性回路パターンを形成し、前記第1導電性回路パターンを前記第2絶縁性基材の他方の主面で覆うように前記第2シートを貼り付け、前記貼り付けられた第2シートの第2導電層の所定部を除去して前記第2絶縁性基材の一方の主面に第2導電性回路パターンを形成することにより上記課題を解決する。
 上記発明において、第3絶縁性基材の一方の主面に第3導電層が積層された第3シートを準備する工程をさらに有し、前記第2導電性回路パターンが形成された後、前記第2導電性回路パターンに前記第3絶縁性基材の他方の主面が接するように前記第3シートを貼り付け、前記貼り付けられた第3シートの第3導電層の所定部を除去して前記第3絶縁性基材の一方の主面に第3導電性回路パターンを形成することができる。
 上記発明において、最上層に絶縁性基材の導電性回路パターンを覆う保護層を形成することができる。
 本発明では、第1導電性回路パターンが第2絶縁性基材の他の主面によって覆われているため、第1導電性回路パターンの全体を第2導電性回路パターンが形成された第2絶縁性基材によって保護することができる。その結果、別途金めっき等の保護処理が不要となり、工程を簡略化することができる。加えて、本発明における部分多層配線基板は、多層部分が設けられる部分以外の導電性回路パターンを覆うためのカバー層を別途設ける必要が無いので、部分多層配線基板の厚さを薄くすることができる。このため、本発明の部分多層配線基板の製造方法によれば、従来の方法と比較して材料費を削減することができ、また、より柔軟な部分多層配線基板を提供することができる。
本発明に係る実施形態の部分多層配線基板の平面図である。 図1Aに示すIB-IB線に沿う断面図である。 図1A及び図1Bに示す部分多層配線基板の製造方法を説明するための第1工程図である。 図1A及び図1Bに示す部分多層配線基板の製造方法を説明するための第2工程図である。 本発明の他の実施形態に係る部分多層配線基板の製造方法を説明するための第1工程図である。 本発明の他の実施形態に係る部分多層配線基板の製造方法を説明するための第2工程図である。
<第1実施形態>
以下、図面に基づいて、本発明に係る第1実施形態の部分多層配線基板1について説明する。
 図1Aは本実施形態の部分多層配線基板の平面図、図1Bは図1Aに示すIB-IB線に沿う断面図である。図1A及び図1Bに示すように、本実施形態の部分多層配線基板1は、他の部分とは積層数の異なる多層部分2を有している。
 図1Bに示すように、第1絶縁性基材11の一方の主面11Aには第1導電性回路パターン21が形成されている。また、第1絶縁性基材11の一方の主面側に積層される第2絶縁性基材12の主面12Aには、第2導電性回路パターン22が形成されている。さらに、第2絶縁性基材12の一方の主面12A側に積層された第3絶縁性基材13には第3導電性回路パターン23が形成されている。同図に示すように、実施形態の部分多層配線基板は、第2導電性回路パターン22、第3導電性回路パターン23の形成された領域の面積が、第1導電性回路パターン21の形成された領域の面積よりも小さい部分多層構造を有する。
 このように、本実施形態の部分多層配線基板1は、最下層から第1絶縁性基材11、第1導電性回路パターン21、第2絶縁性基材12、第2導電性回路パターン22、第3絶縁性基材13、第3導電性回路パターン23及び保護層40の順で接着剤30を介して間接的に又は直接的に積層されている。第3導電性回路パターン23が露出する開口Kは、電子部品の実装部分となる。なお、多層部分2は、第1絶縁性基材11の他方の主面11B側に形成することも可能である。
 具体的に、本実施形態において、第1絶縁性基材11の一方の主面11Aに形成された第1導電性回路パターン21は、第2絶縁性基材12の他方の主面12Bにより覆われている。つまり、第2絶縁性基材12の他方の主面12Bは、第1導電性回路パターン21を挟んで第1絶縁性基材11の一方の主面11Aと接している。ちなみに、第2絶縁性基材12の他方の主面12Bと第1絶縁性基材11の一方の主面11Aとは、接着剤により接着されている。
 また、第3絶縁性基材13は、この第3絶縁性基材13の他方の主面13Bが第2絶縁性基材12の一方の主面12Aに接するように、第2絶縁性基材12に積層されている。
 同図に示すように、本実施形態の部分多層配線基板1は、上層側に積層される配線基板の絶縁性基材10の他の主面(裏面)により、その下層の導電性回路パターン20が覆われているので、多層部分2が設けられる部分以外の導電性回路パターン20にカバー層を設ける必要が無い。
多層部分以外の領域にカバー層を設けると、多層部分の保護層の開口は多層部分が積層可能な程度に十分なクリアランスを設ける必要があるが、そうすると、多層部分とカバー層との間に隙間が生じてしまい、別途金めっき等の保護処理をする必要が生じる。これに対し、本実施形態では、第1導電性回路パターン21を第2絶縁性基材の他の主面で覆うので、そもそも隙間が出来ず、別途金めっき等の保護処理をする必要が無い。その結果、後述するように製造工程を簡易にすることができる。
 加えて、本実施形態の部分多層配線基板1は、多層部分2が設けられる部分以外の導電性回路パターン20を覆うためのカバー層を別途設ける必要が無いので、部分多層配線基板1の厚さを薄くすることができる。このように、本実施形態の部分多層配線基板の製造方法によれば、従来の方法と比較して材料費を削減することができ、また、より柔軟な部分多層配線基板を提供することができる。
つまり、図1Bに示すように、多層部分2において、導電性回路パターン20(21、22,23)の間には、1層の絶縁性基材10(12、13)及びこれら絶縁性基材10同士を接着させる1層の接着剤層だけが存在するだけなので、部分多層配線基板1の全体の厚さを薄くすることができる。
 続いて、図2A及び図2Bに基づいて、本実施形態に係る部分多層配線基板1の製造方法について説明する。図2Aは、第2導電性回路パターン22を形成する工程を示し、図2Bは、第3導電性回路パターン23及びこれを覆う保護層40を形成する工程を示す。
 まず、図2A(a)に示すような第1絶縁性基材11の一方の主面11Aに第1導電層21Pが貼り付けられた第1シート51を準備する。第1シート51は、ポリイミド(PI)などの可撓性を有し、厚さが10μm~75μmの樹脂性シート(第1絶縁性基材11)の一方の主面に、銅などの金属箔が形成されているシートである。第1絶縁性基材11としては、ポリエチレンテレフタレート(PET)やポリエチレンナフタレート(PEN)などを用いることも可能である。
 次に、塩化第二銅又はアルカリエッチャント液などを用いて、エッチング処理を行い、第1導電層21Pの所定部を除去し、同図(b)に示すように、第1絶縁性基材11の主面11Aに第1導電性回路パターン21を形成する。エッチング処理により第1導電層21Pの所定部が除去されると、第1絶縁性基材11の一方の主面11Aのうち第1導電性回路パターン21が形成されていない領域には第1絶縁性基材11の粗面化された面があらわれる。本実施形態において、少なくとも、第1絶縁性基材11の一方の主面11Aのうち第1導電性回路パターン21が形成されていない領域の表面粗度は、第1絶縁性基材11の他方の主面11Bの表面粗度よりも大きい。
 これは、以下の理由による。本実施形態の第1シート51は、第1絶縁性基材11と第1導電層21Pとが貼り合わされて構成されるが、第1シート51を作製するにあたり、第1絶縁性基材11と第1導電層21Pの接着強度を向上させるため、第1導電層21Pの接着面を粗面化する。この粗面化された接着面に第1絶縁性基材11の一方の主面11Aを貼りつけると、第1絶縁性基材11の一方の主面11Aには、第1導電層21Pの接着面に形成された凹凸形状が転写され、第1絶縁性基材11の一方の主面11Aには凹凸が形成される。その後、エッチング処理によって第1導電層21Pが除去されると、粗面化された第1絶縁性基材11の一方の主面11Aが表出する。このため、第1導電層21Pが除去された領域、すなわち第1導電性回路パターン21が形成されていない領域には、粗面化された面が表出する。粗面化された面の凹凸は表面積を増大させるので、第1絶縁性基材11の一方の主面と、これに積層される第2絶縁性基材12の他方の主面12Bとの接着性の向上に寄与する。
 ちなみに、粗面化された領域の表面は凹凸を有しており、中心線平均粗さ(Ra)、最大高さ(Rmax),十点平均高さ(Rz)などの表面粗度が所定値域に属する状態となっている。
 上述した同図(a)(b)の工程に前後して、第2絶縁性基材12の一方の主面12Aに第2導電層22Pが積層された第2シート52を準備する。本実施形態においては、熱による収縮の影響を抑えるため、第2シート52として第1シート51と同質のシートを用いている。熱膨張係数がほぼ同じ基材を積層することにより、熱などの要因によって収縮が起きた際に反りが起こり難く貼り合わせ部分に作用する力を軽減することができ、信頼性を確保することができる。
 次に、準備した第2シート52を、エポキシ系の接着剤30を介して、同図(b)の工程で作製された第1導電性回路パターン21が形成された第1絶縁性基材11の一方の主面11A側に貼り付ける。第1の導電性回路パターン21の回路の凹凸の間隙は接着剤30によって埋め込まれる。
 さらに、同図(d)に示すように、所定の加熱・加圧環境下において、押し型で両主面側から押しつけ、第2シート52を第1絶縁性基材11の一方の主面11A側に貼り付ける。
 同図(e)は、押し型から離型され、一体となった第2シート52と第1絶縁性基材11を示す。
 さらに、塩化第二銅又はアルカリエッチャント液などを用いて、エッチング処理を行い、第2導電層22Pの所定部を除去し、同図(f)に示すように、第2絶縁性基材12の主面12Aに第2導電性回路パターン22を形成する。先述したように、エッチング処理により第2導電層22Pの所定部が除去されるので、第2導電性回路パターン22が形成されていない第2絶縁性基材12の一方の主面12Aは粗面化されている。このため、第2絶縁性基材12の一方の主面12Aと、後述する第3絶縁性基材13の他方の主面13Bとの接着性を向上させることができる。
 続いて、図2Bに基づいて、第3導電性回路パターン23及びこれを覆う保護層40を形成する工程を説明する。
 まず、図2B(a)に示すように、第3絶縁性基材13の一方の主面13Aに第3導電層23Pが積層された第3シート53を準備する。第3シート53は、第1シート51よりも小さく成形されている。本実施形態においては、熱による収縮の影響を押さえるため、第3シート53として第1シート51と同質のシートを用いている。
 そして、準備した第3シート53を、接着剤30を介して、すでに作製された第2導電性回路パターン22が形成された第2絶縁性基材12の一方の主面12A側に貼り付ける。
 その後、図示はしないが、所定の加熱・加圧環境下において、押し型で両主面側から押しつけ、第3シート53を第2絶縁性基材12の一方の主面12A側に貼り付ける。同図(b)は、図示しない押し型から離型され、一体となった第3シート53と第2絶縁性基材12と第1絶縁性基材11を示す。
 続いて、塩化第二銅、又はアルカリエッチャント液などを用いて、エッチング処理を行い、第3導電層23Pの所定部を除去し、同図(c)に示すように、第3絶縁性基材13の主面13Aに第3導電性回路パターン23を形成する。先述したように、エッチング処理により第3導電層23Pの所定部が除去され、第3導電性回路パターン23が形成されていない第3絶縁性基材13の一方の主面13Aは粗面化されている。このため、第3導電性回路パターン23が形成されていない領域の第3絶縁性基材13の一方の主面と、後述する保護層40との接着性を向上させることができる。なお、第3絶縁性基材13を複数積層する場合には、第3絶縁性基材13同士の接着性も向上させることができる。
 第3導電性回路パターン23が形成された後、第3絶縁性基材13を複数積層する場合は、同図(b)及び(c)の工程を繰り返す。
 目標の積層数となるまで第3絶縁性基材13を積層したら、同図(d)に示すように、最上層に位置する絶縁性基材(本例では第3絶縁性基材13)の上に保護層40を積層し、保護層40で第3導電性回路パターン23を覆う。保護層40の態様は特に限定されず。ディスペンサーを用いて、エポキシ樹脂やポリイミド樹脂をベースにしたカーバーコートインクを塗布することにより形成してもよいし、シート状の保護シートを用いてもよい。
 最後に、同図(e)に示すように、所定の加熱・加圧環境下において、押し型で両主面側から押圧し、保護層40、第3シート53、第2絶縁性基材12、第1絶縁性基材11を一体とし、先述した図1に示す部分多層配線基板1を得る。
 以上説明したように、第1実施形態の製造方法によれば、第1導電性回路パターン21に第2シート52を積層してから、第2導電性回路パターン22を形成するので、第1絶縁性基材11側(下層側)の導電性回路パターン20によって、第2絶縁性基材12の他の主面12Bで第1導電性回路パターン21を覆うことができる。このため、多層部分2が設けられる部分以外の導電性回路パターン20に別途カバー層を設ける必要が無く、製造工程を簡易にすることができる。
 つまり、絶縁層と導電層を有する多層基板を別途形成し、これらを積層して作製される基板では、多層部分以外の領域にある導電性回路が露出するため、この多層部分以外の領域にカバー層を形成する必要がある。これに対し、本実施形態の部分多層配線基板1では、多層部分2となる第2導電性回路パターン22が形成された第2絶縁性基材12の他の主面が第1導電性回路パターン21を覆っているので、別途カバー層を形成する必要がない。その結果、製造工程を簡易にすることができる。
 加えて、本実施形態の製造方法では、別途カバー層を設ける必要が無いため、多層部分2とカバー層との間に隙間が出来ないので、隙間を埋めるための金めっきなどを行う必要が無い。この点においても、製造工程の簡易化を図ることができる。このため、本実施形態の部分多層配線基板の製造方法によれば、従来の方法と比較して材料費を削減することができ、また、より柔軟な部分多層配線基板を提供することができる。
<第2実施形態>
 以下、図3A及び図3Bに基づいて、本発明の第2実施形態に係る部分多層配線基板1の他の製造方法について説明する。本実施形態の部分多層配線基板1は、第1絶縁性基材11の両主面に多層部分2が形成されたものである。図3Aは、第2導電性回路パターン22及び第5導電性回路パターン25を形成する工程を示し、図3Bは、第6導電性回路パターン23及びこれを覆う保護層40を形成する工程を示す。
 まず、第1シート51´を準備する。図3A(a)に示すように、第1シート51´は、ポリイミド(PI)などの可撓性を有し、厚さが10μm~75μmの樹脂性シート(第1絶縁性基材11)の両主面に、銅などの金属箔が形成されているシートである。具体的には、第1絶縁性基材11の一方の主面11Aに第1導電層21Pが貼り付けられ、他方の主面11Bに第4導電層24Pが貼り付けられている。
 次に、塩化第二銅又はアルカリエッチャント液などを用いて、エッチング処理を行い、第1導電層21Pの所定部を除去するとともに、第4導電層24Pの所定部を除去する。そして、同図(b)に示すように、第1絶縁性基材11の一方の主面11Aに第1導電性回路パターン21を形成し、第1絶縁性基材11の他方の主面11Bに第4導電性回路パターン24を形成する。エッチング処理により第1絶縁性基材11の両主面11A,11Bのうち第1導電性回路パターン21,第4導電性回路パターン24が形成されていない領域の表面は粗面化されている。
 また、同図(a)(b)の工程に前後して、第2絶縁性基材12の一方の主面12Aに第2導電層22Pが積層された第2シート52と、第5絶縁性基材15の他方の主面15Bに第2導電層25Pが形成された第5シート55を準備する。本実施形態において、第2シート52、第5シート55は、第1シート51と同質のシートとすることが望ましい。
 そして、同図(c)に示すように、準備した第5シート55を、接着剤30を介して、同図(b)の工程で作製された第1導電性回路パターン21及び第4導電性回路パターン24が形成された第1絶縁性基材11の両主面11A,11Bにそれぞれ積層する。
 さらに、図示はしないが、所定の加熱・加圧環境下において、押し型で両主面側から押圧し、第2シート52及び第5シート55を第1絶縁性基材11の両主面11A,11Bに貼り付ける。
 同図(d)に、押し型から離型され、一体となった第2シート52、第5シート及び第1絶縁性基材11を示す。
 さらに、塩化第二銅又はアルカリエッチャント液などを用いて、エッチング処理を行い、第2導電層22Pの所定部を除去するとともに第5導電層25Pの所定部を除去する。
 これにより、同図(e)に示すように、第2絶縁性基材12の一方の主面12Aに第2導電性回路パターン22が形成され、第5絶縁性基材15の他方の主面15Bに第5導電性回路パターン25が形成される。
 先述したように、エッチング処理により第2導電層22P及び第5導電層25Pの所定部が除去されることにより、第2導電性回路パターン22及び第5導電性回路パターン25が形成されていない第2絶縁性基材12の一方の主面12A及び第5絶縁性基材15の他方の主面15Bは粗面化されている。このため、第2絶縁性基材12の一方の主面12Aと後述する第3絶縁性基材13の他方の主面13B、及び第5絶縁性基材15の他方の主面15Bと後述する第6絶縁性基材16の一方の主面16Aとの接着性を向上させることができる。
 続いて、図3Bに基づいて、第6導電性回路パターン23及びこれを覆う保護層40を形成する工程を説明する。
 まず、図3B(a)に示すように、第3絶縁性基材13の一方の主面13Aに第3導電層23Pが積層された第3シート53と、第6絶縁性基材16の他方の主面16Bに第6導電層26Pが形成された第6シート56を準備する。第3シート53及び第6シート56は、第1シート51よりも小さく形成されている。本実施形態において、第3シート53及び第6シート56は、第1シート51と同質のシートとすることが望ましい。
 そして、準備した第3シート53を、接着剤30を介して、第2導電性回路パターン22が形成された第2絶縁性基材12の一方の主面12A側に積層する。同様に第6シート56を、接着剤30を介して、第5導電性回路パターン25が形成された第5絶縁性基材15の他方の主面15B側に積層する。
 所定の加熱・加圧環境下において、押し型で両主面側から押圧し、第3シート53を第2絶縁性基材12の一方の主面12A側に、第6シート56を第5絶縁性基材15の他方の主面15B側に貼り付ける。
 同図(b)は、図示しない押し型から離型され、一体となった第3シート53と第2絶縁性基材12と第1絶縁性基材11と第5絶縁性基材15と第6シート56を示す。
 続いて、エッチング処理により第3導電層23Pの所定部及び第6導電層26Pの所定部を除去し、同図(c)に示すように、第3絶縁性基材13の一方の主面13Aに第3導電性回路パターン23を形成するとともに、第6絶縁性基材16の他方の主面16Bに第6導電性回路パターン26を形成する。図2A及び2Bに示す例と同様に、第3導電性回路パターン23が形成されていない第3絶縁性基材13の一方の主面13A、第6導電性回路パターン26が形成されていない第6絶縁性基材16の他方の主面16Bは粗面化されている。このため、先述の例と同様に、後述する保護層40などの積層される層同士の接着性が向上する。
 第3導電性回路パターン23、第6導電性回路パターン26が形成された後、第3絶縁性基材13、第6絶縁性基材16を複数積層する場合は、同図(a)~(c)の工程を繰り返す。
 次に、同図(d)に示すように、第2導電性回路パターン22、第3導電性回路パターン23、第4導電性回路パターン24、及び第5導電性回路パターン25が形成された場所に、ドリルやレーザを用いて部分多層配線基板1を縦方向に貫通するスルーホール60を形成する。スルーホール60の内側面に、一般的な無電解銅めっき法、電解銅めっき法を用いて銅めっきを施し、めっき層61を形成する。もちろん他の金属などの導電材料によりめっき層61を形成してもよい。
 目標の積層数となるまで第3絶縁性基材13、第6絶縁性基材16を積層したら、同図(d)に示すように、最上層に位置する絶縁性基材(本例では第3絶縁性基材13及び第6絶縁性基材16)の上に保護層40を積層し、保護層40により第3導電性回路パターン23と第6導電性回路パターン26をそれぞれ覆う。
 最後に、同図(e)に示すように、所定の加熱・加圧環境下において、押し型で両主面側から押圧し、保護層40、第3絶縁性基材13、第2絶縁性基材12、第1絶縁性基材11、第5絶縁性基材15、第6絶縁性基材16を一体とし、部分多層配線基板1を得る。
 以上説明したように、第1実施形態の部分多層配線基板1の製造方法によれば、第1導電性回路パターン21及び/又は第4導電性回路パターン24に、第2シート52及び/又は第5シート55を積層してから、第2導電性回路パターン22及び/又は第5導電性回路パターン25を形成するので、第1絶縁性基材11の導電性回路パターン21,24を、第2絶縁性基材12の他の主面12B、第5絶縁性基材15の一方の主面15Aで覆うことができる。このため、多層部分2が設けられる部分以外の導電性回路パターン20に別途カバー層を設ける必要が無く、製造工程を簡易にすることができる。
 つまり、絶縁層と導電層を有する多層基板を別途形成し、これらを積層して作製される基板では、多層部分以外の領域にある導電性回路が露出するため、この多層部分以外の領域にカバー層を形成する必要がある。これに対し、本実施形態の部分多層配線基板1では、多層部分2となる第2導電性回路パターン22が形成された第2絶縁性基材12の他の主面12Bが第1導電性回路パターン21を覆い、第5導電性回路パターン25が形成された第5絶縁性基材15の一方の主面15Aが第4導電性回路パターン24を覆っているので、別途カバー層を形成する必要がない。その結果、製造工程を簡易にすることができる。
 加えて、本実施形態の製造方法では、別途カバー層を設ける必要が無いため、多層部分2とカバー層との間に隙間が出来ないので、隙間を埋めるための金めっきなどを行う必要が無い。この点においても、製造工程の簡易化を図ることができる。このため、本実施形態の部分多層配線基板の製造方法によれば、従来の方法と比較して材料費を削減することができ、また、より柔軟な部分多層配線基板を提供することができる。
 以上説明した実施形態は、本発明の理解を容易にするために記載されたものであって、本発明を限定するために記載されたものではない。したがって、上記の実施形態に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物をも含む趣旨である。
1…部分多層配線基板
2…多層部分
10…絶縁性基材
 11…第1絶縁性基材,12…第2絶縁性基材,13…第3絶縁性基材
15…第5絶縁性基材,16…第6絶縁性基材
20…導電性回路パターン
 21…第1導電性回路パターン,22…第2導電性回路パターン
 23…第3導電性回路パターン,24…第4導電性回路パターン
 25…第5導電性回路パターン,26…第6導電性回路パターン
30…接着剤
40…保護層
51…第1シート,52…第2シート,53…第3シート
60…スルーホール
61…めっき層

Claims (7)

  1.  一方の主面に第1導電性回路パターンが形成された第1絶縁性基材と、
     前記第1絶縁性基材の一方の主面側に積層されるとともに、前記第1導電性回路パターンが形成された領域よりも小さい第2導電性回路パターンが一方の主面に形成された第2絶縁性基材と、を有する部分多層配線基板において、
     前記第1導電性回路パターンが前記第2絶縁性基材の他方の主面により覆われていることを特徴とする部分多層配線基板。
  2.  前記第1絶縁性基材の一方の主面のうち前記第1導電性回路パターンが形成されていない領域及び/又は前記第2絶縁性基材の一方の主面のうち前記第2導電性回路パターンが形成されていない領域は粗面化されていることを特徴とする請求項1に記載の部分多層配線基板。
  3.  前記第2絶縁性基材の一方の主面側に積層され、第3導電性回路パターンが一方の主面に形成された第3絶縁性基材をさらに備え、
     前記第2絶縁性基材の一方の主面に前記第3絶縁性基材の他方の主面が接するように、前記第3絶縁性基材が前記第2絶縁性基材に積層されていることを特徴とする請求項1又は2に記載の部分多層配線基板。
  4.  前記第1絶縁性基材の他方の主面に形成された第4導電性回路パターンと、
    前記第1絶縁性基材の他方の主面側に積層され、前記第4導電性回路パターンが形成された領域よりも小さい第5導電性回路パターンが他方の主面に形成された第5絶縁性基材と、
     前記第5絶縁性基材の他方の主面側に積層され、第6導電性回路パターンが他方の主面に形成された第6絶縁性基材と、を有し、
     前記第4導電性回路パターンは前記第5絶縁性基材の一方の主面により覆われており、前記第5導電性回路パターンは前記第6絶縁性基材の一方の主面により覆われていることを特徴とする請求項1~3の何れか一項に記載の部分多層配線基板。
  5.  第1絶縁性基材の一方の主面に第1導電層が積層された第1シートと、第2絶縁性基材の一方の主面に第2導電層が積層された第2シートとを準備し、
     前記第1シートの第1導電層の所定部を除去して前記第1絶縁性基材の一方の主面に第1導電性回路パターンを形成し、
     前記第1導電性回路パターンを前記第2絶縁性基材の他方の主面で覆うように、前記第2シートを貼り付け、
     前記貼り付けられた第2シートの第2導電層の所定部を除去して前記第2絶縁性基材の一方の主面に第2導電性回路パターンを形成する部分多層配線基板の製造方法。
  6.  第3絶縁性基材の一方の主面に第3導電層が積層された第3シートを準備する工程をさらに有し、
     前記第2導電性回路パターンが形成された後、前記第2導電性回路パターンに前記第3絶縁性基材の他方の主面が接するように、前記第3シートを貼り付け、
     前記貼り付けられた第3シートの第3導電層の所定部を除去して前記第3絶縁性基材の一方の主面に第3導電性回路パターンを形成する請求項5に記載の部分多層配線基板の製造方法。
  7.  最上層に位置する絶縁性基材の導電性回路パターンを覆う保護層を形成する請求項5又は6に記載の部分多層配線基板の製造方法。
PCT/JP2010/062612 2009-11-18 2010-07-27 部分多層配線基板及びその製造方法 WO2011061969A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2010800394234A CN102484952A (zh) 2009-11-18 2010-07-27 部分多层配线基板及其制造方法
JP2011541833A JPWO2011061969A1 (ja) 2009-11-18 2010-07-27 部分多層配線基板及びその製造方法
US13/474,423 US20120222887A1 (en) 2009-11-18 2012-05-17 Partially multilayered wiring board and method of manufacturing partially multilayered wiring board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009262599 2009-11-18
JP2009-262599 2009-11-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/474,423 Continuation US20120222887A1 (en) 2009-11-18 2012-05-17 Partially multilayered wiring board and method of manufacturing partially multilayered wiring board

Publications (1)

Publication Number Publication Date
WO2011061969A1 true WO2011061969A1 (ja) 2011-05-26

Family

ID=44059454

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/062612 WO2011061969A1 (ja) 2009-11-18 2010-07-27 部分多層配線基板及びその製造方法

Country Status (5)

Country Link
US (1) US20120222887A1 (ja)
JP (1) JPWO2011061969A1 (ja)
CN (1) CN102484952A (ja)
TW (1) TW201119540A (ja)
WO (1) WO2011061969A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102629297B1 (ko) * 2015-07-31 2024-01-24 스미토모 긴조쿠 고잔 가부시키가이샤 도전성 기판

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238965A (ja) * 1998-02-20 1999-08-31 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP2004228165A (ja) * 2003-01-20 2004-08-12 Fujikura Ltd 多層配線板およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000223835A (ja) * 1999-01-29 2000-08-11 Canon Inc 多層配線板
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
CN1264391C (zh) * 2001-06-27 2006-07-12 日本特殊陶业株式会社 布线基板的制造方法
EP1357773A3 (en) * 2002-04-25 2005-11-30 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP2005045150A (ja) * 2003-07-25 2005-02-17 Matsushita Electric Ind Co Ltd 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法
US8178789B2 (en) * 2007-07-17 2012-05-15 Ibiden Co., Ltd. Wiring board and method of manufacturing wiring board
JP2009064909A (ja) * 2007-09-05 2009-03-26 Alps Electric Co Ltd 多層セラミック配線板およびその製造方法
US8519270B2 (en) * 2010-05-19 2013-08-27 Unimicron Technology Corp. Circuit board and manufacturing method thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11238965A (ja) * 1998-02-20 1999-08-31 Hitachi Chem Co Ltd 多層プリント配線板の製造方法
JP2004228165A (ja) * 2003-01-20 2004-08-12 Fujikura Ltd 多層配線板およびその製造方法

Also Published As

Publication number Publication date
TW201119540A (en) 2011-06-01
JPWO2011061969A1 (ja) 2013-04-04
US20120222887A1 (en) 2012-09-06
CN102484952A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
TWI413475B (zh) 電氣結構製程及電氣結構
US9756735B2 (en) Method for manufacturing printed wiring board
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
JP2012191204A (ja) プリント配線板の製造方法
JP2010130003A (ja) 多層印刷回路基板及びその製造方法
KR20080044174A (ko) 반도체 패키지 및 그 제조방법
JP6033872B2 (ja) 部品内蔵基板の製造方法
US20130139382A1 (en) Printed circuit board having electro component and manufacturing method thereof
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
TWI578864B (zh) Base board for built-in parts and method of manufacturing the same
KR20120040892A (ko) 인쇄회로기판 및 그의 제조 방법
EP2493274A1 (en) Metal layer structure of multilayer flexible borad and making method thereof
JP5659234B2 (ja) 部品内蔵基板
US20120270158A1 (en) Manufacturing method of metal structure of flexible multi-layer substrate
WO2011061969A1 (ja) 部分多層配線基板及びその製造方法
US11096273B2 (en) Printed circuit boards including a rigid region on which devices or connectors are to be mounted and a flexible region that is bendable, and methods of manufacturing same
JP5557320B2 (ja) 配線基板の製造方法
KR101119380B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR100796981B1 (ko) 인쇄회로기판 제조방법
JP2012209322A (ja) 配線基板の製造方法
JP6073339B2 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP5561683B2 (ja) 部品内蔵基板
JP2011243947A (ja) 多層基板とその製造方法
JP4610633B2 (ja) 配線基板の製造方法
WO2012164719A1 (ja) 部品内蔵基板及びその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080039423.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10831368

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2011541833

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10831368

Country of ref document: EP

Kind code of ref document: A1