KR20080044174A - 반도체 패키지 및 그 제조방법 - Google Patents

반도체 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR20080044174A
KR20080044174A KR1020070115459A KR20070115459A KR20080044174A KR 20080044174 A KR20080044174 A KR 20080044174A KR 1020070115459 A KR1020070115459 A KR 1020070115459A KR 20070115459 A KR20070115459 A KR 20070115459A KR 20080044174 A KR20080044174 A KR 20080044174A
Authority
KR
South Korea
Prior art keywords
layer
wiring
wiring structure
resin
semiconductor package
Prior art date
Application number
KR1020070115459A
Other languages
English (en)
Inventor
도시노리 고야마
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20080044174A publication Critical patent/KR20080044174A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/061—Lamination of previously made multilayered subassemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

수지로 형성된 절연층과 전도성 도금층으로 형성된 배선층이 서로 겹쳐지도록 적층된 빌드업 배선구조와, 전도성 포일이 부착되는 수지테이프 상에 전도성 포일을 패터닝하여 형성되고, 상기 빌드업 배선구조의 배선층보다 더 미세한 배선층을 포함하는 미세 배선구조, 및 열가소성 수지로 형성되고 상기 빌드업 배선구조와 상기 미세 배선구조 사이에 개재되어 상기 구조들을 서로 접착시키는 접합층을 포함하는 반도체 패키지.
반도체 패키지, 미세 배선구조, 배선층

Description

반도체 패키지 및 그 제조방법{SEMICONDUCTOR PACKAGE AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 미세 배선구조를 갖는 반도체 패키지 및 그 제조방법에 관한 것이다.
최근에, 다수의 반도체 패키지가 빌드업 기술(build-up technique)에 의해 구현된 다층 배선구조를 채용하고 있고, 세미 애더티브법(semi-additive method)에 의해 약 15 내지 20㎛의 라인폭으로 미세 배선(fine-wiring)을 수행하고 있다.
그러나, 종래 기술에서는 이하와 같은 (1)~(4)의 문제점으로 인해 10㎛ 이하의 라인폭까지 더 소형화하는 것이 불가능하였다.
(1) 배선 형성 표면의 평탄성 및 평활성
미세 배선을 구현하기 위해서는, 하부층의 고 평탄성이 요구된다. 그러나, 빌드업 기술에 따르면, 하부 패턴의 영향으로 인해 형성된 요철(凹凸)을 무시할 수 없다. 또한 베이스 부재로서 기능하는 평탄한 수지층이 유리하다. 그러나, 수지층과 배선층 사이에 부착력을 얻기 위한 기계적 앵커 효과(mechanical anchoring effect)를 확보하기 위해서는, 수지층의 표면을 거칠게 해야만 한다.
(2) 도금 레지스트의 해상도(Resolution of Plating Resist)
배선의 축소는 도금 레지스트의 해상도에 의존하지만, 레지스트는 세미 애더티브법 하에서 도금의 두께보다도 큰 두께를 요구한다. 그 결과, 높은 종횡비(aspect ratio), 예를 들면, 20 ~ 25㎛의 레지스트 두께에 대한 10㎛의 도금폭 비율이 얻어지고, 이에 따라 도달할 수 있는 해상도에는 한계가 있다.
(3) 배선의 균일한 두께
도금에 의해 배선을 형성하기 때문에, 배선 두께를 균일하게 하는 것에는 한계가 있고, 또한 임피던스 매칭에도 한계가 존재한다.
(4) 시드층을 에칭하는 동안 언더컷(undercut) 발생
배선 도금 후에 시드층을 에칭하는 경우 언더컷이 발생하기 쉽고, 이에 의해 소형화에는 한계가 있다.
일본 공개특허공보 제2001-339167호 및 제2005-45150호에는 프리프레그 시트(prepreg sheet)(일반적으로 유리 섬유에 수지를 침투시켜 형성된 시트)를 사용하여 가열 및 접촉식 본딩을 수행하는 빌드업 기술에 의해 다층 배선구조를 형성하는 내용을 개시하고 있다. 그러나, 상기 (1)~(4)의 문제점에 대한 대책에 대해서는 개시하고 있지 않다.
예시적인 실시예들은 종래 기술의 한계를 극복하여 배선을 축소시킨 반도체 패키지 및 그 반도체 패키지의 제조방법을 제공한다.
상기 목적을 달성하기 위해, 반도체 패키지는,
수지로 형성된 절연층과 전도성 도금층으로 형성된 배선층이 서로 겹쳐지도록 적층된 빌드업 배선구조;
전도성 포일이 부착되는 수지테이프 상에 전도성 포일을 패터닝하여 형성되고, 상기 빌드업 배선구조의 배선층보다 더 미세한 배선층을 포함하는 미세 배선구조; 및
열가소성 수지로 형성되고 상기 빌드업 배선구조와 상기 미세 배선구조 사이에 개재되어 상기 구조들을 서로 접착시키는 접합층을 포함한다.
본 발명의 다른 관점에 따르면, 수지테이프는 폴리이미드 필름으로 형성될 수 있고, 전도성 포일은 구리로 형성될 수 있다.
본 발명의 다른 관점에 따르면, 전도성 포일의 표면 거칠기 Ra는 0.1 이하일 수 있다.
본 발명의 다른 관점에 따르면, 미세 배선구조의 상부측의 배선층 폭은 10㎛ 이하일 수 있다.
본 발명의 다른 관점에 따르면, 접합층은 열가소성 폴리이미드 수지로 형성될 수 있다.
본 발명의 다른 관점에 따르면, 반도체 패키지 제조방법은,
a) 수지로 형성된 절연층과 전도성 도금층으로 형성된 배선층을 서로 겹쳐지도록 적층시켜서, 빌드업 배선구조를 형성하는 단계;
b) 상기 빌드업 배선구조 상에 열가소성 수지층을 형성하는 단계;
c) 전도성 포일이 부착되는 수지테이프 상에 전도성 포일을 패터닝하는 방법으로 상기 빌드업 배선구조의 배선층보다 더 미세한 배선층을 형성하여, 미세 배선구조를 형성하는 단계; 및
d) 상기 빌드업 배선구조의 상기 열가소성 수지층 상에 놓인, 상기 미세 배선구조를 가열 및 가압하여 상기 열가소성 수지층을 가소화하고, 이에 의해 상기 구조들을 서로 접착시키는 단계를 포함한다.
본 발명의 다른 관점에 따르면, 상기 c) 단계에서, 상기 미세 배선구조는 릴투릴 라인으로 상기 수지테이프 상에 제조될 수 있다.
본 발명의 관점에서는, 빌드업 배선구조와 미세 배선구조가 별개로 제조되고, 이러한 구조들을 서로 접착시켜, 반도체 패키지를 제조한다. 따라서, 반도체 소자가 실장되는 반도체 패키지의 상부 부위에만 미세 배선구조가 형성되고, 반도체 패키지의 하부 부위를 빌드업 배선구조로 형성할 수 있다. 빌드업 배선구조는 종래 기술에서와 같은 세미 애더티브법 등의 임의의 적절한 방법에 따라 형성될 수 있다. 한편, 미세 배선구조와 관련하여서는, 수지테이프 상에 전도성 포일을 패터닝하는 것에 의해(즉, 차감법(subtractive method)에 의해) 빌드업 배선구조의 배선층보다 더 미세한 배선층을 형성할 수 있다. 이러한 미세 배선구조에서, 미세 배선은 반도체 패키지에 실장되는 반도체 소자와 일치되도록 형성된다.
본 발명에 따른, 미세 배선구조는 차감법(subtraction method)에 의해 형성 되고, 이에 따라 종래 기술의 문제점을 이하와 같이 해결한다.
(1) 배선 형성 표면의 평탄성 및 평활성
미세 배선구조를 형성할 경우, 반도체 소자에 접속되는 배선층은 전도성 포일이 부착되는 수지테이프(전도성의 클래드 수지테이프)의 전도성 포일(conductive foil)을 패터닝하는 방법으로(즉, 차감법(subtractive method)에 의해) 형성된다. 그 결과, 배선 형성 표면의 평탄성 및 평활성을 근본적으로 확보할 수 있다.
(2) 도금 레지스트의 해상도
(1)과 관련하여, 미세 배선구조는 차감법 하에 전도성 포일을 패터닝하는 방법에 의해 형성된다. 따라서, 패터닝을 위해 사용되는 에칭 레지스트(etching resist)는 약 7 마이크로미터까지 얇게 형성될 수 있고, 이에 의해 고해상도를 용이하게 획득할 수 있다.
(3) 배선의 균일한 두께
반도체 소자가 실장되는 미세 배선구조에서, 전도성 포일을 패터닝하는 방법에 의해 배선이 형성된다. 그 결과, 전도성 포일의 두께에 대응하는 균일한 두께의 배선이 확보된다.
(4) 시드층을 에칭하는 동안 언더컷(undercut) 발생
반도체 소자가 실장되는 미세 배선구조에서, 전도성 포일을 패터닝하는 방법에 의해 배선을 형성한다. 그 결과, 세미 애더티브법에서 필요한 시드층은 요구되지 않는다. 따라서, 에칭이 수행되지 않고, 에칭에서 언더컷이 발생되는 경우가 없다.
도 1을 참조하여 본 발명의 바람직한 실시예에 따른 반도체 패키지의 일례를 설명하도록 한다.
반도체 패키지(100)는 그 사이에 개재된 접합층(25)에 의해 서로 접착되는 하부 빌드업 배선구조(20)와 상부 미세 배선구조(30)를 포함한다.
빌드업 배선구조(20)는 베이스 배선층(14)을 갖는 코어 기판(10)의 양면 상에, 수지로 형성된 절연층(16)과 도체로 형성된 배선층(18)을, 서로 겹쳐지도록 적층하여 형성한다. 베이스 배선층(14)은 수지 등과 같은 절연 베이스 부재(12)의 양면 상에 형성된 전도성 포일을, 에칭을 통해 패터닝하는 것에 의해 형성된다. 코어 기판(10)의 양면 상에 형성된 베이스 배선층(14)은 절연층(12)을 관통하는 관통홀(13)에 의해 소정의 지점에서 서로 접속된다. 베이스 배선층(14)과 다층 구조의 제 1 층인 배선층(18) 및 상기 다층 구조의 인접한 면의 배선층(18)은 절연층(16)을 관통하는 비아(17)에 의해 소정 지점에서 서로 접속된다.
미세 배선구조(30)의 상부면측 상의 배선층(34)은 반도체 패키지 상에 실장되는 반도체 소자의 전극단자와 접속(인터포저)을 위해 사용된다. 배선층(34)은, 전도성 포일이 부착되는 수지테이프(32) 상에 전도성 포일을 에칭하는 것으로 패터닝을 수행하는, 차감법(subtractive method)에 의해 형성되고, 또한 배선층(34)은 빌드업 배선구조(20)의 배선층(14, 18) 보다 더 미세하다. 상세하게는, 빌드업 배선구조(20)의 배선층(14, 18)은 최소한 약 15 내지 20㎛의 배선폭으로 형성된다. 미세 배선구조(30)의 상부 배선층(34)은 차감법 하에 10㎛ 이하의 배선폭으로 형성된다.
전도성 포일이 부착되어, 미세 배선구조(30)에 채용되는 수지테이프(32)에 따르면, 단면 구리피복 폴리이미드 필름(single-sided copper clad polyimide film)이 일반적으로 채용된다. 즉, 수지테이프로서 폴리이미드 필름을 사용하고, 전도성 포일로서 구리를 사용하며, 폴리이미드 필름의 단면(單面) 상에 구리를 부착한다. 상기 테이프에 있어서는, 예를 들면, 9㎛의 두께를 갖는 구리 포일이 20 내지 25㎛의 두께를 갖는 폴리이미드 필름의 일면에 부착된다. 이러한 구리 포일 표면의 평탄성(flatness) 및 평활성(smoothness)은 매우 높아서, 그 표면 거칠기 Ra는 0.1 이하가 된다. 따라서, 차감법(subtractive method)(에칭에 의해 상기 구리를 패터닝) 하에서 형성된 미세 배선층(34)은 구리 포일로부터 유래된 고평탄성 및 고평활성을 갖고, 접착제에 의해 베이스 부재인 수지테이프(32)에 견고하게 접착되며, 또한 수지테이프(32)의 러프닝(roughening)이 요구되지 않는다. 종래에, 배선층 사이의 접착을 확보하기 위한 베이스 부재의 표면 거칠기 Ra는 0.6 내지 0.7㎛이었다. 이 때문에 배선층의 하부층은 불가피하게 거칠어졌다.
미세 배선구조(30)의 하부면 상의 배선층(36)은 하부 빌드업 배선구조(20)와 접속을 위해 사용된다. 후에 상세하게 설명하는 바와 같이, 배선층(36)은 비아를 충전하고, 도금하고, 패터닝하는 방법으로 형성된다. 특히, 반도체 소자와의 접속을 위해 배선층을 축소시킬 필요가 없다.
빌드업 배선구조(20)와 미세 배선구조(30) 사이에 개재되어 상기 구조들을 서로 접합시키는, 접합층(25)은 열가소성 수지로 형성된다. 내구력 및 절연 특성의 견지에서는, 열가소성 폴리이미드 수지가 접합층(25)용의 재료로서 바람직하다. 폴 리이미드 수지 대신에 액정 폴리머가 사용될 수도 있다. 낮은 열팽창, 저 비용, 비친수성 특징, 및 낮은 기체 투과성 등과 관련하여서는, 액정 폴리머가 폴리이미드 수지 보다 더 유리하고, 플렉시블 기판에 대한 폴리이미드 대용으로서 자주 사용된다. 미세 배선구조(30) 및 빌드업 배선구조(20)는 접합층(25)을 관통하는 비아(27)에 의해 소정 지점에서 서로 접속된다.
도 2a 내지 3e를 참조하여 도 1에 나타낸 반도체 패키지의 제조방법을 설명하도록 한다.
먼저, 도 2a 내지 2c를 참조하여 도 1에 나타낸 빌드업 배선구조(20)를 제조하는 방법을 설명한다.
도 2a에 나타낸 빌드업 배선기판(20')이 형성된다. 상세하게는, 에폭시 수지 등의 절연 베이스 부재(12)의 양면에 구리 포일을 부착시킨, 양면 구리피복 적층 기판(double-sided copper clad laminated board)이 코어 기판(10)으로서 사용된다. 에칭에 의해 전도성 포일을 패터닝하고, 이에 따라 베이스 배선층(14)을 형성한다. 또한 양면에는 상기 베이스 배선층을 서로 접속시키는 관통홀(13)이 소정 지점에 형성된다.
에폭시 수지 등과 같은 열경화성 수지 시트의 박판으로 형성된 절연층(16); 레이저빔 가공 등에 의해 절연층(16) 내에서 개방된 비아홀; 구리 시드 도금(copper seed plating) 및 구리 전해 도금(copper electrical plating)에 의해 형성된 전도층과 비아(17); 및 화학적 에칭 등을 사용하여 전도층을 패터닝하여 형성된 배선층(18)이 양면 상의 베이스 배선층(14) 위에 순차적으로 설치된다. 이어 서, 코어 기판(10)의 양면에는 소정 배선층의 갯수에 따라 유사한 작업이 실시되고, 이런 방법으로 다층 구조의 층들을 형성시키는 것을 반복한다. 이에 따라 도시된 빌드업 배선기판(20')을 얻게 된다.
도 2b에 나타낸 바와 같이, 열가소성 수지로 형성된 접합층(25)이 빌드업 배선기판(20')의 상부면 상에 형성된다. 상세하게는, 폴리이미드 수지와 같은, 열가소성 수지 시트가 적층되고, 레이저빔 가공 등에 의해 비아홀(27')이 형성된다.
도시된 바와 같이, 솔더 레지스트층(22)이 빌드업 배선기판(20')의 하부면에 형성되고, 이에 따라 빌드업 배선구조(20)가 완성된다.
상부 및 하부 배선층(18)의 노출 부분은 니켈/금으로 도금되고, 이에 따라 배선층이 오염 또는 산화되는 것을 방지한다.
도 2c에 나타낸 바와 같이, 접합층(25)의 상부면에 형성된 비아홀(27')에는 땜납 도금이 실시되거나 전도성 수지로 채워지고, 이에 따라 범프(27)를 형성한다.
전술한 공정을 통해, 빌드업 배선구조(20)와 그 위에 설치된 접합층(25)으로 형성된 어셈블리(28)가 획득된다.
전술한 공정과는 별도로, 도 3a 내지 3e에 나타낸 바와 같이 미세 배선구조(30)를 형성한다.
도 3a에 나타낸 바와 같이, 상부면이 구리 포일(34')로 피복된 단면 구리피복 폴리이미드 필름(32)이 전도성 포일이 부착되는 수지테이프로서 사용된다. 대표적 예시방법으로, 베이스 부재인 폴리이미드 필름(32)은 약 20 내지 25㎛의 두께를 갖고, 상기 테이프에 부착된 구리 포일(34')은 9㎛의 두께를 갖는다. 후술하는 바 와 같이, 구리 포일(34')은 차감법 하에서 패터닝하는 것으로 미세 배선층(34)을 형성하기 위해 사용된다.
도 3b에 나타낸 바와 같이, 비아홀(37')은 레이저빔 가공 등에 의해 필름(32)의 하부면 내에서 개방되어 있다. 비아홀(37')은 그 하부면으로부터 필름(32)을 관통하고, 필름(32)의 상부면 상에 설치된 구리 포일(34')에 의해 차단된다.
도 3c에 나타낸 바와 같이, 하부 도체층(36') 및 비아(37)는 필름의 하부면측으로부터 구리 시드 도금(copper seed plating) 및 구리 전해 도금(copper electrical plating)에 의해 형성된다.
도 3d에 나타낸 바와 같이, 양면은 화학적 에칭 등에 의해 패터닝되고, 이에 의해 상부 배선층(34)과 하부 배선층(36)을 동시에 형성한다.
상술한 바와 같이, 상부면 상의 배선층(34)은 완성된 반도체 패키지 상에 실장되는 반도체 소자의 전극단자와 접속(인터포저)을 위해 사용된다. 배선층(34)은 필름(32)에 부착된 구리 포일을 에칭하는 것으로 패터닝을 수행하는, 차감법에 의해 형성된다. 그 결과, 세미 애더티브법에 의해 형성된 빌드업 배선구조(20)의 배선층(14, 18) 보다도 더욱 용이하게 배선층(34)을 축소시킬 수 있다.
상세하게는, 세미 애더티브법 하에서는, 에칭 대상인 배선층보다 더 두꺼운 에칭 레지스트가 요구된다. 이런 이유 때문에, 에칭된 부분은 결과적으로 높은 종횡비(aspect ratio)를 갖게되고, 세미 애더티브법에 의해 제조된 빌드업 배선구조는 고해상도를 요구하는 미세 배선에 대해 적합하지 않다. 이와 대조적으로, 차감 법(subtractive method)에 관해서는 얇은 에칭 레지스트로 충분하다. 그 결과, 고해상도를 용이하게 달성할 수 있고, 미세 패턴을 확실하게 패터닝할 수 있다.
상술한 바와 같이, 세미 애더티브법 하에서 형성된 빌드업 배선구조(20)의 배선층들(14, 18)의 최소 라인폭 일반 한계는 약 15 내지 20㎛이다. 차감법을 사용하여 형성된 미세 배선구조(30)의 상부 배선층(34)의 경우에는, 충분히 10㎛ 이하의 폭으로 라인을 형성할 수 있다. 상술한 바와 같이, 구리 포일(34') 표면의 평탄성 및 평활성은 매우 높아서, 표면 거칠기 Ra를 0.1 이하로 성취할 수 있다. 따라서, 에칭을 통해 구리 포일을 패터닝한, 차감법 하에서 형성된 미세 배선층(34)은 구리 포일의 평탄성 및 평활성에서 유래된 고평탄성 및 고평활성을 나타낸다. 또한, 미세 배선층(34)은, 접착제에 의해, 베이스 부재인 수지테이프(32)에 견고하게 부착된다.
종래에는, 도금 배선층의 접착을 확보하기 위해 베이스 부재인 수지의 표면을 Ra = 0.6~0.7㎛으로 러프닝하였다. 도금을 통해 도금 배선층 상에 형성된 배선층의 하부층은 베이스 부재와 동일한 표면 거칠기를 나타낸다. 따라서, 배선층의 두께가 균일하지 않게 되고, 이에 의해 임피던스 매칭에 문제가 발생한다.
본 발명에 따른, 배선층의 평탄성 및 평활성은 구리 포일의 평탄성 및 평활성을 직접적으로 반영한다. 이에 의해, 종래 기술의 문제점을 해결한다.
미세 배선구조(30)의 하부면측 상의 배선층(36)은 하부 빌드업 배선구조(20)와 접속을 위해 사용된다. 미세 배선구조의 상부층 상에 설치된 배선층(34)과 대조적으로, 배선층(36)은 반도체 소자와의 접속을 위해서 축소될 필요가 없다. 따라 서, 구리 도금과 구리 에칭의 방법(즉, 세미 애더티브법 하에서)에 의해 배선층(36)을 형성하는 것이 필수 요건이다.
마지막으로, 도 3e에 나타낸 바와 같이, 미세 배선층(34)이 형성된 상부면 상에 솔더 레지스트(38)를 형성해서, 미세 배선구조(30)를 완성한다. 필요한 경우, 미세 배선구조를 산화 방지용 유기 필름(OSP)으로 피복할 수도 있다.
미세 배선구조(30)가 릴투릴 라인(reel-to-reel line)으로 전도성 테이프(32) 상에 제조될 수 있으므로, 미세 배선구조를 제조하는 공정은 약 40 내지 100㎜의 비교적 작은 테이프폭으로 제한될 수 있다. 따라서, 특히 용이하게 도금층의 두께가 균일해지는 장점도 있다. 또한 에칭에서의 불균일(variation)이 작아지는 장점이 있다.
도 3a 내지 3e에 나타낸 공정을 통해 제조된 미세 배선구조(30)는, 도 2에 나타낸 공정을 통해 빌드업 배선구조(20)와 접합층(25)으로 형성된 어셈블리(28) 상에 배치되고, 그들은 진공 가열/가압 시스템에서 수행되는 가열 및 가압에 의해 서로 접착된다. 솔더로 범프(27)를 형성할 때에, 획득되는 가열 온도는 솔더 범프(27)의 리플로우(reflow) 및 열가소성 수지(25)의 가소화(유동화)를 가능하게 하는 온도에 해당한다. 상기 가열 온도는 일반적으로 열가소성 수지의 가소화 온도보다 더 높은 리플로우 온도에 따라 결정된다. Sn 단독 또는 Sn-Ag(-Cu) 합금 등과 같은 무납 솔더(Pb-free solder)가 사용될 경우, 어셈블리는 무납 솔더의 퓨징 온도(fusing point) 보다 더 높은 250 내지 300도의 온도에서 가열되어야만 한다. 솔더가 아닌 전도성 수지로 범프(27)를 형성하는 경우, 전도성 수지의 가소화 온도 또는 접합층 수지의 가소화 온도에 따라(어느 온도가 높은지 관계없이) 상기 가열 온도가 결정된다.
대표적 제조예로서, 빌드업 배선구조(20)와 접합층(25)으로 구성된 어셈블리(28)는 큰 사이즈의 다중 어셈블리 기판 상에 형성된다. 상술한 바와 같이, 미세 배선기판(30)은 릴투릴 라인으로 전도성 테이프(32) 상에서 제조된다. 따라서, 어셈블리(28)와 미세 배선구조(30)는, 큰 사이즈의 기판이 부분품으로 분리된 후 및 각 어셈블리(28)가 각 미세 배선구조(30)에 배치된 후에, 서로 접착될 수 있다. 이와 다르게, 어셈블리(28)와 미세 배선구조(30)는, 테이프(32)가 부분품으로 분리된 후 및 미세 배선구조(30)가 큰 사이즈 기판 상의 각 어셈블리(28)에 배치된 후에, 서로 접착될 수도 있다. 후자의 경우에, 큰 사이즈 기판이 중간 사이즈의 다중 어셈블리 기판으로 절단된 후에 접착을 수행할 수도 있다.
본 실시예에서는, 코어 기판(10)을 사용하여 빌드업 배선구조(20)를 제조하였다. 그러나, 빌드업 배선구조는 상기 코어 기판에 특히 한정되는 것이 아니며, 코어 없는 구조가 채택될 수도 있다.
본 발명에 따르면, 종래 기술의 한계를 극복하여 배선을 축소시킨 반도체 패키지 및 그 반도체 패키지의 제조방법을 제공한다.
본 발명의 예시적인 실시예에 관해 설명하였지만, 본 기술 분야에서 통상의 지식을 가진 자에게는 본 발명으로부터 일탈되지 않는 범위 내에서 다양한 변경 및 수정을 가할 수 있다는 것은 명백하다. 따라서, 첨부된 청구범위는 본 발명의 취지 및 목적 범위 내의 변경 및 수정 사항들을 모두 포괄하는 것으로 해석되어야만 한 다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 패키지 구조를 나타낸 단면도.
도 2a 내지 2c는 본 발명의 바람직한 실시예에 따라, 도 1에 나타낸 반도체 패키지의 빌드업 배선구조 및 접합층의 어셈블리를 제조하는 공정을 나타낸 단면도.
도 3a 내지 3e는 본 발명의 바람직한 실시예에 따라, 도 1에 나타낸 반도체 패키지의 미세 배선구조를 제조하는 공정을 나타낸 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
100: 반도체 패키지
10: 코어 기판 12: 베이스 부재
14, 18: 배선층 16: 절연층
20: 빌드업 배선구조 22: 솔더 레지스트층
25: 접합층 27: 범프
30: 미세 배선구조 32: 수지테이프
34, 36: 배선층 38: 솔더 레지스트층

Claims (7)

  1. 수지로 형성된 절연층과 전도성 도금층으로 형성된 배선층이 서로 겹쳐지도록 적층된 빌드업 배선구조;
    전도성 포일이 부착되는 수지테이프 상에 전도성 포일을 패터닝하여 형성되고, 상기 빌드업 배선구조의 배선층보다 더 미세한 배선층을 포함하는 미세 배선구조; 및
    열가소성 수지로 형성되고 상기 빌드업 배선구조와 상기 미세 배선구조 사이에 개재되어 상기 구조들을 서로 접착시키는 접합층을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 수지테이프는 폴리이미드 필름으로 형성되고, 상기 전도성 포일은 구리로 형성되는 것을 특징으로 하는 반도체 패키지.
  3. 제 2 항에 있어서,
    상기 전도성 포일의 표면 거칠기 Ra는 0.1 이하인 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 미세 배선구조의 상부측의 배선층 폭은 10㎛ 이하인 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 접합층은 열가소성 폴리이미드 수지로 형성되는 것을 특징으로 하는 반도체 패키지.
  6. a) 수지로 형성된 절연층과 전도성 도금층으로 형성된 배선층을 서로 겹쳐지도록 적층시켜서, 빌드업 배선구조를 형성하는 단계;
    b) 상기 빌드업 배선구조 상에 열가소성 수지층을 형성하는 단계;
    c) 전도성 포일이 부착되는 수지테이프 상에 전도성 포일을 패터닝하는 것에 의해 상기 빌드업 배선구조의 배선층보다 더 미세한 배선층을 형성하여, 미세 배선구조를 형성하는 단계; 및
    d) 상기 빌드업 배선구조의 상기 열가소성 수지층 상에 놓인, 상기 미세 배선구조를 가열 및 가압하여 상기 열가소성 수지층을 가소화하고, 이에 의해 상기 구조들을 서로 접착시키는 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조방법.
  7. 제 6 항에 있어서,
    상기 c) 단계에서, 상기 미세 배선구조는 릴투릴 라인(reel-to-reel line)으 로 상기 수지테이프 상에 제조되는 것을 특징으로 하는 반도체 패키지 제조방법.
KR1020070115459A 2006-11-15 2007-11-13 반도체 패키지 및 그 제조방법 KR20080044174A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00309452 2006-11-15
JP2006309452A JP2008124398A (ja) 2006-11-15 2006-11-15 半導体パッケージおよびその製造方法

Publications (1)

Publication Number Publication Date
KR20080044174A true KR20080044174A (ko) 2008-05-20

Family

ID=39474775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115459A KR20080044174A (ko) 2006-11-15 2007-11-13 반도체 패키지 및 그 제조방법

Country Status (4)

Country Link
US (1) US20080128911A1 (ko)
JP (1) JP2008124398A (ko)
KR (1) KR20080044174A (ko)
TW (1) TW200822333A (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090189289A1 (en) * 2008-01-27 2009-07-30 International Business Machines Corporation Embedded constrainer discs for reliable stacked vias in electronic substrates
JP2010034197A (ja) * 2008-07-28 2010-02-12 Fujitsu Ltd ビルドアップ基板
US9142533B2 (en) 2010-05-20 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate interconnections having different sizes
US9425136B2 (en) 2012-04-17 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Conical-shaped or tier-shaped pillar connections
US9646923B2 (en) 2012-04-17 2017-05-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, methods of manufacture thereof, and packaged semiconductor devices
US9299674B2 (en) 2012-04-18 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Bump-on-trace interconnect
US9111817B2 (en) 2012-09-18 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Bump structure and method of forming same
KR20140134479A (ko) * 2013-05-14 2014-11-24 삼성전기주식회사 인쇄회로기판
US9192048B1 (en) * 2014-06-20 2015-11-17 Avago Technologies General Ip (Singapore) Pte. Ltd. Bonding pad for printed circuit board and semiconductor chip package using same
JP6497486B2 (ja) * 2016-10-27 2019-04-10 株式会社村田製作所 多層基板およびその製造方法
JP7001530B2 (ja) 2018-04-16 2022-01-19 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4199198B2 (ja) * 2003-01-16 2008-12-17 富士通株式会社 多層配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2008124398A (ja) 2008-05-29
TW200822333A (en) 2008-05-16
US20080128911A1 (en) 2008-06-05

Similar Documents

Publication Publication Date Title
KR20080044174A (ko) 반도체 패키지 및 그 제조방법
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
US8177577B2 (en) Printed wiring board having a substrate with higher conductor density inserted into a recess of another substrate with lower conductor density
JP4767269B2 (ja) 印刷回路基板の製造方法
JP4555852B2 (ja) 回路基板の製造方法
JPWO2007046459A1 (ja) 多層プリント配線基板及びその製造方法
KR100257926B1 (ko) 회로기판형성용다층필름 및 이를 사용한 다층회로기판 및 반도체장치용패키지
KR100690480B1 (ko) 접속 기판, 및 이 접속 기판을 이용한 다층 배선판과반도체 패키지용 기판 및 반도체 패키지, 및 이들의 제조방법
JP3299679B2 (ja) 多層配線基板及びその製造方法
US8161634B2 (en) Method of fabricating a printed circuit board
JP2008263188A (ja) 回路基板の製造方法
JP4129166B2 (ja) 電解銅箔、電解銅箔付きフィルム及び多層配線基板と、その製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
JP2002076578A (ja) プリント配線板及びその製造方法
KR100716809B1 (ko) 이방전도성필름을 이용한 인쇄회로기판 및 그 제조방법
KR101204083B1 (ko) 전기소자 내장 다층 연성 인쇄회로기판 및 그 제조 방법
JPH1154926A (ja) 片面回路基板およびその製造方法
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP4899409B2 (ja) 多層プリント配線基板及びその製造方法
JP2005045187A (ja) 回路基板の製造方法、回路基板および多層回路基板
JP4892924B2 (ja) 多層プリント配線基板及びその製造方法
US20230063719A1 (en) Method for manufacturing wiring substrate
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JPH11191482A (ja) プリント配線板の製造方法
JP2004207266A (ja) 接続基板の製造方法、および多層配線板の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid