CN102484952A - 部分多层配线基板及其制造方法 - Google Patents
部分多层配线基板及其制造方法 Download PDFInfo
- Publication number
- CN102484952A CN102484952A CN2010800394234A CN201080039423A CN102484952A CN 102484952 A CN102484952 A CN 102484952A CN 2010800394234 A CN2010800394234 A CN 2010800394234A CN 201080039423 A CN201080039423 A CN 201080039423A CN 102484952 A CN102484952 A CN 102484952A
- Authority
- CN
- China
- Prior art keywords
- base material
- insulating properties
- properties base
- circuit pattern
- electroconductive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
- H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
- H05K3/281—Applying non-metallic protective coatings by means of a preformed insulating foil
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
本发明提供一种部分多层配线基板,即使不另行进行镀金等保护处理也不使母版印刷基板的电路露出。该多层配线基板具有:第1绝缘性基材(11),在其一侧主面形成有第1导电性电路图案(21),和第2绝缘性基材(12),其层叠在第1绝缘性基材(11)的一侧主面侧,并且在其一侧主面形成有第2导电性电路图案(22),该第2导电性电路图案(22)比形成有上述第1导电性电路图案(21)的区域小;其中,第1导电性电路图案(21)被第2绝缘性基材(12)的另一侧主面所覆盖。
Description
技术领域
本发明涉及用于移动电话等的、局部层叠数不同的部分多层配线基板及其制造方法。
背景技术
关于局部层叠数不同的部分多层配线基板,特别是包含刚性部分和挠性部分的刚柔印刷配线基板,已知有以下的多层配线板的制造方法:将外形被加工成比母版印刷配线基板的外形小的设有配线电路的基板,贴合于母版印刷基板时,在该贴合工序前后,形成使设有配线电路的基板的贴合部分开口的覆盖层(专利文献1)。
专利文献1:日本特开2008-288612号公报
发明内容
然而,按照现有技术,形成使设有配线电路的基板的贴合部分开口的覆盖层时,在覆盖层的开口和设有配线电路的基板之间生成间隙,母版印刷基板的电路将会从该间隙露出,因此,必须对露出的电路另行进行镀金层等保护处理,存在工序增加的问题。
本发明要解决的课题是提供一种部分多层配线基板,其即使不另行进行镀金等保护处理也处于能保护配线基板的电路的状态,同时局部层叠有带配线电路的基板。
本发明通过以下方式解决上述课题。即,部分多层配线基板具有:第1绝缘性基材,在其一侧主面形成有第1导电性电路图案;和第2绝缘性基材,其层叠于所述第1绝缘性基材的一侧主面侧、且在其一侧主面形成有第2导电性电路图案,该第2导电性电路图案比形成有所述第1导电性电路图案的区域小;其中,所述第1导电性电路图案被所述第2绝缘性基材的另一侧主面所覆盖。
上述发明中,可以对所述第1绝缘性基材的一侧主面中未形成所述第1导电性电路图案的区域和/或所述第2绝缘性基材的一侧主面中未形成所述第2导电性电路图案的区域进行粗面化。
上述发明中,可以是以下构成:还具备第3绝缘性基材,其层叠于所述第2绝缘性基材的一侧主面侧,并且在其一侧主面形成有第3导电性电路图案;并且,以所述第3绝缘性基材的另一侧主面与所述第2绝缘性基材的一侧主面相接的方式,在所述第2绝缘性基材上层叠所述第3绝缘性基材。
上述发明中,可以按以下方式构成:具有:第4导电性电路图案,其形成在所述第1绝缘性基材的另一侧主面;第5绝缘性基材,其层叠在所述第1绝缘性基材的另一侧主面侧,并且在其另一侧主面形成有第5导电性电路图案,该第5导电性电路图案比形成有所述第4导电性电路图案的区域小;第6绝缘性基材,其层叠在所述第5绝缘性基材的另一侧主面侧,并且在其另一侧主面形成有第6导电性电路图案;其中,所述第4导电性电路图案被所述第5绝缘性基材的一侧主面所覆盖,所述第5导电性电路图案被所述第6绝缘性基材的一侧主面所覆盖。
基于其他观点的本发明中,通过以下方式解决上述课题。即,准备在第1绝缘性基材的一侧主面层叠有第1导电层的第1片材、和在第2绝缘性基材的一侧主面层叠有第2导电层的第2片材,除去所述第1片材第1导电层的规定部而在所述第1绝缘性基材的一侧主面形成第1导电性电路图案,并以所述第2绝缘性基材的另一侧主面覆盖所述第1导电性电路图案的方式粘贴所述第2片材,除去所述粘贴的第2片材第2导电层的规定部而在所述第2绝缘性基材的一侧主面形成第2导电性电路图案。
上述发明中,还可以具有准备在第3绝缘性基材的一侧主面层叠有第3导电层的第3片材的工序,在所述第2导电性电路图案形成后,以所述第3绝缘性基材的另一侧主面与所述第2导电性电路图案相接的方式粘贴所述第3片材,除去所述粘贴的第3片材第3导电层的规定部而在所述第3绝缘性基材的一侧主面形成第3导电性电路图案。
上述发明中,可以在最上层形成覆盖绝缘性基材的导电性电路图案的保护层。
本发明中,由于第1导电性电路图案被第2绝缘性基材的另一主面所覆盖,所以能够通过形成有第2导电性电路图案的第2绝缘性基材保护第1导电性电路图案的整体。其结果不需要另行镀金等保护处理,能够使工序简化。而且,本发明中的部分多层配线基板,由于不需要另行设置用于覆盖设有多层部分的部分以外的导电性电路图案的覆盖层,所以能够使部分多层配线基板的厚度薄化。因此,与现有的方法相比,根据本发明的部分多层配线基板的制造方法能够减少材料费,并且能够提供更柔软的部分多层配线基板。
附图说明
图1A是本发明的实施方式的部分多层配线基板的俯视图。
图1B是沿图1A所示的IB-IB线的截面图。
图2A是用于说明图1A和图1B表示的部分多层配线基板的的制造方法的第1工序图。
图2B是用于说明图1A和图1B表示的部分多层配线基板的制造方法的第2工序图。
图3A是用于说明本发明其他实施方式的部分多层配线基板的制造方法的第1工序图。
图3B是用于说明本发明其他实施方式的部分多层配线基板的制造方法的第2工序图。
具体实施方式
(第1实施方式)
以下,根据附图对本发明的第1实施方式的部分多层配线基板1进行说明。
图1A是本实施方式的部分多层配线基板的俯视图,图1B是沿图1A所示的IB-IB线的截面图。如图1A和图1B所示,本实施方式的部分多层配线基板1具有层叠数与其他部分不同的多层部分2。
如图1B所示,在第1绝缘性基材11的一侧主面11A形成有第1导电性电路图案21。另外,在层叠于第1绝缘性基材11的一侧主面侧的第2绝缘性基材12的一侧主面12A形成有第2导电性电路图案22。并且,在层叠于第2绝缘性基材12的一侧主面12A侧的第3绝缘性基材13上形成有第3导电性电路图案23。如该图所示,实施方式的部分多层配线基板具有如下的部分多层结构:形成有第2导电性电路图案22、第3导电性电路图案23的区域的面积小于形成有第1导电性电路图案21的区域的面积。
如此地,本实施方式的部分多层配线基板1,从最下层是以第1绝缘性基材11、第1导电性电路图案21、第2绝缘性基材12、第2导电性电路图案22、第3绝缘性基材13、第3导电性电路图案23以及保护层40的顺序介由粘合剂30间接或直接层叠而成的。第3导电性电路图案23露出的开口K成为电子部件的安装部分。应予说明,多层部分2也可以形成于第1绝缘性基材11的另一侧主面11B侧。
具体而言,本实施方式中,形成于第1绝缘性基材11的一侧主面11A的第1导电性电路图案21被第2绝缘性基材12的另一侧主面12B所覆盖。换言之,第2绝缘性基材12的另一侧主面12B夹着第1导电性电路图案21,与第1绝缘性基材11的一侧主面11A相接。应予说明,第2绝缘性基材12的另一侧主面12B和第1绝缘性基材11的一侧主面11A通过粘合剂粘合。
另外,第3绝缘性基材13,以该第3绝缘性基材13的另一侧主面13B与第2绝缘性基材12的一侧主面12A相接的方式,层叠于第2绝缘性基材12上。
如该图所示,本实施方式的部分多层配线基板1,通过层叠在上层侧的配线基板的绝缘性基材10的其他主面(背面)覆盖该下层的导电性电路图案20,因此,无需对设有多层部分2的部分以外的导电性电路图案20上设置覆盖层。
在多层部分以外的区域设置覆盖层,则多层部分的保护层的开口需要设置成能使多层部分层叠的足够的间隙(clearance),这样则多层部分和覆盖层之间产生间隙,其结果需要另行进行镀金等保护处理。与此相对,本实施方式中,因为通过第2绝缘性基材的其他主面覆盖第1导电性电路图案21,所以根本没有间隙,不需要另行进行镀金等保护处理。其结果如后所述能够使制造工序简化。
而且,本实施方式的部分多层配线基板1,因无需另行设置用于覆盖设有多层部分2的部分以外的导电性电路图案20的覆盖层,所以能够使部分多层配线基板1的厚度薄化。如此地,与现有的方法相比,根据本实施方式的部分多层配线基板的制造方法能够减少材料费,并且能够提供更柔软的部分多层配线基板。
换言之,如图1B所示,多层部分2中,因为在导电性电路图案20(21、22、23)之间仅存在1层绝缘性基材10(12、13)和使这些绝缘性基材10相互粘合的1层粘合剂层,所以能够使部分多层配线基板1的整体的厚度薄化。
接着,根据图2A和图2B对本实施方式的部分多层配线基板1的制造方法进行说明。图2A表示形成第2导电性电路图案22的工序,图2B表示形成第3导电性电路图案23和覆盖该其的保护层40的工序。
首先,准备如图2A(a)所示的在第1绝缘性基材11的一侧主面11A粘贴有第1导电层21P的第1片材51。第1片材51是在聚酰亚胺(PI)等具有挠性的、厚度为10μm~75μm的树脂性片材(第1绝缘性基材11)的一侧主面形成有铜等金属箔的片材。作为第1绝缘性基材11,也可以使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)等。
接着,使用氯化铜或碱性腐蚀液等进行蚀刻处理,除去第1导电层21P的规定部,如同图(b)所示,在第1绝缘性基材11的一侧主面11A形成第1导电性电路图案21。通过蚀刻处理除去第1导电层21P的规定部时,在第1绝缘性基材11的一侧主面11A中的未形成第1导电性电路图案21的区域出现第1绝缘性基材11被粗面化了的面。本实施方式中,至少第1绝缘性基材11的一侧主面11A中的未形成第1导电性电路图案21的区域的表面粗糙度比第1绝缘性基材11的另一侧主面11B的表面粗糙度大。
这是由于以下原因导致的。本实施方式的第1片材51是第1绝缘性基材11和第1导电层21P贴合而构成,而在制作第1片材51时,为了提高第1绝缘性基材11和第1导电层21P的粘合强度,将第1导电层21P的粘合面粗面化。在该粗面化了的粘合面粘贴第1绝缘性基材11的一侧主面11A时,形成于第1导电层21P的粘合面的凹凸形状被转印到第1绝缘性基材11的一侧主面11A,在第1绝缘性基材11的一侧主面11A形成凹凸。其后,通过蚀刻处理除去第1导电层21P时,粗面化了的第1绝缘性基材11的一侧主面11A将会露出。因此,在除去了第1导电层21P的区域,即未形成第1导电性电路图案21的区域上露出粗面化了的面。因为粗面化了的面的凹凸使表面积增大,所以有助于第1绝缘性基材11的一侧主面和层叠于其上的第2绝缘性基材12的另一侧主面12B的粘合性的提高。
应予说明,粗面化了的区域的表面具有凹凸,成为中心线平均粗糙度(Ra)、最大高度(Rmax)、十点平均高度(Rz)等表面粗糙度处于规定值域的状态。
在上述同图(a)(b)的工序前后,准备在第2绝缘性基材12的一侧主面12A层叠有第2导电层22P的第2片材52。本实施方式中,为了抑制热引起的收缩的影响,使用与第1片材51相同材质的片材作为第2片材52。通过层叠热膨胀系数几乎相同的基材,从而在因热等因素引起收缩时不易引起弯曲,能够减轻作用于贴合部分的力,能够确保可靠性。
接着,将准备好的第2片材52介由环氧系粘合剂30粘贴在同图(b)的工序中制成的形成有第1导电性电路图案21的第1绝缘性基材11的一侧主面11A侧。第1导电性电路图案21的电路的凹凸的间隙将被粘合剂30所填埋。
进而,如同图(d)所示,在规定的加热·加压环境下,用压模从两主面侧压紧,将第2片材52粘贴于第1绝缘性基材11的一侧主面11A侧。
同图(e)表示从压模脱模后成为一体的第2片材52和第1绝缘性基材11。
进而,使用氯化铜或碱性腐蚀液等进行蚀刻处理,除去第2导电层22P的规定部,如同图(f)所示,在第2绝缘性基材12的主面12A形成第2导电性电路图案22。如上所述,通过蚀刻处理除去第2导电层22P的规定部,所以未形成第2导电性电路图案22的第2绝缘性基材12的一侧主面12A被粗面化。因此,能够提高第2绝缘性基材12的一侧主面12A和后述的第3绝缘性基材13的另一侧主面13B的粘合性。
接着,根据图2B说明形成第3导电性电路图案23和覆盖其的保护层40的工序。
首先,如图2B(a)所示,准备在第3绝缘性基材13的一侧主面13A层叠有第3导电层23P的第3片材53。第3片材53成型为比第1片材51小。本实施方式中,为了抑制热引起的收缩的影响,使用与第1片材51相同材质的片材作为第3片材53。
然后,将准备好的第3片材53介由粘合剂30粘贴在已制成的形成有第2导电性电路图案22的第2绝缘性基材12的一侧主面12A侧。
然后,虽未图示,但在规定的加热·加压环境下,用压模从两主面侧压紧,将第3片材53粘贴于第2绝缘性基材12的一侧主面12A侧。同图(b)表示从未图示的压模脱模而成为一体的第3片材53、第2绝缘性基材12和第1绝缘性基材11。
接着,使用氯化铜或者碱性腐蚀液等进行蚀刻处理,除去第3导电层23P的规定部,如同图(c)所示,在第3绝缘性基材13的主面13A形成第3导电性电路图案23。如上所述,通过蚀刻处理除去了第3导电层23P的规定部,且未形成第3导电性电路图案23的第3绝缘性基材13的一侧主面13A被粗面化。因此,能够提高未形成第3导电性电路图案23区域的第3绝缘性基材13的一侧主面和后述的保护层40的粘合性。并且,将第3绝缘性基材13层叠多个时还能够提高第3绝缘性基材13相互间的粘合性。
在形成第3导电性电路图案23后再层叠多个第3绝缘性基材13时,将重复同图(b)和(c)的工序。
层叠第3绝缘性基材13直到达到目标层叠数为止后,如同图(d)所示,在位于最上层的绝缘性基材(本例中为第3绝缘性基材13)之上层叠保护层40,用保护层40覆盖第3导电性电路图案23。保护层40的形式没有特别限定。可以通过使用涂料器涂敷以环氧树脂、聚酰亚胺树脂为基础的表面涂料来形成,也可以使用片状的保护片材。
最后,如同图(e)所示,在规定的加热·加压环境下,用压模从两主面侧压紧,使保护层40、第3片材53、第2绝缘性基材12、第1绝缘性基材11成为一体,得到上述图1A和图1B所示的部分多层配线基板1。
如以上说明那样,根据第1实施方式的制造方法,由于在第1导电性电路图案21上层叠第2片材52后形成第2导电性电路图案22,所以通过第1绝缘性基材11侧(下层侧)的导电性电路图案20,能够以第2绝缘性基材12的其他主面12B覆盖第1导电性电路图案21。因此,无需对设有多层部分2的部分以外的导电性电路图案20另行设置覆盖层,能够使制造工序简化。
换言之,在另行形成具有绝缘层和导电层的多层基板并层叠这些多层基板而制成的基板中,位于多层部分以外的区域的导电性电路将会露出,所以需要在该多层部分以外的区域形成覆盖层。与此相对,本实施方式的部分多层配线基板1中,形成有成为多层部分2的第2导电性电路图案22的第2绝缘性基材12的其他主面将覆盖第1导电性电路图案21,所以无需另行形成覆盖层。其结果,能够使制造工序简化。
而且,由于本实施方式的制造方法中,无需另行设置覆盖层,因此多层部分2和覆盖层之间没有间隙,所以无需进行用于填补间隙的镀金等。在这点上也能够实现制造工序的简单化。因此,与现有的方法相比,根据本实施方式的部分多层配线基板的制造方法能够减少材料费,并且能够提供更柔软的部分多层配线基板。
(第2实施方式)
以下,根据图3A和图3B对本发明第2实施方式的部分多层配线基板1的其他制造方法进行说明。本实施方式的部分多层配线基板1是在第1绝缘性基材11的两主面形成有多层部分2。图3A表示形成第2导电性电路图案22和第5导电性电路图案25的工序,图3B表示形成第6导电性电路图案23以及覆盖其的保护层40的工序。
首先,准备第1片材51′。如图3A(a)所示,第1片材51′是在聚酰亚胺(PI)等具有挠性的、厚度为10μm~75μm的树脂性片材(第1绝缘性基材11)的两主面形成有铜等金属箔的片材。具体而言,在第1绝缘性基材11的一侧主面11A粘贴有第1导电层21P,在另一侧主面11B粘贴有第4导电层24P。
接着,使用氯化铜或者碱性腐蚀液等进行蚀刻处理,除去第1导电层21P的规定部,同时除去第4导电层24P的规定部。然后,如同图(b)所示,在第1绝缘性基材11的一侧主面11A形成第1导电性电路图案21,在第1绝缘性基材11的另一侧主面11B形成第4导电性电路图案24。第1绝缘性基材11的两主面11A、11B中的未形成第1导电性电路图案21、第4导电性电路图案24的区域的表面通过蚀刻处理而粗面化。
另外,在同图(a)(b)的工序前后,准备在第2绝缘性基材12的一侧主面12A层叠有第2导电层22P的第2片材52、和第5绝缘性基材15的另一侧主面15B形成有第5导电层25P的第5片材55。本实施方式中,第2片材52、第5片材55优选为与第1片材51相同材质的片材。
然后,如同图(c)所示,将准备好的第5片材55介由粘合剂30分别层叠在同图(b)的工序中制成的形成有第1导电性电路图案21和第4导电性电路图案24的第1绝缘性基材11的两主面11A、11B。
进而,虽未图示,但在规定的加热·加压环境下,用压模从两主面侧压紧,将第2片材52和第5片材55粘贴于第1绝缘性基材11的两主面11A、11B。
同图(d)中表示从压模脱模而成为一体的第2片材52、第5片材55以及第1绝缘性基材11。
另外,使用氯化铜或者碱性腐蚀液等进行蚀刻处理,除去第2导电层22P的规定部,并除去第5导电层25P的规定部。
由此,如同图(e)所示,在第2绝缘性基材12的一侧主面12A形成第2导电性电路图案22,在第5绝缘性基材15的另一侧主面15B形成第5导电性电路图案25。
如上所述,通过蚀刻处理除去第2导电层22P和第5导电层25P的规定部,由此,未形成第2导电性电路图案22、第5导电性电路图案25的第2绝缘性基材12的一侧主面12A和第5绝缘性基材15的另一侧主面15B被粗面化。因此,能够提高第2绝缘性基材12的一侧主面12A与后述第3绝缘性基材13的另一侧主面13B的粘合性以及第5绝缘性基材15的另一侧主面15B与后述第6绝缘性基材16的一侧主面16A的粘合性。
接着,根据图3B说明形成第6导电性电路图案23以及覆盖其的保护层40的工序。
首先,如图3B(a)所示,准备在第3绝缘性基材13的一侧主面13A层叠有第3导电层23P的第3片材53和在第6绝缘性基材16的另一侧主面16B形成有第6导电层26P的第6片材56。第3片材53和第6片材56形成为比第1片材51小。本实施方式中,第3片材53和第6片材56优选为与第1片材51相同材质的片材。
然后,将准备好的第3片材53介由粘合剂30层叠在形成有第2导电性电路图案22的第2绝缘性基材12的一侧主面12A侧。同样地将第6片材56介由粘合剂30层叠在形成有第5导电性电路图案25的第5绝缘性基材15的另一侧主面15B侧。
在规定的加热·加压环境下,用压模从两主面侧压紧,将第3片材53粘贴于第2绝缘性基材12的一侧主面12A侧,将第6片材56粘贴于第5绝缘性基材15的另一侧主面15B侧。
同图(b)表示从未图示的压模脱模而成为一体的第3片材53、第2绝缘性基材12、第1绝缘性基材11、第5绝缘性基材15和第6片材56。
接着,通过蚀刻处理除去第3导电层23P的规定部和第6导电层26P的规定部,如同图(c)所示,在第3绝缘性基材13的一侧主面13A形成第3导电性电路图案23,并在第6绝缘性基材16的另一侧主面16B形成第6导电性电路图案26。与图2A和2B表示的例子同样地,未形成第3导电性电路图案23的第3绝缘性基材13的一侧主面13A、未形成第6导电性电路图案26的第6绝缘性基材16的另一侧主面16B被粗面化。因此,与上述例子同样地提高与进行层叠的如后述的保护层40等的层之间的粘合性。
在形成第3导电性电路图案23、第6导电性电路图案26后再层叠多个第3绝缘性基材13、第6绝缘性基材16时,将重复同图(a)~(c)的工序。
接着,如同图(d)所示,在第2导电性电路图案22、第3导电性电路图案23、第4导电性电路图案24以及第5导电性电路图案25的形成处,使用钻头或激光器形成沿纵向贯通部分多层配线基板1的贯通孔60。在贯通孔60的内侧面,使用一般的化学镀铜法、电解镀铜法实施镀铜,形成镀层61。当然也可以通过其它金属等的导电材料形成镀层61。
层叠第3绝缘性基材13、第6绝缘性基材16直到成为目标层叠数后,如同图(d)所示,在位于最上层的绝缘性基材(本例中为第3绝缘性基材13和第6绝缘性基材16)上层叠保护层40,通过保护层40分别覆盖第3导电性电路图案23和第6导电性电路图案26。
最后,如同图(e)所示,在规定的加热·加压环境下,用压模从两主面侧压紧,使保护层40、第3绝缘性基材13、第2绝缘性基材12、第1绝缘性基材11、第5绝缘性基材15、第6绝缘性基材16成为一体,得到部分多层配线基板1。
如以上说明,根据第1实施方式的部分多层配线基板1的制造方法,因为在第1导电性电路图案21和/或第4导电性电路图案24上层叠第2片材52和/或第5片材55后,形成第2导电性电路图案22和/或第5导电性电路图案25,所以能够以第2绝缘性基材12的其他主面12B、第5绝缘性基材15的一侧主面15A覆盖第1绝缘性基材11的导电性电路图案21、24。因此,无需对设置有多层部分2的部分以外的导电性电路图案20另行设置覆盖层,能够使制造工序简化。
换言之,在另行形成具有绝缘层和导电层的多层基板并将其层叠而制成的基板中,由于位于多层部分以外的区域的导电性电路将会露出,所以必须在该多层部分以外的区域形成覆盖层。与此相对,本实施方式的部分多层配线基板1中,因为形成有成为多层部分2的第2导电性电路图案22的第2绝缘性基材12的其他主面12B将覆盖第1导电性电路图案21,并且形成有第5导电性电路图案25的第5绝缘性基材15的一侧主面15A将覆盖第4导电性电路图案24,所以无需另行形成覆盖层。其结果,能够使制造工序简化。
而且,本实施方式的制造方法中,由于无需另行设置覆盖层,所以在多层部分2和覆盖层之间不存在间隙,无需进行用于填补间隙的镀金等。在这点上也能够实现制造工序的简单化。因此,与现有的方法相比,根据本实施方式的部分多层配线基板的制造方法能够减少材料费、而且能够提供更柔软的部分多层配线基板。
以上说明的实施方式是为了便于理解本发明而记载的,不是为了限定本发明而记载的。因此,上述实施方式中公开的各要素主旨是还包含属于本发明的技术范围的全部设计变更以及等效物。
符号说明
1...部分多层配线基板
2...多层部分
10...绝缘性基材
11...第1绝缘性基材,12...第2绝缘性基材,13...第3绝缘性基材
15...第5绝缘性基材,16...第6绝缘性基材
20...导电性电路图案
21...第1导电性电路图案,22...第2导电性电路图案
23...第3导电性电路图案,24...第4导电性电路图案
25...第5导电性电路图案,26...第6导电性电路图案
30...粘合剂
40...保护层
51...第1片材,52...第2片材,53...第3片材
60...贯通孔
61...镀层
Claims (7)
1.一种部分多层配线基板,其特征在于,具有:
第1绝缘性基材,在其一侧主面形成有第1导电性电路图案,和
第2绝缘性基材,其层叠在所述第1绝缘性基材的一侧主面侧,并且在其一侧主面形成有第2导电性电路图案,该第2导电性电路图案比形成有所述第1导电性电路图案的区域小;
所述第1导电性电路图案被所述第2绝缘性基材的另一侧主面所覆盖。
2.根据权利要求1所述的部分多层配线基板,其特征在于,所述第1绝缘性基材的一侧主面中的未形成所述第1导电性电路图案的区域和/或所述第2绝缘性基材的一侧主面中的未形成所述第2导电性电路图案的区域被粗面化。
3.根据权利要求1或2所述的部分多层配线基板,其特征在于,还具有第3绝缘性基材,其层叠在所述第2绝缘性基材的一侧主面侧,在其一侧主面形成有第3导电性电路图案;
所述第3绝缘性基材,以所述第3绝缘性基材的另一侧主面与所述第2绝缘性基材的一侧主面相接的方式层叠于所述第2绝缘性基材。
4.根据权利要求1~3中任一项所述的部分多层配线基板,其特征在于,具有:
第4导电性电路图案,其形成在所述第1绝缘性基材的另一侧主面,
第5绝缘性基材,其层叠在所述第1绝缘性基材的另一侧主面侧,并且在其另一侧主面形成有第5导电性电路图案,该第5导电性电路图案比形成有所述第4导电性电路图案的区域小,和
第6绝缘性基材,其层叠在所述第5绝缘性基材的另一侧主面侧,并且在其另一侧主面形成有第6导电性电路图案;
所述第4导电性电路图案被所述第5绝缘性基材的一侧主面所覆盖,所述第5导电性电路图案被所述第6绝缘性基材的一侧主面所覆盖。
5.一种部分多层配线基板的制造方法,其特征在于,
准备在第1绝缘性基材的一侧主面层叠有第1导电层的第1片材和在第2绝缘性基材的一侧主面层叠有第2导电层的第2片材,
除去所述第1片材的第1导电层的规定部而在所述第1绝缘性基材的一侧主面形成第1导电性电路图案,
以通过所述第2绝缘性基材的另一侧主面覆盖所述第1导电性电路图案的方式粘贴所述第2片材,
除去所述粘贴的第2片材的第2导电层的规定部而在所述第2绝缘性基材的一侧主面形成第2导电性电路图案。
6.根据权利要求5所述的部分多层配线基板的制造方法,其中,还具有准备在第3绝缘性基材的一侧主面层叠有第3导电层的第3片材的工序,
在所述第2导电性电路图案形成后,以所述第3绝缘性基材的另一侧主面与所述第2导电性电路图案相接的方式粘贴所述第3片材,
除去所述粘贴的第3片材的第3导电层的规定部而在所述第3绝缘性基材的一侧主面形成第3导电性电路图案。
7.根据权利要求5或6所述的部分多层配线基板的制造方法,其中,形成覆盖位于最上层的绝缘性基材的导电性电路图案的保护层。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009262599 | 2009-11-18 | ||
JP2009-262599 | 2009-11-18 | ||
PCT/JP2010/062612 WO2011061969A1 (ja) | 2009-11-18 | 2010-07-27 | 部分多層配線基板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102484952A true CN102484952A (zh) | 2012-05-30 |
Family
ID=44059454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010800394234A Pending CN102484952A (zh) | 2009-11-18 | 2010-07-27 | 部分多层配线基板及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20120222887A1 (zh) |
JP (1) | JPWO2011061969A1 (zh) |
CN (1) | CN102484952A (zh) |
TW (1) | TW201119540A (zh) |
WO (1) | WO2011061969A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107850966A (zh) * | 2015-07-31 | 2018-03-27 | 住友金属矿山股份有限公司 | 导电性基板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238965A (ja) * | 1998-02-20 | 1999-08-31 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JP2000223835A (ja) * | 1999-01-29 | 2000-08-11 | Canon Inc | 多層配線板 |
CN1407847A (zh) * | 2001-06-27 | 2003-04-02 | 日本特殊陶业株式会社 | 布线基板的制造方法 |
CN1739323A (zh) * | 2003-01-20 | 2006-02-22 | 株式会社藤仓 | 多层布线板及其制造方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW512653B (en) * | 1999-11-26 | 2002-12-01 | Ibiden Co Ltd | Multilayer circuit board and semiconductor device |
US6946205B2 (en) * | 2002-04-25 | 2005-09-20 | Matsushita Electric Industrial Co., Ltd. | Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same |
JP2005045150A (ja) * | 2003-07-25 | 2005-02-17 | Matsushita Electric Ind Co Ltd | 中間接続用配線基材および多層配線基板、ならびにこれらの製造方法 |
US8178789B2 (en) * | 2007-07-17 | 2012-05-15 | Ibiden Co., Ltd. | Wiring board and method of manufacturing wiring board |
JP2009064909A (ja) * | 2007-09-05 | 2009-03-26 | Alps Electric Co Ltd | 多層セラミック配線板およびその製造方法 |
US8519270B2 (en) * | 2010-05-19 | 2013-08-27 | Unimicron Technology Corp. | Circuit board and manufacturing method thereof |
-
2010
- 2010-07-27 WO PCT/JP2010/062612 patent/WO2011061969A1/ja active Application Filing
- 2010-07-27 JP JP2011541833A patent/JPWO2011061969A1/ja active Pending
- 2010-07-27 CN CN2010800394234A patent/CN102484952A/zh active Pending
- 2010-08-03 TW TW099125726A patent/TW201119540A/zh unknown
-
2012
- 2012-05-17 US US13/474,423 patent/US20120222887A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11238965A (ja) * | 1998-02-20 | 1999-08-31 | Hitachi Chem Co Ltd | 多層プリント配線板の製造方法 |
JP2000223835A (ja) * | 1999-01-29 | 2000-08-11 | Canon Inc | 多層配線板 |
CN1407847A (zh) * | 2001-06-27 | 2003-04-02 | 日本特殊陶业株式会社 | 布线基板的制造方法 |
CN1739323A (zh) * | 2003-01-20 | 2006-02-22 | 株式会社藤仓 | 多层布线板及其制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107850966A (zh) * | 2015-07-31 | 2018-03-27 | 住友金属矿山股份有限公司 | 导电性基板 |
Also Published As
Publication number | Publication date |
---|---|
WO2011061969A1 (ja) | 2011-05-26 |
JPWO2011061969A1 (ja) | 2013-04-04 |
US20120222887A1 (en) | 2012-09-06 |
TW201119540A (en) | 2011-06-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9226382B2 (en) | Printed wiring board | |
CN101027948B (zh) | 电子模块及其制造方法 | |
JP4914474B2 (ja) | 多層印刷回路基板の製造方法 | |
US20140027163A1 (en) | Printed circuit board and method for manufacturing the same | |
CN101658081A (zh) | 挠性线路板及其制造方法 | |
US20160113120A1 (en) | Printed wiring board and method for manufacturing the same | |
US10186486B2 (en) | Wiring board | |
CN101449634A (zh) | 部件内置布线板、部件内置布线板的制造方法 | |
CN107950081B (zh) | 印刷电路板的制造方法 | |
KR101905879B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR20120040892A (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP5057653B2 (ja) | フレックスリジッド配線基板及びその製造方法 | |
JP2010206124A (ja) | 多層回路基板の製造方法及び多層回路基板 | |
TWI595811B (zh) | 印刷電路板及其製造方法 | |
KR101150036B1 (ko) | 전자소자 내장형 다층 연성인쇄회로기판 및 그 제조 방법 | |
CN101547573B (zh) | 具有断差结构的电路板的制作方法 | |
CN102484952A (zh) | 部分多层配线基板及其制造方法 | |
KR20060018220A (ko) | 플렉시블 회로기판 및 그 제조방법과 플렉시블 다층배선회로기판 및 그 제조방법 | |
JP4349270B2 (ja) | 配線基板およびその製造方法 | |
TWI442844B (zh) | 軟硬複合線路板及其製作方法 | |
JP2005191549A (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
CN101411253A (zh) | 多层布线基板及其制造方法 | |
JP2008085099A (ja) | リジッドフレックス回路板 | |
JP2012209322A (ja) | 配線基板の製造方法 | |
JP2013191678A (ja) | 多層配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120530 |