DE2363833A1 - Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen - Google Patents

Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen

Info

Publication number
DE2363833A1
DE2363833A1 DE2363833A DE2363833A DE2363833A1 DE 2363833 A1 DE2363833 A1 DE 2363833A1 DE 2363833 A DE2363833 A DE 2363833A DE 2363833 A DE2363833 A DE 2363833A DE 2363833 A1 DE2363833 A1 DE 2363833A1
Authority
DE
Germany
Prior art keywords
lead frame
pattern
strip
foil
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2363833A
Other languages
English (en)
Other versions
DE2363833C2 (de
Inventor
Terry Wayne Noe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2363833A1 publication Critical patent/DE2363833A1/de
Application granted granted Critical
Publication of DE2363833C2 publication Critical patent/DE2363833C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern

Description

Unser Zeichen: T 1452
TEXAS INSTRUMENTS INCORPORATED
I35OO North Central Expressway
Dallas t Texas, V.St.A.
Verfahren und Vorrichtung für den Zusammenbau von Halbleiterelementen
Die Erfindung betrifft den Zusammenbau von Halbleiterelementen und insbesondere den Zusammenbau eines kunststoffgekapselten integrierten Dual-in-line-Schaltungsbausteins (d.h. eines«Schaltungsbausteins mit zwei Anschlußleisten) unter Verwendung von Material und Techniken, die sich für die WärmeSpannungsentlastung innerhalb des Kunststoffs und für einen maximalen Automationsgrad eignen.
Der Zusammenbau bzw. die Montage von integrierten Schaltungen erfordert normalerweise , daß der Halbleiterchip zuerst in geeigneter Weise auf einem Stempel oder einem
409827/0753
anderen geeigneten Halteteil montiert wird und daß daran dann Drähte durch Bonden befestigt werden, um elektrische Verbindungen zwischen dem Chip und äußeren Anschlußteilen herzustellen. Aufgrund des hohen Arbeitsaufwandes bei der Herstellung von Drahtverbindungen ist die Industrie bemüht gewesen, die Drahtverbindungen zu ersetzen, und hat versucht, Techniken zu entwickeln, die den Arbeitsaufwand durch maximalen Einsatz der Automation verringern.
Im allgemeinen ist der gegossene bzw. gepreßte Kunststoffbaustein als die beste Möglichkeit zur Montagekostenverringerung angesehen worden. Verschiedene Lösungen für den Zusammenbau von bei Kunststoffbausteinen verwendbaren Anschlußanordnungen sind geprüft worden; zu welchen beispielsweise die Anschlußanordnung und das Anschlußverfahren gehören, die in der US-PS 3 544 857 beschrieben sind. Darin wird vorgeschlagen, ein Dünnfilm-Schaltverbindungsmuster mit einem äußeren Anschlußleitungsrahmen zu verbinden. Aus einer Anzahl von Gründen liefert jedoch dieses bekannte System weder eine ausreichende Durchsatzrate noch die hohe Ausbeute und Zuverlässigkeit der vorliegenden Erfindung.
Ein ernstes Wärmeübertragungsproblem ergibt sich gewöhnlich bei einem kunststoffgekapselten Bauelement, welches Dünnfilmschaltverbindungen hat. Das heißt, aufgrund der Differenz zwischen dem Wärmeausdehnungskoeffizient der Kunststoffkapselung und dem der Dünnfilmschaltverbindungen werden in dem Schaltverbindungsfilm bei hohen Temperaturen kritische Beanspruchungen erzeugt, die häufig das Reißen einer oder mehrerer der Schaltverbindungen verursachen. Demgemäß soll durch die Erfindung solchen Wärmespannungen abgeholfen und dadurch die Ausbeutemengen und Zuverlässigkeit einer kunststoff gekapselten integrierten Dual-in-line--Schaltung vergrößert werden.
4098 2-7/0753
Weiter soll durch die Erfindung die Charakteristik des automatisierten Zusammenbaus von integrierten Schaltungen hinsichtlich Geschwindigkeit, Genauigkeit und Handhabungs-' einfachheit verbessert werden. Diese und weitere Ziele werden aus der folgenden Beschreibung der Erfindung deutlich.
Das System nach der Erfindung umfaßt ein aus einer dünnen Metallfolie bestehendes geätztes Schaltverbindungsmuster, welches mit einem biegsamen Isolatorfolienstreifen verbunden ist, in welchem eine Öffnung gebildet ist, in die die Metallmusteranschlüsse hineinragen und dadurch innerhalb der Öffnung eine Anordnung von Schaltverbindungsklemmen bilden, die denselben Abstand wie die elektrischen Kontaktpunkte auf dem Halbleiterchip haben, um das Justieren bzw. Ausrichten auf dieselben zu erleichtern und um zu ermöglichen, daß in einem einzigen Schritt sämtliche Schaltverbindungsklemmen mit dem Chip gleichzeitig verbunden werden können.
Das bevorzugte Dünnf ilmschaltverbindungstnuster nach der Erfindung besteht im wesentlichen aus einer dünnen Walzkupferschicht, die mit einer biegsamen Kunstharz- bzw. Kunststoffolie verklebt ist, und weist an seinem Außenumfang eine Reihe von erweiterten Verbindungsflächen auf, die vorgesehen sind, um das Justieren bzw. Ausrichten mit entsprechenden Bereichen eines äußeren Anschlußleitungsrahmens während der automatisierten Zusammenbauarbeitsgänge so stark wie möglich zu erleichtern. Die Wärmespannungsentlastung erfolgt durch die Verwendung von Walzkupfer anstelle von galvanisch niedergeschlagenem Kupfer und durch die Verwendung eines Hochtemperaturpolyamidklehstoffes.
Der äußere Anschlußleitungsrahmen hat wegen der erweiterten Verbindungsflächen auf dem Dünnfilmschaltverbindungsmuster
409827/0753
eine einfachere Geometrie und er ist außerdem von dem üblichen Erfordernis befreit, mit Silizium verträgliche Wärmeausdehnungskennwerte zu haben. Demgemäß wird der äußere Anschlußleitungsrahmen zweckmäßig aus einem weniger teueren Metall hergestellt, wie etwa Kupfer oder eine Kupferlegierung. Da außerdem die Spitzen der Rahmenanschlüsse zweckmäßig etwa 1,3 mm (50 Mil) groß sind, ergibt sich eine beträchtliche zusätzliche Kostenverringerung wegen der weniger kritischen Stanzspezifikationen.
Das Schaltverbindungsmuster und der äußere Anschlußleitungsrahmen sind beide mindestens in den Bereichen, in welchen sie miteinander verbunden werden, verzinnt oder mit einem anderen geeigneten Lötmittel bedeckt. Der Schritt des Verbindens der Schaltverbindungen mit dem Anschlußleitungsrahmen wird dann durch selektives Erhitzen der Verbindungsflächen erreicht, während diese in Berührung miteinander gehalten werden, um eine Lötflußverbindung (solder reflow joint) zu bilden.
Bei einer bevorzugten Ausführungsform der Erfindung ist das Bilden der Lötflußverbindung automatisiert. Während sowohl der Anschlußleitungsrahmen wie auch das Schaltverbindungsmuster (mit dem daran angebrachten Halbleiterchip) in Streifenform von großen Rollen zugeführt werden, werden aufeinanderfolgende Einheiten in genauer Ausrichtung auf einander durch Stachelwalzenantriebseinrichtungen schrittweise weitertransportiert. Jedes Paar von Einheiten wird in eine Ausrichtstellung in der Nähe eines beheizten Bondwerkzeugs gebracht, dessen Kopfgeometrie den Verbindungsfiächen der Schaltverbindungsmustereinheiten und der Anschlußleitungsrahmeneinheiten entspricht.
Danach wird eine Stanzvorrichtung betätigt, um den entsprechenden Teil der metallisierten biegsamen Isolatorfolie
409827/0753
von dem Streifen abzutrennen und zu entfernen und um den Streifen zusammen mit der auf ihn ausgerichteten Anschlußleitungsrahmeneinheit gegen das erhitzte Bondwerkzeug zu halten, und zwar für eine kurze Zeitspanne, die ausreicht, um die Zinn- oder Lötmittelschicht weichwerden zu lassen und um dadurch die Bildung der Lötverbindung zu bewirken.
Die Stanzvorrichtung wird sodann zurückgezogen und sowohl der Schaltverbindungsstreifen wie auch der Anschlußleitungsrahmenstreifen. werden anschließend um eine Einheit weitertransportiert und der Verbindungsvorgang wird wiederholt. Es ist ohne weiteres einzusehen, daß dieser Vorgang einfach ist, schnell abläuft und wirksam automatisiert ist, um eine hohe Durchsatzrate zu erzielen.
Die zusammengebauten bzw. montierten Einheiten sind sodann bereit, um unter Anwendung bekannter Techniken mit Kunststoff verkapselt, zugeschnitten, getestet und getrennt zu werden. Alternativ wird zum Versand oder zur Lagerung der Anschlußrahmenstreifen mit daran angebrachten Chips und Schaltverbindungsmustern auf eine Rolle aufgewickelt.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigen: .
Fig. 1 eine vergrößerte Draufsicht auf den biegsamen Isolatorstreifen mit einer Vielzahl von auf demselben haftenden Schaltverbindungsmustern,
Fig. 2 in vergrößerter Draufsicht auf den äußeren
Anschlußleitungsrahmen eine einzelne Einheit der Streifenform,
409827/0753
die Fig. ·
3, 4 und 5 teilweise im Schnitt schematische Seitenansichten, welche die Folge von durch die Stanzvorrichtung, den Anschlußleitungsrahmen und das Schaltverbindungsmuster während des Verbindens der äußeren Anschlußleitungen eingenommenen Stellungen zeigen, und
Fig. 6 eine vergrößerte Draufsicht einer Anschlußlei tungsrahmeneinheit, die mit einer entsprechenden Schaltverbindungseinheit verbunden ist, mit einem daran befestigten und durch eine Epoxid-"Blaseir geschützten Halbleiterchip.
Die in Fig. 1 dargestellte bevorzugte biegsame Isolatorfolie 11 ist eine von der Firma Du Pont auf den Markt gebrachte "Kapton"-Polyimidkunststoffolie. Diese Folie wird wegen ihrer thermischen Stabilität und ihres Widerstandes gegen Abmessungsänderungen unter Beanspruchung gewählt. Die Folie ist mit drei Reihen von öffnungen versehen: Öffnungen 12 sind Transportlöcher, die einen Stachelwalzenantrieb und ein Weiterschalten bzw. Weitertransportieren gestatten; öffnungen 13 sind vorgesehen, um einen schnellen Druckausgleich in dem Gieß- oder Preßhohlraum während des Verkapselungsvorganges zu gestatten; und Öffnungen 14 legen die Stellen fest, an welchen die Halbleiterchips (nicht dargestellt) mit den freischwebenden Enden 15 des Dünnfilmschaltverbindungsmusters16 verbunden werden. Kurz nachdem die Verbindungen mit einem Chip hergestellt worden sind, wird er vorzugsweise durch einen einzigen Tropfen eines Epoxidharzes geschützt, welches hart wird und den Chip und seine Anschlußverbindungen umhüllt.
Bei der dargestellten bevorzugten Ausführungsform werden die Schaltverbindungsmuster 16 durch Beschichten der "Kap-
409827/0753
ton"-Folie mit einer dünnen Walzkupferschicht gebildet, anschließend wird ein Muster aus lichtunempfindlicher Deckmasse auf dem Kupfer gebildet und es wird das unerwünschte Kupfer unter Anwendung bekannter Methoden weggeätzt. Die Verbindungsflächen 17 sind so angeordnet, daß sie das Justieren bzw. Ausrichten auf den äußeren Anschlußleitungsrahmen erleichtern. Zum Beispiel, die Bereiche 17 sind typischerweise 1,5 mm (60 Mil) breit und zwischen benachbarten Flächen · 17 ist ein Spalt bis zu i mm (4O Mil) gebildet.
Wie in Fig. 2 gezeigt, besteht der bevorzugte Anschlußleitungsrahmen 21 aus einer Kupferlegierung, die mit einer dünnen Zinnschicht zum Herstellen der lötverhiiiiigai(reflow joint: zwischen den Schaltverbindungsmustern und den Anschlußleitungsenden 22 bedeckt ist. Die einfache rechtwinklige Geometrie und die Bequemlichkeit von Anschlußleitungsenden mit einer Breite von 1,3 mm (50 Mil), die durch einen Spalt von 1,3 mm (50 Mil) zwischen den Enden getrennt sind, sind besonders vorteilhaft. Verbindungsstreifen 23, welche die Anschlußleitungen in ihrer Lage halten, werden nach der Verkapselung weggeschnitten. Transportlöcher 24 gestatten das Antreiben und Einstellen. Vorragende Teile 25 und 26 werden verwendet, um den Anschlußleitungsrahmen in dem äußeren Kunststoff zu verankern.
In-Fig. 3 w±rd/äas Schaltverbindungsmuster 16 mit daran befestigten Halbleiterchips 31 tragende "Kapton"-Folie 11 mittels einer Zackenrolle bzw. Stachelwalze 32 in eine Stellung weitertransportiert, in welcher sie mit einer Stanzvorrichtung 33 fluchtet, so daß die parallelen Leisten 34 des Stanzstempels 33 die Folie 11;den parallelen Reihen von Verbindungsflächen 17 (Fig. 1) genau gegenüberliegend^ berühren. Wenn der Stanzstempel 33 abwärts durch einen Scherstempel 35 hindurchbewegt wird, wird ein Teil
409827/0753
der Folie 11, welcher einer Einheit des Schaltverbindungsmüsters entspricht und ein Halbleiterchip aufweist, von dem durchgehenden Streifen abgeschert. Der abgescherte Teil wird durch einen durch eine Bohrung 36. hindurch ausgeübten Unterdruck auf der Stirnseite des Stanzstempels 33 gehalten.
Wie in Fig. 4 gezeigt, wird die abgescherte Einheit durch den Stanζstempel 33 in eine Position gebracht, in welcher sie mit einer Einheit des Anschlußleitungsrahmenstreifens 21 genau auf dieselbe ausgerichtet in Berührung ist, wodurch sämtliche vierzehn Verbindungsflächen 17 jeweils mit den vierzehn Anschlußleitungsenden 22 in Berührung gehalten sind, um mit diesen verbunden zu werden. Sowie die Folie zu dem Anschlußleitungsrahmen gebracht ist, wird das erhitzte Bondwerkzeug 41 aufwärtsbewegt, um es mit dem Anschlußleitungsrahmen 21 für eine Zeitspanne in Berührung zu bringen, die zum Bilden der vierzehn Lötverbindungen ausreicht. Beispielsweise wird das Bondwerkzeug auf einer konstanten Temperatur von etwa 500 C gehalten und mit dem Anschlußleitungsrahmen für etwa 0,1 bis 0,5 s in Berührung gebracht, um unter Verwendung eines Lötmittels mit eim
bindung zu bilden.
Lötmittels mit einem Schmelzpunkt von 232 C eine Lötver-
Wie in Fig. 5 gezeigt, wird die Haltewirkung des Unterdrucks aufgehoben, der Stanzstempel und das Bondwerkzeug werden zurückgezogen, die biegsame Isolatorfolie wird in die nächste Einheitsposition weitertransportiert, der Anschlußleitungsrahmen wird ebenfalls in die nächste Einheitsposition weitertransportiert, wobei der Weitertransport der beiden aufeinander ausgerichtet erfolgt, und der Verbindungsvorgang wird wiederholt.
In Fig. 6 ist eine Einheit mit fertigen Verbindungen gezeigt, bei welcher der abgescherte Teil des von der Folie
409 8-2 7/0753
gehalterten Schaltverbindungsmusters, welches einen Halbleiterchip trägt, durch Löten mit dem Anschlußleitungsrahmens tr ei fen 21 verbunden worden ist. Der Anschlußleitungsrahmenstreifen, der gemäß Fig. 6 in jeder Einheitsposition ein mit einem Chip verbundenes Schaltverbindungs- muster aufweist, wird sodann zu einem Kunststoffgieß- bzw. -preßvorgang weitertransportiert und unter Anwendung bekannter Verfahren verkapselt. Verbindungsstreifen 23 werden weggeschnitten und die verkapselten Einheiten werden von den Abfallteilen des Anschlußleitungsrahmenstreifens getrennt. Die vollständige Einheit ist danach test- und versandbereit.
Eine weitere Gelegenheit zur Verbesserung der Spannungsentlastung bietet die Wahl einer geeigneten Gieß- bzw. Preßmasse zum Verkapseln. Bei einer bevorzugten Ausführungsform wird das Bauelement nach der Erfindung unter Verwendung einer Epoxid-Novolak-Masse gegossen bzw. gepreßt, die eine Glasumwandlungstemperatur von etwa 150 0C und einen kleinen Wärmeausdehnungskoeffizienten bei Temperaturen unterhalb des Umwandlungspunktes hat.
Oben ist zwar eine besondere Ausführungsform der Erfindung offenbart worden, es versteht sich jedoch, daß im Rahmen der Erfindung viele Abänderungsmöglichkeiten gegeben sind. Während beispielsweise die bevorzugten Dünnfilmschaltverbindungsmuster durch Ätzen der Metallschicht eines "Kapton" -Verbundmaterials hergestellt werden, versteht es sich, daß statt dessen auch andere Musterherstellungstechniken und andere Dünnfilme bzw. Kunststoffolien verwendet werden können. Gleichfalls können für den Anschlußleitungsrahmen 21 anstelle von Kupfer andere Metalle verwendet werden und die Anzahl von Anschlußleitungen ist nicht auf vierzehn begrenzt.
Außerdem ist ohne weiteres einzusehen, daß der anhand der
409827/0753
Fig. 3,4 und 5 dargestellte Ablauf der Verbindungsherstellung dazu verwendet werden kann, Schaltungseinheiten mit von dem Anschlußleitungsrahmen von Fig. 2 verschiedenen Substraten zu verbinden, beispielsweise zum Verbinden mit Schaltungsplatten, metallisierter Keramik und biegsamen Schaltungen.
Nach der Erfindung wird also ein Dual-in-line-Kunststoffgehäuse für eine integrierte Schaltung unter Verwendung eines wärmespannungsbeständigen Dünnfilmschaltverbindungsmusters auf einer biegsamen Isclatorfoli e hergestellt. Sämtliche elektrischen Verbindungen mit dem Halbleiterchip werden durch direktes Verbinden mit dem Dünnfilmschaltverbindungsmuster gleichzeitig hergestellt. Jeder Abschnitt des Schaltverbindungsmusters wird danach gleichzeitig mit einem vereinfachten äußeren Anschlußleitungsrahmen mittels einer neuartigen Löttechnik verbunden. Die Anordnung ist danach zum Verkapseln mit Kunststoff und zum abschließenden Zuschneiden bereit.
40 9 827/0753

Claims (7)

  1. Patentansprüche :
    v_ 1.,/ Verfahren zum Anbringen eines Schaltverbindungsmusters an einem äußeren Anschlußleitungsrahmen bei der Herstellung einer integrierten Schaltungsanordnung, bei welcher ein Halbleiterchip an dem auf eine biegsame Folie aufgebrachten Schaltverbindungsmuster befestigt wird, gekennzeichnet durch folgende Schritte:
    a) überziehen der geeigneten Teile des Anschlußleitungsrahmens und des Schaltverbindungsmusters mit einem geeigneten niedrigschmelzenden Metall oder mit einer geeigneten niedrigschmelzenden Legierung,
    b) aufeinander Ausrichten (1) der Teile des Schaltverbindungsmusters, mit welchen eine Verbindung herzustellen ist, (2) der entsprechenden Teile des Anschlußleitungsrahmens, (3) eines Bondwerkzeugs, welches auf einer im wesentlichen konstanten Temperatur deutlich oberhalb der Schmelztemperatur des niedrigschmelzenden Metalles bzw. der niedrigschmelzenden Legierung gehalten wird, und (4) einer Stanzvorrichtung, die so geformt ist, daß sie mit dem Verbindungswerkzeug zusammenpaßt,
    c) Bewegen der Stanzvorrichtung in die unmittelbare Nähe des .Bondwerkzeugs wodurch das Schaltverbindung smuster und der Anschlußleitungsrahmen bei einem Druck und für eine Zeitspanne zwischen dieselben zu liegen kommen, die ausreicht, um das niedrigschmelzende Metall bzw. die niedrigschmelzende Legierung kurzzeitig zum Schmelzen zu bringen und dadurch die berührten Teile des Schaltverbindungsmusters mit dem Anschlußleitungsrahmen zu verbinden.
    409827/075 3
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Chip zu einer Anzahl von Halbleiterchips gehört, die an einem Streifen aus biegsamer Folie angebracht sind, welche eine entsprechende Anzahl von Schaltverbindungsmustern trägt, daß der Anschlußleitungsrahmen eine Einheit von einer Anzahl von Anschlußleitungsrahmeneinheiten ist, die in Streifenform miteinander verbunden sind, daß nacheinander aufeinanderfolgende Teile der biegsamen Folie ausgerichtet und von dem Folienstreifen getrennt werden, wobei jeder aufeinanderfolgende Folienteil ein Schaltverbindungsmuster trägt und die Trennung mittels der Bewegung der Stanzvorrichtung erreicht wird, wenn diese sich dem Bondwerkzeug nähert, daß der Folienstreifen weitertransportiert wird, daß der Anschlußleitungsrahmen weitertransportiert wird und daß der Vorgang wiederholt wird.
  3. 3. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, gekennzeichnet durch Einrichtungen zum Weitertransportieren des Schaltverbindungsmusters in Ausrichtung auf eine entsprechende Einheit des Anschlußleitungsrahmenstreifens, durch ein Bondwerkzeug, dessen geometrische Form an der Stirnseite so ausgebildet .ist, daß eine gleichmäßige und gleichzeitige Berührung mit sämtlichen Änschlußleitungsenden einer Anschlußleitungsrahmeneinheit hergestellt wird, durch Einrichtungen, die die Stirnseite des 'Bondwerkzeugs'auf einer gleich^' ' mäßigen konstanten Temperatur deutlich oberhalb des Schmelzpunktes des verwendeten Lötmittels halten, und durch Einrichtungen, die das Schaltverbindungsmuster und die Enden der Anschlußleitungsrahmeneinheit vorübergehend mit dem erhitzten Verbindungswerkzeug während einer Zeitspanne in Berührung halten, die zum Bilden der Lötverbindung ausreicht.
    £09827/0753
  4. 4. Einbaufertige Halbleitermikroschaltung, die gemäß dem Verfahren nach Anspruch 1 oder 2 oder mittels der Vorrichtung nach Anspruch 3 hergestellt ist, gekennzeichnet durch einen Spiegelbildsatz von parallelen metallischen Anschlußleitungen, die jeweils dieselbe Geometrie haben und in parallelen Reihen von spitzen enden, welche um eine Strecke voneinander entfernt sind, die ungefähr gleich ihrer Breite ist, durch ein Muster von Dünnfilmschaltverbindungen, die als Schicht auf einen mit öffnungen versehenen biegsamen Isolatorträger aufgebracht sind, wobei eine Gruppe von Schaltverbindungsklemitien durch Löten mit den Spitzen der metallischen Anschlußleitungen verbunden ist und die andere Gruppe von Schaltverbindungsklemmen in die Öffnungen hineinragt, und durch einen mit der anderen Gruppe von Klemmen verbundenen Halbleiterchip.
  5. 5. Mikroschaltung nach Anspruch 4, dadurch gekennzeichnet, daß das Dünnfilmschaltverbindungsmuster im wesentlichen aus einer Walzkupferfolie besteht, die unter Verwendung eines Hochtemperaturpolyamidharzklebstoffes mit dem Träger verklebt ist.
  6. 6. Anschlußleitungsrahmenstreifen, der bei dem Zusammenbau von integrierten Schaltungen verwendbar ist, die gemäß dem Verfahren nach Anspruch 1 oder 2 oder mittels einer Vorrichtung nach Anspruch 3 hergestellt sind, gekennzeichnet durch einen langgestreckten, mit Lötmittel überzogenen Streifen aus Kupferlegierung, der derart zu einem Muster geformt ist, daß eine Vielzahl von Spiegelbildsätzen von Anschlußleitungen geschaffen ist, die sich längs des Streifens erstrecken und in Spitzen endigen, deren Breite angenähert gleich dem Abstand zwischen den Spitzen ist.
  7. 7. Geschichtetes Dünnfilmschaltverbindungsmuster zur Ver-
    409827/0753
    •Wendung bei dem Zusammenbau von integrierten Schaltungen nach einem der Ansprüche 1 bis 3, gekennzeichnet durch eine Walzkupferlegierungsfolie, die auf einem biegsamen Kunststoffstreifen in die Form eines Musters gebracht und mit einem Hochtemperaturpolyamidharzklebstoff auf den Streifen aufgeklebt ist.
    409827/0753
DE2363833A 1973-01-02 1973-12-21 Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen Granted DE2363833A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US320349A US3859718A (en) 1973-01-02 1973-01-02 Method and apparatus for the assembly of semiconductor devices

Publications (2)

Publication Number Publication Date
DE2363833A1 true DE2363833A1 (de) 1974-07-04
DE2363833C2 DE2363833C2 (de) 1987-01-22

Family

ID=23246002

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2363833A Granted DE2363833A1 (de) 1973-01-02 1973-12-21 Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen

Country Status (14)

Country Link
US (1) US3859718A (de)
JP (2) JPS5751732B2 (de)
KR (1) KR780000595B1 (de)
BR (1) BR7309074D0 (de)
CA (1) CA1086430A (de)
DD (1) DD107812A5 (de)
DE (1) DE2363833A1 (de)
FR (1) FR2212642B1 (de)
GB (1) GB1447524A (de)
HU (1) HU167861B (de)
IT (1) IT991996B (de)
PH (1) PH9927A (de)
PL (1) PL87007B1 (de)
RO (1) RO64695A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810865A (en) * 1985-11-08 1989-03-07 Eurotechnique Method for recycling a card having an incorporated component, and a card designed to permit recycling

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3949925A (en) * 1974-10-03 1976-04-13 The Jade Corporation Outer lead bonder
CA1052912A (en) * 1975-07-07 1979-04-17 National Semiconductor Corporation Gang bonding interconnect tape for semiconductive devices and method of making same
US4099660A (en) * 1975-10-31 1978-07-11 National Semiconductor Corporation Apparatus for and method of shaping interconnect leads
US4166562A (en) * 1977-09-01 1979-09-04 The Jade Corporation Assembly system for microcomponent devices such as semiconductor devices
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
EP0064496A1 (de) * 1980-11-07 1982-11-17 Mostek Corporation Doppelleitungsschichtband zum einbrennen mit mehreren kontaktgebieten
US4331831A (en) * 1980-11-28 1982-05-25 Bell Telephone Laboratories, Incorporated Package for semiconductor integrated circuits
US4409733A (en) * 1981-01-26 1983-10-18 Integrated Machine Development Means and method for processing integrated circuit element
GB2124433B (en) * 1982-07-07 1986-05-21 Int Standard Electric Corp Electronic component assembly
US4754912A (en) * 1984-04-05 1988-07-05 National Semiconductor Corporation Controlled collapse thermocompression gang bonding
JPS60229345A (ja) * 1984-04-27 1985-11-14 Toshiba Corp 半導体装置
DE3686990T2 (de) * 1985-08-23 1993-04-22 Nec Corp Verfahren zum herstellen einer halbleiteranordnung wobei ein filmtraegerband angewendet wird.
US5038453A (en) * 1988-07-22 1991-08-13 Rohm Co., Ltd. Method of manufacturing semiconductor devices, and leadframe and differential overlapping apparatus therefor
US4985988A (en) * 1989-11-03 1991-01-22 Motorola, Inc. Method for assembling, testing, and packaging integrated circuits
US5528397A (en) * 1991-12-03 1996-06-18 Kopin Corporation Single crystal silicon transistors for display panels
US6087195A (en) * 1998-10-15 2000-07-11 Handy & Harman Method and system for manufacturing lamp tiles
JP5167779B2 (ja) * 2007-11-16 2013-03-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US20160056095A1 (en) * 2014-08-25 2016-02-25 Infineon Technologies Ag Leadframe Strip with Sawing Enhancement Feature

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3475814A (en) * 1967-06-15 1969-11-04 Western Electric Co Bonding a beam leaded device to a substrate
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3698074A (en) * 1970-06-29 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3698073A (en) * 1970-10-13 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits
US3793714A (en) * 1971-05-27 1974-02-26 Texas Instruments Inc Integrated circuit assembly using etched metal patterns of flexible insulating film

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
US3475814A (en) * 1967-06-15 1969-11-04 Western Electric Co Bonding a beam leaded device to a substrate
US3689991A (en) * 1968-03-01 1972-09-12 Gen Electric A method of manufacturing a semiconductor device utilizing a flexible carrier
US3698074A (en) * 1970-06-29 1972-10-17 Motorola Inc Contact bonding and packaging of integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4810865A (en) * 1985-11-08 1989-03-07 Eurotechnique Method for recycling a card having an incorporated component, and a card designed to permit recycling

Also Published As

Publication number Publication date
GB1447524A (en) 1976-08-25
BR7309074D0 (pt) 1974-10-22
CA1086430A (en) 1980-09-23
HU167861B (de) 1975-12-25
DE2363833C2 (de) 1987-01-22
JPS57164556A (en) 1982-10-09
RO64695A (ro) 1980-06-15
FR2212642B1 (de) 1978-11-10
JPS5751732B2 (de) 1982-11-04
PH9927A (en) 1976-06-14
US3859718A (en) 1975-01-14
PL87007B1 (de) 1976-06-30
IT991996B (it) 1975-08-30
FR2212642A1 (de) 1974-07-26
JPS4999477A (de) 1974-09-19
KR780000595B1 (en) 1978-11-23
DD107812A5 (de) 1974-08-12

Similar Documents

Publication Publication Date Title
DE2363833A1 (de) Verfahren und vorrichtung fuer den zusammenbau von halbleiterelementen
EP0140126B1 (de) Verfahren zur Mikropackherstellung
DE19651566B4 (de) Chip-Modul sowie Verfahren zu dessen Herstellung und eine Chip-Karte
DE112015005836B4 (de) Leistungsmodul
DE69534483T2 (de) Leiterrahmen und Halbleiterbauelement
DE1591186B1 (de) Verfahren zum simultanen Herstellen von Zufuehrungs-verbindungen mittels Kontaktbruecken auf Festkoerperbauelementen mit Hilfe von abziehbildartigen Vorrichtungen
WO2005013352A2 (de) Verfahren zum herstellen eines halbleiterbauelements mit einem kunststoffgehäuse und trägerplatte zur durchführung des verfahrens
DE102009014582A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP3026703B1 (de) Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
DE69628964T2 (de) Harzvergossenes Halbleiterbauteil und Herstellungsverfahren
EP3026702B1 (de) Verfahren zum herstellen eines halbleiterelements mit substratadapter und halbleiterelement mit substratadapter
DE19522338B4 (de) Chipträgeranordnung mit einer Durchkontaktierung
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
DE102014218389B4 (de) Halbleitermodul
DE2855838A1 (de) Traegerstreifen fuer runde anschlussstifte und verfahren zur herstellung von traegerstreifen
EP3167481B1 (de) Verfahren zum herstellen eines substratadapters, und zum kontaktieren eines halbleiterelements
DE3446647C2 (de)
DE1665253C3 (de) Verfahren zum Verbinden mindestens eines Anschlußdrahtes mit einer Mikroschaltung
DE19804877A1 (de) Verfahren und Vorrichtung zum Kontaktieren von plattenförmigen Solarzellen
DE10341186A1 (de) Verfahren und Vorrichtung zum Kontaktieren von Halbleiterchips
DE4321804A1 (de) Verfahren zur Herstellung von Kleinbauelementen
DE2628519C3 (de) Verfahren und Vorrichtung zur Herstellung der aus Drähten bestehenden Verbindungen zwischen den Anschlußstellen eines Bauelementes und Anschluß- oder Kontaktelementen
DE102021120935B4 (de) Verfahren zum Formen eines Halbleiter-Leistungsmoduls
DE19525388B4 (de) Elektronikbauteil mit anodisch gebondetem Leiterrahmen
CH693052A5 (de) Vorrichtung und Verfahren zum Aufbringen von integrierten Schaltungen auf einen Rahmen mit Anschlussfingern.

Legal Events

Date Code Title Description
D2 Grant after examination
8364 No opposition during term of opposition