DE102009014582A1 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung Download PDF

Info

Publication number
DE102009014582A1
DE102009014582A1 DE102009014582A DE102009014582A DE102009014582A1 DE 102009014582 A1 DE102009014582 A1 DE 102009014582A1 DE 102009014582 A DE102009014582 A DE 102009014582A DE 102009014582 A DE102009014582 A DE 102009014582A DE 102009014582 A1 DE102009014582 A1 DE 102009014582A1
Authority
DE
Germany
Prior art keywords
electrode
layer
solder
semiconductor element
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009014582A
Other languages
English (en)
Other versions
DE102009014582B4 (de
Inventor
Harutaka Taniguchi
Yoshinari Ikeda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Publication of DE102009014582A1 publication Critical patent/DE102009014582A1/de
Application granted granted Critical
Publication of DE102009014582B4 publication Critical patent/DE102009014582B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8336—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/83365—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0135—Quinary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
    • H05K2201/10303—Pin-in-hole mounted pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1059—Connections made by press-fit insertion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10962—Component not directly connected to the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird eine Halbleitervorrichtung mit verbesserter Zuverlässigkeit und Ausbeute geschaffen. Ein Halbleiterelement, bei welchem eine erste Elektrode und eine zweite Elektrode durch eine Isolierschicht getrennt sind, wird vorbereitet; Lotmaterial wird auf eine Metallfolie gelegt und das Halbleiterelement wird so auf das Lotmaterial gelegt, dass eine dritte Elektrode Kontakt hat. Blattförmiges Lotmaterial wird so angeordnet, dass es der ersten Elektrode und der zweiten Elektrode des Halbleiterelements gegenüberliegt, und die unteren Enden von Stiftelektroden werden so angeordnet, dass sie der ersten Elektrode und der zweiten Elektrode gegenüberliegen, wobei das Lotmaterial dazwischenliegt. Dann wird das Lotmaterial getrennt, wobei die Isolierschicht dazwischenliegt, und werden die erste Elektrode und eine Stiftelektrode über Lotmaterial kontaktiert, und überdies werden die zweite Elektrode und eine Stiftelektrode über Lotmaterial kontaktiert. Überdies werden die dritte Elektrode und die Metallfolie über Lotmaterial kontaktiert. Auf diese Weise werden Zuverlässigkeit und Ausbeuten von Halbleitervorrichtungen verbessert.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung und betrifft speziell ein Verfahren zur Herstellung einer eine Vielzahl von Leistungshalbleiterelementen enthaltenden Halbleitervorrichtung.
  • In Wechselrichtervorrichtungen, unterbrechungsfreien Stromversorgungen, Werkzeugmaschinen, Industrierobotern und anderen Einrichtungen werden eine Vielzahl von Leistungshalbleiterelementen enthaltende Halbleitervorrichtungen unabhängig von den Vorrichtungen der Haupteinheiten verwendet. Wegen des Durchleitens größerer Ströme bestand in letzter Zeit großes Interesse an Halbleitervorrichtungen mit drahtlosem Aufbau, welche keine Kontaktierungsdrähte verwenden (siehe zum Beispiel japanische Patentoffenlegungsschrift Nr. 2004-228403 ).
  • 21 zeigt Hauptteile einer Halbleitervorrichtung mit drahtlosem Aufbau.
  • Die in der Figur gezeigte Halbleitervorrichtung 100 besteht aus einer Metall-Grundplatte 101, einer auf der Metall-Grundplatte 101 befindlichen, mit ihr verbundenen Isolierplatte 102 und auf die Isolierplatte 102 aufgebrachten Leitermustern 103a, 103b, 103c, 103d; ein Halbleiterelement 105 ist über eine Lotschicht 104b auf das Leitermuster 103b kontaktiert.
  • Außerdem sind ein Transformator 106, ein Kondensator 107, ein Widerstand 108 und andere Elemente über die Lotschicht 104d mit dem Leitermuster 103d elektrisch verbunden. Eine Außenanschlussklemme 109, welche aus der Halbleitervorrichtung 100 herausführt, ist über die Lotschicht 104a mit dem Leitermuster 103a elektrisch verbunden.
  • Das Halbleiterelement 105 ist ein vertikales Leistungshalbleiterelement, dessen rückseitige Elektrode über die Lotschicht 104b mit dem Leitermuster 103b verbunden ist.
  • Außerdem liegt in der Halbleitervorrichtung 100 eine Leiterplatte 110 der Metall-Grundplatte 101 gegenüber. Auf der Leiterplatte 110 befinden sich ein Durchgangsloch 110a sowie Leitermuster 111 und 113.
  • Eine mit dem Leitermuster 111 elektrisch verbundene Stiftelektrode 112a ist über die Lotschicht 104e an eine Elektrode auf der Oberseite des Halbleiterelements 105 kontaktiert. Ferner ist eine mit einem anderen Leitermuster 111 elektrisch verbundene Stiftelektrode 112b über die Lotschicht 104c an das Leitermuster 103c kontaktiert. Des Weiteren ist ein Steuer-IC 114 auf dem Leitermuster 113 befestigt.
  • Auf diese Weise kommt in einer Halbleitervorrichtung 100 ein drahtloser Aufbau zur Anwendung und sind die oberseitige Elektrode des Halbleiterelements 105 und das Leitermuster 103c über die Stiftelektroden 112a und 112b mit der Leiterplatte 110 elektrisch verbunden.
  • Jedoch wird in der oben beschriebenen Lotschicht 104e gewöhnlich pastenförmiges Lotmaterial, welches einen Flussmittel-Bestandteil enthält, mittels eines Druckverfahrens auf die Elektroden des Halbleiterelements 105 aufgebracht, so dass nach der Aufschmelzung eine Reinigung der Elektrodenoberfläche von Flussmittel erforderlich war. Da das Lotmaterial pastenförmig ist, bestand während der Aufschmelzung das Problem des Zerstreuens des Flussmittel-Bestandteils oder des Lotmaterials.
  • Außerdem ging die in letzter Zeit erfolgte Miniaturisierung von Halbleiterelementen mit Gewichtsverringerungen der Halbleiterelemente 105 selbst einher, so dass beim Aufbringen pastenförmigen Lotmaterials mittels eines Druckverfahrens das Halbleiterelement 105 sich bewegt, und es besteht das Problem, dass es beim Aufbringen des pastenförmigen Lots zu Positionsabweichungen kommt.
  • Ferner schwanken die Höhen der Stiftelektroden 112a, und daher bestand bei in relativ kurzen Abständen angeordneten Stiftelektroden das Problem, dass der untere Teil einer Stiftelektrode über eine Lotschicht nicht richtig an eine Elektrode kontaktiert werden kann.
  • Diese Erfindung wurde in Anbetracht der obigen Probleme gemacht. Aufgabe der Erfindung ist es, ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, welches die Herstellung von Halbleitervorrichtungen, die sich durch hohe Zuverlässigkeit und hervorragende Betriebseigenschaften auszeichnen, mit hohen Ausbeuten ermöglicht.
  • Die Lösung der Aufgabe ergibt sich aus den Patentansprüchen. Unteransprüche beziehen sich auf bevorzugte Ausführungsformen der Erfindung. Dabei sind auch andere Kombinationen von Merkmalen als in den Ansprüchen beansprucht möglich.
  • Zur Lösung der obigen Probleme wird in einem Aspekt der Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, enthaltend: einen Prozess des Vorbereitens eines Halbleiterelements mit mindestens einer ersten Elektrode und mindestens einer zweiten Elektrode sowie einer dritten Elektrode, welche so angeordnet ist, dass sie der ersten Elektrode und der zweiten Elektrode gegenüberliegt, wobei die erste Elektrode und die zweite Elektrode in derselben Fläche durch eine Isolierschicht elektrisch getrennt sind; einen Prozess des Anordnens eines ersten leitfähigen Kontaktierungsmaterials auf einer Metallfolie, welche auf einer Hauptfläche einer Isolierplatte gebildet ist, und Platzierens des Halbleiterelements auf dem ersten leitfähigen Kontaktierungsmaterial dergestalt, dass es in Kontakt mit der dritten Elektrode steht; einen Prozess des Haltens eines folien- oder blattförmigen zweiten leitfähigen Kontaktierungsmaterials durch die Isolierschicht dergestalt, dass es der ersten Elektrode und der zweiten Elektrode des Halbleiterelements gegenüberliegt; einen Prozess des Anordnens des unteren Endes mindestens einer ersten Stiftelektrode und des unteren Endes mindestens einer zweiten Stiftelektrode, welche mit einer auf einer Verdrahtungsplatte angeordneten Verdrahtungsschicht elektrisch verbunden sind, dergestalt, dass sie der ersten Elektrode beziehungsweise der zweiten Elektrode gegenüberliegen, wobei das zweite leitfähige Kontaktierungsmaterial dazwischenliegt; und einen Prozess des Trennens des zweiten leitfähigen Kontaktierungsmaterials mit dazwischenliegender Isolierschicht und Kontaktierens der ersten Elektrode und der ersten Stiftelektrode, wobei die erste leitfähige Kontaktierungsschicht dazwischenliegt, und Kontaktierens der zweiten Elektrode und der zweiten Stiftelektrode, wobei die zweite leitfähige Kontaktierungsschicht dazwischenliegt, und Kontaktierens der dritten Elektrode und der Metallfolie, wobei eine dritte leitfähige Kontaktierungsschicht dazwischenliegt.
  • Ferner wird in einem anderen Aspekt der Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung geschaffen, enthaltend: einen Prozess des Vorbereitens eines Halbleiterelements mit mindestens einer ersten Elektrode und mindestens einer zweiten Elektrode, wobei die erste Elektrode und die zweite Elektrode in derselben Fläche durch eine Isolierschicht elektrisch getrennt sind; einen Prozess des Haltens eines blattförmigen ersten leitfähigen Kontaktierungsmaterials durch die Isolierschicht dergestalt, dass es der ersten Elektrode und der zweiten Elektrode gegenüberliegt; einen Prozess des Anordnens des unteren Endes mindestens einer ersten Stiftelektrode und des unteren Endes mindestens einer zweiten Stiftelektrode, welche mit einer auf einer Verdrahtungsplatte angeordneten Verdrahtungsschicht elektrisch verbunden sind, über der ersten Elektrode beziehungsweise der zweiten Elektrode, wobei das erste leitfähige Kontaktierungsmaterial dazwischenliegt; und einen Prozess des Trennens des ersten leitfähigen Kontaktierungsmaterials mit dazwischenliegender Isolierschicht und Kontaktierens der ersten Elektrode und der ersten Stiftelektrode, wobei die erste leitfähige Kontaktierungsschicht dazwischenliegt, und Kontaktierens der zweiten Elektrode und der zweiten Stiftelektrode, wobei eine zweite leitfähige Kontaktierungsschicht dazwischenliegt.
  • Auf diese Weise wird ein Verfahren zur Herstellung einer Halbleitervorrichtung realisiert, welches die Herstellung von Halbleitervorrichtungen, die sich durch hohe Zuverlässigkeit und hervorragende Betriebseigenschaften auszeichnen, mit hohen Ausbeuten ermöglicht.
  • 1 ist ein Flussdiagramm zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem ersten Aspekt;
  • 2(a) und 2(b) sind (erste) Zeichnungen zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 3(a) bis 3(d) sind (zweite) Zeichnungen zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 4(a) und 4(b) sind (dritte) Zeichnungen zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 5 ist eine (vierte) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 6 ist eine (fünfte) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 7(a) und 7(b) sind (sechste) Zeichnungen zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 8 ist eine (siebte) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 9 ist eine (achte) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 10(a) und 10(b) sind (neunte) Zeichnungen zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 11 ist eine (zehnte) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 12 ist eine (elfte) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 13(a) und 13(b) sind (zwölfte) Zeichnungen zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt;
  • 14 ist eine (erste) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem zweiten Aspekt;
  • 15 ist eine (zweite) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Aspekt;
  • 16 ist eine (dritte) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Aspekt;
  • 17 ist eine (vierte) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Aspekt;
  • 18 ist eine (fünfte) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Aspekt;
  • 19 ist eine (sechste) Zeichnung zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Aspekt;
  • 20(a) bis 20(c) sind Zeichnungen zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem dritten Aspekt; und
  • 21 zeigt Hauptteile einer Halbleitervorrichtung mit drahtlosem Aufbau.
  • Erster Aspekt
  • Im Folgenden wird das Verfahren zur Herstellung einer Halbleitervorrichtung gemäß einem ersten Aspekt anhand der Zeichnungen ausführlich erläutert.
  • 1 ist ein Flussdiagramm zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem ersten Aspekt. Im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt wird ein Beispiel eines Falls gezeigt, in welchem zum Beispiel ein Vertikal-IGBT-Element (IGBT: Insulated Gate Bipolar Transistor – Isolierschicht-Bipolartransistor) als Halbleiterelement verwendet wird; jedoch ist das im Verfahren zur Herstellung einer Halbleitervorrichtung verwendete Halbleiterelement nicht auf ein IGBT-Element beschränkt.
  • Zuerst wird ein Halbleiterelement so vorbereitet, dass mindestens entweder eine Gate-Elektrode (erste Elektrode), welche die zur Steuerung verwendete Elektrode ist, oder eine Emitter-Elektrode (zweite Elektrode), welche eine Hauptelektrode ist, so angeordnet ist, dass die Gate-Elektrode und die Emitter-Elektrode einander gegenüberliegen, und eine Kollektor-Elektrode (dritte Elektrode), welche eine andere Hauptelektrode ist, enthalten ist, wobei die Gate-Elektrode und die Emitter-Elektrode in derselben Fläche durch eine Isolierschicht elektrisch getrennt sind (Schritt S1).
  • Als nächstes wird ein erstes leitfähiges Kontaktierungsmaterial (Lotmaterial) auf eine Metallfolie gelegt, welche mittels des DCB-Verfahrens (DCB: Direct Copper Bonding) auf einer Hauptfläche einer Isolierplatte gebildet ist, und überdies wird das Halbleiterelement so plaziert, dass die Kollektor-Elektrode des Halbleiterelements in Kontakt mit dem Lotmaterial steht (Schritt S2).
  • Dann wird ein blattförmiges zweites leitfähiges Kontaktierungsmaterial (Lotmaterial) durch die Isolierschicht gehalten und auf die Gate-Elektrode und die Emitter-Elektrode des Halbleiterelements gelegt (Schritt S3). Man beachte, dass im Rahmen des vorliegenden Textes die Begriffe kontaktieren und Kontaktierung im Zusammenhang mit elektrisch leitenden Materialien nicht nur im Sinne von In-Kontakt-Bringen, sondern im Sinne von elektrisch leitend verbinden und elektrisch leitender Verbindung, gemeinhin auch als Bonden bezeichnet, benutzt werden, soweit sich nicht aus dem Zusammenhang etwas anderes ergibt.
  • Als nächstes werden das untere Ende mindestens einer Stiftelektrode (einer ersten Stiftelektrode) und das untere Ende mindestens einer anderen Stiftelektrode (einer zweiten Stiftelektrode), welche mit der auf der Verdrahtungsplatte (Leiterplatte) befindlichen Verdrahtungsschicht durchgehend verbunden sind, gegenüber der Gate-Elektrode beziehungsweise der Emitter-Elektrode angeordnet, wobei das Lotmaterial dazwischenliegt (Schritt S4).
  • Dann werden das erste leitfähige Kontaktierungsmaterial und das blattförmige zweite leitfähige Kontaktierungsmaterial mittels Aufschmelzbehandlung geschmolzen, und nach Trennen des blattförmigen zweiten leitfähigen Kontaktierungsmaterials mit dazwischenliegender Isolierschicht werden die Gate-Elektrode und die Stiftelektrode über die auf der Gate-Elektrode gebildete erste leitfähige Kontaktierungsschicht (Lotschicht) kontaktiert und werden die Emitter-Elektrode und die andere Stiftelektrode über die auf der Emitter-Elektrode gebildete zweite leitfähige Kontaktierungsschicht (Lotschicht) kontaktiert. Ferner werden die Kollektor-Elektrode und die Metallfolie über eine dritte leitfähige Kontaktierungsschicht (Lotschicht) kontaktiert (Schritt S5).
  • Hier können, vor dem Trennen des zweiten leitfähigen Kontaktierungsmaterials mit dazwischenliegender Isolierschicht, die Gate-Elektrode und die Emitter-Elektrode oder die Stiftelektrode und die andere Stiftelektrode einer (unten beschriebenen) Vorverarbeitung unterzogen werden.
  • Außerdem liegt das blattförmige zweite leitfähige Kontaktierungsmaterial innerhalb eines vorgeschriebenen Dickenbereichs.
  • Ferner ist im Halbleiterelement der Kontaktwinkel des zweiten leitfähigen Kontaktierungsmaterials bezüglich der Isolierschicht größer als der Kontaktwinkel des zweiten leitfähigen Kontaktierungsmaterials bezüglich der Gate-Elektrode oder der Emitter-Elektrode (unten erläutert). Ferner ist der Kontaktwinkel des zweiten leitfähigen Kontaktierungsmaterials bezüglich der Isolierschicht größer als der Kontaktwinkel des zweiten leitfähigen Kontaktierungsmaterials bezüglich der Stiftelektrode oder der anderen Stiftelektrode (unten erläutert).
  • Mittels dieses Prozessablaufs kann eine Halbleitervorrichtung mit hoher Zuverlässigkeit und hervorragenden Betriebseigenschaften hergestellt werden.
  • Vorstehend sind die erste Elektrode bis dritte Elektrode in dieser Reihenfolge die Gate-Elektrode, die Emitter-Elektrode und die Kollektor-Elektrode; dies ist jedoch lediglich ein Beispiel, und die Anordnung ist nicht auf dieses Beispiel beschränkt. Jede beliebige der ersten Elektrode bis dritten Elektrode kann entweder die Gate-Elektrode oder die Emitter-Elektrode oder die Kollektor-Elektrode sein, und die erste Elektrode bis dritte Elektrode können voneinander verschiedene Elektroden sein. Als nächstes wird ein konkretes Verfahren zur Herstellung der Halbleitervorrichtung gemäß dem ersten Aspekt auf Grundlage des Flussdiagramms aus 1 und anhand 2 bis 13 erläutert.
  • 2 bis 13 sind Zeichnungen zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt.
  • 2(a) und 2(b) zeigen ein Beispiel von Hauptteilen eines im Verfahren zur Herstellung einer Halbleitervorrichtung verwendeten Halbleiterelements. 2(a) ist eine Draufsicht von Hauptteilen des Halbleiterelements, und 2(b) ist eine Schnittansicht entlang der gestrichelten Linie X-Y in 2(a). Im unten beschriebenen konkreten Beispiel wird außerdem ein Fall erläutert, in welchem ein vertikales IGBT-Element verwendet wird. Jedoch ist im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt das verwendete Halbleiterelement nicht auf ein IGBT-Element beschränkt.
  • Zum Beispiel kann anstelle eines IGBT-Elements ein Leistungs-MOSFET-Element (MOSFET: Metal Oxide Semiconductor Field Effect Transistor – Metall-Oxid-Halbleiter-Feldeffekttransistor) oder dergleichen verwendet werden. Außerdem kann eine Freilaufdiode, in welcher eine positive und eine negative Elektrode auf einer oberen und einer unteren Hauptfläche angeordnet sind, zusammen mit dem Halbleiterelement 10 in die Halbleitervorrichtung integriert werden.
  • Im gezeigten Halbleiterelement 10 sind eine Gate-Elektrode (erste Elektrode) 10g, welche eine Steuerelektrode ist, und Emitter-Elektroden (zweite Elektroden) 10ea, 10eb, welche Hauptelektroden sind, auf der Oberseite angeordnet, während eine Kollektor-Elektrode (dritte Elektrode) 10c auf der Unterseite angeordnet ist. Das Material der Gate-Elektrode 10g, der Emitter-Elektroden 10ea und 10eb und der Kollektor-Elektrode 10c kann zum Beispiel Aluminium (Al) oder Kupfer (Cu) als Hauptbestandteil enthalten. Die Oberflächen dieser Elektroden können mit einem Film aus, beginnend mit der unteren Schicht, Nickel (Ni)/Gold (Au) überzogen sein. Solche Überzugsschichten werden gebildet, um die Benetzbarkeits- und Kontaktierungseigenschaften von auf den Elektroden gebildetem Lotmaterial zu verbessern.
  • Eine Überzugsschicht kann zum Beispiel durch stromlosen Niederschlag, Gasphasenabscheidung, Sputtern oder andere Verfahren gebildet werden.
  • Im Halbleiterelement 10 sind die Gate-Elektrode 10g und die Emitter-Elektrode 10ea so angeordnet, dass eine Isolierschicht (Trennschicht) 10i mit rechteckigem Querschnitt dazwischenliegt. Außerdem sind die Emitter-Elektroden 10ea und 10eb in zwei Gebiete getrennt, wobei eine Isolierschicht 10i mit rechteckigem Querschnitt dazwischenliegt.
  • Das Material der Isolierschicht 10i enthält als Hauptbestandteil zum Beispiel ein Polyimidharz, Siliziumnitrid (SiN), Siliziumoxid (SiO2) oder dergleichen. Die Isolierschicht 10i ist wärmebeständig bis 300°C oder darüber.
  • Das Leistungsvermögen des Halbleiterelements 10 bietet zum Beispiel einen Nennstrom von 50 A und eine Durchbruchspannung von 1200 V. Das Element ist zum Beispiel 0,13 mm dick und hat Flächenabmessungen von 8,2 mm × 8,2 mm. In diesem Aspekt ist die Größe des Halbleiterelements 10 insbesondere nicht auf die obige Größe beschränkt und kann sie eine geeignete Größe im Bereich von 3 mm × 3 mm bis 17 mm × 17 mm sein.
  • In 2(a) bezeichnen die durch die Pfeile Pg, Pea, Peb bezeichneten, mit gestrichelten Linien umrandeten Punkte die Kontaktierungspositionen von Stiftelektroden, welche mit der Gate-Elektrode 10g und den Emitter-Elektroden 10ea und 10eb (unten beschrieben) elektrisch verbunden sind.
  • 3(a) bis 3(d) zeigen ein Beispiel einer Bildung einer Lotschicht auf den Oberflächen auf dem IGBT-Element angeordneter Elektroden. Konkret wird ein bleifreies Lotmaterial (Schmelzpunkt 220°C) 11 verwendet, um eine Lotschicht als leitfähige Kontaktierungsschicht auf der Elektrodenoberfläche zu bilden. Zum Beispiel wird ein blattförmiges Lotmaterial 11, welches ein leitfähiges Kontaktierungsmaterial ist, auf das Halbleiterelement 10 gelegt und wird eine Erwärmung durchgeführt, um auf jeder der Elektrodenoberflächen eine Lotschicht zu bilden.
  • Wie in 3(a) gezeigt, ist es vorzuziehen, dass die Flächenform des Lotmaterials 11 genauso groß wie oder etwas kleiner als die Oberseite des Halbleiterelements 10 ist und dass die Flächenform rechteckig ist.
  • Im Beispiel dieses Aspekts ist die Flächenform des Lotmaterials 11 0,6 mm kürzer als die Außenränder des Halbleiterelements 10. Zum Beispiel wird in diesem Aspekt Lotmaterial 11 von rechteckiger Form, welches die Abmessungen 7,0 mm × 7,0 mm hat, verwendet.
  • Das Lotmaterial 11 hat drei Dicken, nämlich 50 μm, 100 μm und 150 μm.
  • Lotmaterial 11 mit dieser Form wird gegenüber der Oberseite des Halbleiterelements 10 angeordnet, wobei es von der Isolierschicht 10i gehalten wird, und die Aufschmelzbehandlung bei 220°C oder höher wird in einem Wärmeofen durchgeführt. Nach der Aufschmelzbehandlung sieht der Querschnitt des Lotmaterials 11 aus wie in 3(b) gezeigt.
  • Das heißt, wenn das blattförmige Lotmaterial 11 der Aufschmelzbehandlung unterzogen wird, wird das Lotmaterial 11 wegen der Unterschiede in der Benetzbarkeit der Gate-Elektrode 10g, der Emitter-Elektroden 10ea und 10eb und der Isolierschicht 10i sowie wegen des Eigengewichts des Lotmaterials 11 und der Oberflächenspannung des Lotmaterials 11 vollständig getrennt, wobei die Isolierschicht 10i dazwischenliegt. Auf der Oberfläche der Gate-Elektrode 10g und auf den Oberflächen der Emitter-Elektroden 10ea und 10eb werden Lotschichten 11g, 11ea und 11eb gebildet.
  • Dann wird, wie in 3(c) gezeigt, ein Messinstrument für dreidimensionale Formen verwendet, um die Profile der Lotschichten 11g, 11ea, 11eb zu vermessen, und beim Ermitteln der Höhenwerte (der Höhen der höchsten Stellen der Lotschichten) ergeben sich Werte wie in 3(d) gezeigt. Die Einheiten der senkrechten und der waagerechten Achsen in 3(c) sind Mikrometer (μm).
  • Das heißt, wenn 50 μm, 100 μm und 150 μm als Tafeldicke des Lotmaterials 11 verwendet werden, wird eine Lotschicht 11g der Höhe 57 μm bis 73 μm über der Gate-Elektrode 10g gebildet, wird eine Lotschicht 11ea der Hohe 229 μm bis 249 μm über der Emitter-Elektrode 10ea gebildet und wird eine Lotschicht 11eb der Höhe 243 μm bis 475 μm über der Emitter-Elektrode 10eb gebildet.
  • Wenn die Dicke des Lotmaterials 11 viel weniger als 50 μm beträgt und gegen 0 μm geht, ist die absolute Menge der Lotschicht unzureichend und können die Lotschichten 11g, 11ea, 11eb nicht als leitfähige Kontaktierungsmaterialien dienen.
  • Wenn die Dicke der Lotschicht 11 größer als 150 μm gemacht wird, wird die absolute Menge der Lotschicht übermäßig groß und neigt die Lotschicht dazu, die Isolierschicht 10i zu überbrücken und Kurzschlüsse zwischen der Gate-Elektrode 10g und der Emitter-Elektrode 10ea zu verursachen. Oder wenn die Höhe der Lotschicht übermäßig groß ist, kann die Lotschicht Kontakt mit der über dem Halbleiterelement 10 angeordneten (unten beschriebenen) Verdrahtungsplatte haben.
  • Deshalb sind 5 μm bis 150 μm und eher noch 50 μm bis 150 μm als Dicke der verwendeten Lotschicht 11 vorzuziehen.
  • Bei Verwendung eines Polyimidmaterials als Isolierschicht 10i wird die Isolierschicht 10i zwischen 0,1 μm und 500 μm dick gemacht und wird die Linienbreite gleich 200 μm oder größer gemacht.
  • Insbesondere indem für das Halbleiterelement 10 die Isolierschicht 10i höher als die höchste der Lotschichten 11g, 11ea, 11eb gebildet wird, wird die Isolierschicht 10i zuverlässiger zwischen die über der Gate-Elektrode 10g oder der Emitter-Elektrode 10ea zu trennenden Lotschichten 11 gelegt.
  • Ferner wird, wie unten erläutert, weil die Benetzbarkeit des Lotmaterials bezüglich der Isolierschicht 10i schlecht (gering) ist, selbst wenn die Höhe der Isolierschicht 10i niedriger als die der Lotschichten 11g, 11ea, 11eb ist, das Lotmaterial 11 über der Gate-Elektrode 10g und der Emitter-Elektrode 10ea getrennt, wobei die Isolierschicht 10i dazwischenliegt.
  • Jedoch wenn die Dicke der Isolierschicht 10i kleiner als 0,1 μm ist, neigt diese dazu, die Eigenschaft der schlechten Benetzbarkeit des Lotmaterials bezüglich der Isolierschicht 10i zu verlieren, so dass das Lot die Isolierschicht 10i benetzt und zwischen der Gate-Elektrode 10g und der Emitter-Elektrode 10ea durch die Lotschicht Kurzschlüsse auftreten können.
  • Deshalb ist es wünschenswert, dass die Dicke der Isolierschicht 10i 0,1 μm oder größer ist.
  • Überdies ist es, um mittels der Isolierschicht 10i eine ausreichende Durchbruchspannung über die Gate-Elektrode 10g und die Emitter-Elektrode 10ea sicherzustellen, wünschenswert, dass die Dicke der Isolierschicht 10i 0,1 μm oder größer ist.
  • Ferner kann die Isolierschicht 10i, wenn die Dicke der Isolierschicht 10i größer als 500 μm ist, Kontakt mit der über dem Halbleiterelement 10 angeordneten Verdrahtungsplatte bekommen und kann die Halbleitervorrichtung nicht dünn gemacht werden. Deshalb ist es wünschenswert, dass die Dicke der Isolierschicht 10i gleich der oder kleiner als die Weite des Spalts zwischen dem Halbleiterelement 10 und der Verdrahtungsplatte ist (500 μm bis 2 mm).
  • Bei Verwendung eines IGBT-Elements oder eines Leistungs-MOSFET mit einer Durchbruchspannung von 600 V, 1200 V, 1700 V oder dergleichen als Halbleiterelement 10 ist es, weil die Durchbruchspannung von Polyimidmaterial ungefähr 10 V/μm beträgt, wünschenswert, dass die Linienbreite der Isolierschicht 10i 200 μm oder größer ist, um eine ausreichende Durchbruchspannung zwischen der Gate-Elektrode 10g und der Emitter-Elektrode 10ea sicherzustellen.
  • Ferner kann bei Verwendung eines IGBT-Elements, welches eine noch höhere Durchbruchspannung erfordert, die Linienbreite entsprechend angepasst werden, damit sie dieser Durchbruchspannung entspricht.
  • 4(a) und 4(b) zeigen ein Beispiel von Lotschichtbildung auf der Oberfläche einer auf einem Freilaufdioden-Element befindlichen Elektrode.
  • Das heißt, wie in 4(a) gezeigt, wird das Messinstrument verwendet, um die Profile von auf den Elektrodenoberflächen auf der Oberseite eines Freilaufdioden-Elements gebildeten Lotschichten zu messen, und als Maximalwerte der Höhe wurden die in 4(b) angegebenen Werte ermittelt. Die Einheiten der senkrechten und der waagerechten Achsen in 4(a) sind Mikrometer (μm).
  • Das heißt, wenn 50 μm, 100 μm und 150 μm als Tafeldicken des bei einem Freilaufdioden-Element verwendeten Lotmaterials verwendet werden, wird eine Lotschicht mit einer Höhe von 314 μm bis 765 μm auf der oberseitigen Elektrodenoberfläche des Freilaufdioden-Elements gebildet.
  • Diese Lotschichten sind höher als die auf den Emitter-Elektroden 10ea und 10eb gebildeten Lotschichten 11ea und 11eb. Dies liegt daran, dass die Chipfläche eines Freilaufdioden-Elements kleiner als die Chipfläche eines IGBT-Elements ist.
  • Die Höhe der auf der Elektrodenoberfläche eines Freilaufdioden-Elements gebildeten Lotschicht kann durch entsprechendes Anpassen der Dicke des blattförmigen Lotmaterials frei angepasst werden.
  • Dann wird, wie in 5 gezeigt, eine Isolierplatte 23 vorbereitet, wobei mittels des DCB-Verfahrens Muster aus Metallfolie 21, 22a bis 22e auf der oberen und unteren Hauptfläche einer Isolierplatte 20, deren Hauptbestandteil zum Beispiel Aluminiumoxid (Al2O3) oder Siliziumnitrid (Si3N4) ist, gebildet werden. Diese Isolierplatte 23 wird zum Beispiel mittels einer Kohlenstoff-Befestigungseinrichtung (nicht gezeigt) an der Unterseite und den Seitenflächenbefestigt und gehalten.
  • Als nächstes werden die Lotmaterialien (die ersten leitfähigen Kontaktierungsmaterialien) 12 und 17 auf die Metallfolie 22b und die Metallfolie 22d gelegt. Die Lotmaterialien 12, 17 können blattförmig oder pastenförmig sein. Dann wird das Halbleiterelement 10 so auf das Lotmaterial 12 gelegt, dass die Kollektor-Elektrode 10c des Halbleiterelements 10 in Kontakt mit dem Lotmaterial 12 steht.
  • Außerdem wird ein Freilaufdioden-Element oder ein anderes Halbleiterelement 15 vorbereitet und wird das Halbleiterelement 15 so auf das Lotmaterial 17 gelegt, dass die Kathoden-Elektrode (fünfte Elektrode) 15c des Halbleiterelements 15 in Kontakt mit dem Lotmaterial 17 steht.
  • Dann wird das blattförmige Lotmaterial (das zweite leitfähige Kontaktierungsmaterial) 11 durch die auf der Oberseite des Halbleiterelements 10 angeordnete Isolierschicht 10i gehalten, wobei eine Hauptfläche des Lotmaterials 11 der Gate-Elektrode 10g und den Emitter-Elektroden 10ea, 10eb gegenüberliegt. Entsprechend wird das blattförmige Lotmaterial 16 durch die auf der Oberseite des Halbleiterelements 15 angeordnete Isolierschicht 15i gehalten, wobei eine Hauptfläche des Lotmaterials 16 der Anoden-Elektrode (vierten Elektrode) 15a des Halbleiterelements 15 gegenüberliegt.
  • In diesem Stadium liegen die Dicken der Lotmaterialien 11 und 16, welche verwendet werden, wie oben erläutert, zwischen 50 μm und 150 μm. Ferner sind die Flächengrößen der Lotmaterialien 11 und 16 die gleichen wie die der Hauptflächen der Halbleiterelemente 10 und 15. Folglich wird die Ausrichtung der Lotmaterialien 11, 16 bezüglich der Halbleiterelemente 10, 15 erleichtert.
  • Überdies können Lotmaterialien 11 und 16, deren Größe etwas kleiner als die Hauptflächen der Halbleiterelemente 10 und 15 sind, verwendet werden. Zum Beispiel können Lotmaterialien 11 und 16, deren Größe zwischen 60% und 100% der Größe der Hauptflächen der Halbleiterelemente 10 und 15 beträgt, verwendet werden. Jedoch müssen die Größen so beschaffen sein, dass die Ränder der Lotmaterialien 11 und 16 unbedingt durch die auf den Außenumfängen der Halbleiterelemente 10 und 15 gebildeten Isolierschichten 10i, 15i gehalten werden.
  • Diese Lotmaterialien 11, 12, 16, 17 werden durch Ausstanzen aus einer großen Lottafel hergestellt. Die Lotmaterialien 11, 12, 16, 17 enthalten kein Flussmittel.
  • Das Material der Lotmaterialien 11, 12, 16, 17 ist zum Beispiel ein bleifreies Lot, und konkret ist es ein Sn-3,5%Ag-Lot oder ein anderes SnAg-System-Lot oder ein Sn-5%Sb-Lot oder ein anderes SnSb-System-Lot. Darüber hinaus kann ein SnAgCu-System-Lot, ein SnAgBi-System-Lot, ein SnAgIn-System-Lot, ein SnCuBi-System-Lot, ein SnCuIn-System-Lot oder ein SnAgCuNiGe-System-Lot verwendet werden.
  • Überdies kann bei Bedarf ein bleihaltiges Lot (eutektisches Lot) verwendet werden. Konkret kann ein Sn-5%Pb-Lot, ein Sn-63%Pb-Lot oder ein Sn-37%Pb-Lot verwendet werden.
  • Als nächstes wird, wie in 6 gezeigt, eine Verdrahtungsplatte 30 vorbereitet. Ein Verdrahtungsmuster wird auf dieser Verdrahtungsplatte 30 selektiv angeordnet. Das untere Ende einer Stiftelektrode (einer ersten Stiftelektrode) 31g, welche mit der Verdrahtungsschicht 30g der Verdrahtungsplatte 30 elektrisch verbunden ist, und die unteren Enden von Stiftelektroden (zweiten Stiftelektroden) 31ea, 31eb, welche mit den auf der Verdrahtungsplatte 30 angeordneten Verdrahtungsschichten 30ea, 30eb elektrisch verbunden sind, werden jeweils in Kontakt mit dem Lotmaterial 11 gebracht.
  • Das heißt, die unteren Enden der Stiftelektroden 31g, 31ea, 31eb werden gegenüber der Gate-Elektrode 10g und den Emitter-Elektroden 10ea, 10eb des Halbleiterelements 10 angeordnet, wobei das Lotmaterial 11 dazwischenliegt.
  • Entsprechend werden über dem Halbleiterelement 15 die unteren Enden von Stiftelektroden (dritten Stiftelektroden) 31aa, 31ab, welche mit auf der Verdrahtungsplatte 30 angeordneten Verdrahtungsschichten 30aa, 30ab elektrisch verbunden sind, gegenüber der Anode 15a des Halbleiterelements 15 angeordnet, wobei das Lotmaterial 16 dazwischenliegt.
  • In den Verdrahtungsschichten 30g, 30ea, 30eb, 30aa, 30ab werden elektrische Verbindungen mit auf einer Hauptfläche oder innerhalb der Verdrahtungsplatte 30 gebildeten elektrischen Schaltkreisen (nicht gezeigt) hergestellt.
  • Hier enthält das Material der Verdrahtungsschichten 30g, 30ea, 30eb, 30aa, 30ab und der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab zum Beispiel Kupfer (Cu) als Hauptbestandteil.
  • Der Aufbau der im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt verwendeten Verdrahtungsplatte 30 wird anhand anderer Zeichnungen ausführlich erläutert.
  • 7(a) und 7(b) zeigen die Hauptteile der Verdrahtungsplatte; 7(a) ist eine Draufsicht der Oberseite, und 7(b) zeigt eine vergrößerte Schnittansicht der nahen Umgebung einer Stiftelektrode. 7(b) zeigt als Beispiel den Schnitt der nahen Umgebung der oben beschriebenen Stiftelektrode 31g.
  • Diese Verdrahtungsplatte 30 ist eine Platte, welche durch selektives Anordnen einer Vielzahl von Stiftelektroden in vertikaler Ausrichtung an vorgeschriebenen Positionen auf einer sogenannten Leiterplatte hergestellt wird; zum Beispiel wird, wie in 7(b) gezeigt, die Stiftelektrode 31g in die Verdrahtungsplatte 30 eingedrückt (eingepresst) und wird die elektrische Verbindung zwischen der auf der Verdrahtungsplatte 30 selektiv angeordneten Verdrahtungsschicht 30g und der Stiftelektrode 31g aufrechterhalten.
  • In der Verdrahtungsplatte 30 werden, zusätzlich zur Stiftelektrode 31g, Stiftelektroden 31ea, 31eb, 31aa, 31ab in die Verdrahtungsplatte 30 eingedrückt, wie in 7(a) gezeigt, und die auf der Verdrahtungsplatte 30 selektiv angeordneten Verdrahtungsschichten 30ea, 30eb, 30aa, 30ab sind mit den jeweiligen Stiftelektroden 31ea, 31eb, 31aa, 31ab elektrisch verbunden.
  • Beim Kontaktieren dieser Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab und der Verdrahtungsschichten 30g, 30ea, 30eb, 30aa, 30ab kann zusätzlich zum obigen Eindrücken auch Löten verwendet werden. Auf diese Weise wird die elektrische Verbindung und der mechanische Halt der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab mit beziehungsweise an den Verdrahtungsschichten 30g, 30ea, 30eb, 30aa, 30ab weiter verbessert.
  • Das Material der Verdrahtungsplatte 30 enthält als Hauptbestandteil zum Beispiel ein Polyimidharz, Epoxidharz oder dergleichen. Wenn erforderlich, kann ein Glasfasergewebe in die Verdrahtungsplatte 30 eingebettet sein, um die Verdrahtungsplatte 30 zu verstärken.
  • Im Hinblick auf die Steifigkeit der Verdrahtungsplatte 30 kann außerdem eine Hartplatte, welche eine vorgeschriebene Steifigkeit übertrifft, verwendet werden oder kann eine flexible Verdrahtungsplatte 30, welche als Ganzes gebogen werden kann, verwendet werden.
  • Auf der Oberfläche der Verdrahtungsplatte 30 wird eine Harz-Schutzschicht 32 gebildet, wie in 7(b) gezeigt. In 7(a) ist die Schutzschicht 32 nicht gezeigt, um die Anordnung der Stiftelektroden zu verdeutlichen.
  • Auf der Verdrahtungsplatte 30 werden die Stiftelektroden 31ea, 31eb und die Stiftelektroden 31aa, 31ab jeweils an fünf Stellen in einzelnen waagerechten Reihen angeordnet. Die Abstände der Stiftelektroden sind gleichmäßig. Die Stiftelektrode 31g wird nahe bei den Stiftelektroden 31ea angeordnet.
  • Wie in 6 gezeigt, werden, wenn die Verdrahtungsplatte 30 sich über und gegenüber dem Halbleiterelement 10 befindet, die unteren Enden der Vielzahl von Stiftelektroden 31ea, 31eb so angeordnet, dass sie über den Emitter-Elektroden 10ea, 10eb des Halbleiterelements 10 zu liegen kommen. In diesem Fall kommt das untere Ende der Stiftelektrode 31g über der Gate-Elektrode 10g des Halbleiterelements 10 zu liegen.
  • Ferner werden, wenn die Verdrahtungsplatte 30 über dem Halbleiterelement 15 angeordnet wird, die unteren Enden der Vielzahl von Stiftelektroden 31aa, 31ab so angeordnet, dass sie über der Anoden-Elektrode 15a des Halbleiterelements 15 zu liegen kommen.
  • Die Anzahl der oben beschriebenen Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab ist nicht auf die in 7(a) und 7(b) gezeigte Anzahl beschränkt. Die Anzahl der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab kann je nach Leistungsvermögen der Halbleiterelemente 10 und 15 variiert werden. Ferner kann die Anordnung der Stiftelektroden 31ea, 31eb, 31aa, 31ab außer den in 7(a) gezeigten einzelnen waagerechten Reihen eine Zickzack-Anordnung sein.
  • Die Bauformen der oben beschriebenen Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab sind nicht auf Stabformen beschränkt, sondern können auch Rohrformen, deren Inneres hohl ist, sein. Außerdem können die Außenformen der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab zylindrisch sein oder Kanten haben.
  • Im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt wird eine Verdrahtungsplatte 30 mit dem oben beschriebenen Aufbau verwendet.
  • Die Seitenflächen der Verdrahtungsplatte 30 werden im in 6 gezeigten Verfahren durch die oben beschriebene Befestigungseinrichtung befestigt und gehalten. In 6 ist die oben beschrie bene Schutzschicht 32 zur Vereinfachung der Konfiguration der Verdrahtungsplatte 30 nicht gezeigt.
  • Hinsichtlich der Reihenfolge kann die Verdrahtungsplatte 30 vor dem Vorbereiten der Isolierplatte 23 und der Halbleiterelemente 10 und 15 vorbereitet werden.
  • Als nächstes werden die Halbleiterelemente 10 und 15, die Verdrahtungsplatte 30 und dergleichen auf die Schmelzpunkte der Lotmaterialien 11, 12, 16, 17 oder höher erwärmt, um die Aufschmelzbehandlung der Lotmaterialien 11, 12 und der Lotmaterialien 16, 17 zu beginnen. Aufgrund dieser Erwärmung beginnen die Lotmaterialien 11, 12 und die Lotmaterialien 16, 17 zu schmelzen, wie in 8 gezeigt. infolgedessen lässt die Steifigkeit der Lotmaterialien 11, 16 nach und nähern sich die unteren Enden der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab den Halbleiterelementen 10, 15.
  • Die Aufschmelzbehandlung erfolgt mittels einer Vakuum-Aufschmelzeinrichtung bei Unterdruck oder in einem Inertgas, in Wasserstoffgas (H2), Stickstoffgas (N2) oder in einer gemischten Wasserstoff-/Stickstoffgas-Atmosphäre (H2/N2). Auf diese Weise wird eine Oxidation der Elektrodenoberflächen der Halbleiterelemente 10, 15 und der Stiftelektrodenoberflächen während der Aufschmelzbehandlung verhindert und können die geschmolzenen Lotmaterialien 11, 12, 16, 17 gut auseinanderlaufen und die Elektrodenoberflächen und Stiftelektrodenoberflächen benetzen. Überdies treten innerhalb der auf den Elektroden gebildeten Lotschichten keine Poren auf.
  • Um die Benetzbarkeit der geschmolzenen Lotmaterialien 11, 12, 16, 17 bezüglich der Elektrodenoberflächen und Stiftelektrodenoberflächen zu verbessern, kann vor dem Schmelzen der Lotmaterialien 11, 12, 16, 17 eine Vorverarbeitung durchgeführt werden.
  • Zum Beispiel können die Elektrodenoberflächen und Stiftelektrodenoberflächen einer Plasmabehandlung unter Verwendung eines Inertgases oder von Stickstoff (N2) unterzogen werden, um etwa 1 bis 2 nm der Elektrodenoberflächen und Stiftelektrodenoberflächen wegzuätzen. Oder es kann eine Reduktionsbehandlung der Elektrodenoberflächen und Stiftelektrodenoberflächen in einer Wasserstoffumgebung (H2) bei 270°C oder höher durchgeführt werden.
  • Auf diese Weise werden natürliche Oxidationsfilme auf den Elektrodenoberflächen und Stiftelektrodenoberflächen sowie Nickeloxide, welche sich auf Elektrodenoberflächen niedergeschlagen haben und dort gewachsen sind, entfernt und wird die Benetzbarkeit der geschmolzenen Lotmaterialien 11, 12, 16, 17 bezüglich der Elektrodenoberflächen und Stiftelektrodenoberflächen verbessert.
  • Wenn die Aufschmelzbehandlung eine Zeitlang durchgeführt wird, wird das Lotmaterial 11 vollständig getrennt, wobei die Isolierschicht 10i dazwischenliegt, wie in 9 gezeigt.
  • Das heißt, eine Lotschicht (erste leitfähige Kontaktierungsschicht) 11g wird nur auf der Gate-Elektrode 10g gebildet und Lotschichten (zweite leitfähige Kontaktierungsschichten) 11ea, 11eb werden nur auf den Emitter-Elektroden 10ea beziehungsweise 10eb gebildet. Außerdem wird eine Lotschicht (vierte leitfähige Kontaktierungsschicht) 16a auf der Anode 15a gebildet.
  • Die Stiftelektrode 31g und die Gate-Elektrode 10g sind über die Lotschicht 11g elektrisch verbunden. Außerdem sind die Stiftelektroden 31ea, 31eb und die Emitter-Elektroden 10ea, 10eb über die Lotschichten 11ea, 11eb elektrisch verbunden. Des Weiteren sind die Stiftelektroden 31aa, 31ab und die Anode 15a über die Lotschicht 16a elektrisch verbunden.
  • Die Kollektor-Elektrode 10c des Halbleiterelements 10 und die Metallfolie 22b sind über die Lotschicht (dritte leitfähige Kontaktierungsschicht) 12c elektrisch verbunden, und die Kathode 15c des Halbleiterelements 15 und die Metallfolie 22d sind über die Lotschicht (fünfte leitfähige Kontaktierungsschicht) 17c elektrisch verbunden.
  • Nun folgt eine ergänzende Erläuterung der Benetzbarkeit von Lotmaterial bezüglich einer Metalloberfläche oder Polyimidmaterial. Um Unterschiede in der Benetzbarkeit von Lotmaterial bezüglich Metalloberflächen oder Polyimidmaterial zu identifizieren, werden Beispiele des Kontaktwinkels von Lotmaterial mit Metalloberflächen und Polyimidmaterial angeführt.
  • Zum Beispiel ist, wie in 10(a) gezeigt, wenn eine Lotschicht mit einem Metall- oder Polyimidsubstrat in Kontakt kommt, die Lotschicht im Kontaktwinkelbereich 0 < θ ≤ 90° in einem Zustand der Immersionsbenetzung des Substrats. Wie in 10(b) gezeigt, ist die Lotschicht im Kontaktwinkelbereich 90° < θ ≤ 180° in einem Zustand der Adhäsionsbenetzung des Substrats. Im Fall von = 0° (nicht gezeigt) ist die Lotschicht in einem Zustand der auseinanderlaufenden Benetzung des Substrats.
  • Das heißt, je kleiner der Kontaktwinkel, desto besser (höher) ist die Benetzbarkeit der Lotschicht bezüglich des Substrats, und je größer der Kontaktwinkel, desto schlechter (niedriger) ist die Benetzbarkeit der Lotschicht bezüglich des Substrats.
  • 11 zeigt Beispiele gemessener Kontaktwinkel für Lotmaterial mit Metalloberflächen und Polyimidmaterial. Hier wurde der Kontaktwinkel θ mittels eines Kontaktwinkel-Messinstruments (Kyowa Interface Science Modell CA-X) gemessen. Der Kontaktwinkel θ der Lotschicht mit der Metalloberfläche oder Polyimidmaterial wurde nach der Aufschmelzbehandlung gemessen.
  • Als Substrate, mit welchen die Lotschicht in Kontakt kommt, wurden drei Typen, nämlich die Emitter-Elektroden-Oberfläche eines handelsüblichen IGBT-Elements, eine auf einer Aluminiumoxidlage (Al2O3) gebildete Kupferlage (Cu) und ein Polyimidfilm, welcher ein Ersatz für die Isolierschicht 10i eines IGBT-Elements ist, verwendet. Hier war das Material der Emitter-Elektrode des IGBT-Elements Aluminium (Al) mit einem von der unteren Schicht her ausgeführten Nickel (Ni)/Gold (Au)-Überzug. Deshalb machte die Messung des Kontaktwinkels auf der Emitter-Elektrode die Messung des Kontaktwinkels des Lotmaterials auf einem Goldfilm (Au) erforderlich.
  • Das Material der Stiftelektroden enthält Kupfer (Cu) als Hauptbestandteil, wie oben erläutert.
  • Deshalb kann durch Messen des Kontaktwinkels des Lotmaterials auf der Kupferlage (Cu) auch die Benetzbarkeit des Lotmaterials bezüglich der Stiftelektroden ermittelt werden.
  • Auf der Oberfläche der Kupferlage (Cu) wurde eine Stickstoffgasplasma-(N2)Verarbeitung (400 W, 3 Minuten) als Vorverarbeitung durchgeführt, um den natürlichen Oxidationsfilm zu entfernen.
  • Die Aufschmelztemperatur war 340°C für bleifreies Lot und war 200°C für bleihaltiges Lot.
  • Wie in den Figuren gezeigt, war der Kontaktwinkel θ auf der Al/Ni/Au-Elektrodenoberfläche 10° oder kleiner, egal ob bleifreies Lot oder bleihaltiges Lot verwendet wurde.
  • Auf der Kupferlage (Cu) war der Kontaktwinkel θ für bleifreies Lot 60° oder kleiner, während der Kontaktwinkel θ für bleihaltiges Lot 9° oder kleiner war.
  • Auf dem Polyimidfilm war der Kontaktwinkel θ 80° oder größer, egal ob bleifreies Lot oder bleihaltiges Lot verwendet wurde. Der Kontaktwinkel θ für Wasser und Polyimidfilm beträgt ungefähr 100°, so dass der Kontaktwinkel des Lotmaterials mit dem Polyimidfilm-Material ungefähr gleich dem oder größer als der Winkel mit Wasser war.
  • Die Gate-Elektrode des Halbleiterelements besteht aus dem gleichen Material wie die Emitter-Elektroden, so dass der Kontaktwinkel des Lotmaterials mit der Gate-Elektroden-Oberfläche der gleiche wie bei den Emitter-Elektroden ist.
  • Wegen dieser Unterschiede im Kontaktwinkel θ des Lotmaterials mit Elektrodenoberflächen und mit Polyimidmaterial benetzt das Lotmaterial die Isolierschicht 10i nicht, sondern trennt mit dazwischenliegender Isolierschicht 10i, so dass Lotschichten 11g, 11ea, 11eb nur auf der Gate-Elektrode 10g oder nur auf den Emitter-Elektroden 10ea und 10eb des Halbleiterelements 10 gebildet werden.
  • In anderen Worten, weil der Kontaktwinkel des Lotmaterials mit der Isolierschicht 10i größer als die Kontaktwinkel des Lotmaterials mit der Gate-Elektrode 10g oder mit den Emitter-Elektroden 10ea und 10eb ist, wird das Lotmaterial getrennt, wobei die Isolierschicht 10i dazwischenliegt.
  • Ferner werden die Höhe und die Linienbreite der das Lotmaterial 11 trennenden Isolierschicht 10i nach Bedarf angepasst wie unten beschrieben.
  • Zum Beispiel als erstes Verfahren wird ein Halbleiterelement 10 verwendet, auf welches eine Isolierschicht 10i gelegt wird, deren Höhe höher als die höchste der in 9 gezeigten Lotschichten 11g, 11ea, 11eb ist.
  • Wenn eine solche Isolierschicht 10i auf der Halbleiterelement 10 gebildet wird, dann wird das Lotmaterial 11 wegen der schlechten Benetzung des Lotmaterials bezüglich der Isolierschicht 10i, der Oberflächenspannung des Lotmaterials und des Eigengewichts des Lotmaterials zuverlässig getrennt, wobei die Isolierschicht 10i dazwischenliegt. Das heißt, Lotschichten 11g, 11ea, 11eb werden nur auf der Gate-Elektrode 10g oder nur auf den Emitter-Elektroden 10ea, 10eb gebildet.
  • Wenn die Höhen der Vielzahl von aus der Unterseite der Verdrahtungsplatte 30 herausragenden Stiftelektroden 31g, 31ea, 31eb schwanken und der Höhenunterschied zwischen der niedrigsten Stiftelektrode und der höchsten Stiftelektrode 50 μm oder größer ist, müssen die Lotschichten 11g, 11ea, 11eb 50 μm hoch oder höher gemacht werden. Auf diese Weise werden alle Stiftelektroden 31g, 31ea, 31eb über die Lotschichten 11g, 11ea, 11eb mit den Gate-Elektrode 10g und den Emitter-Elektroden 10ea, 10eb kontaktiert.
  • In diesem Fall wird als zweites Verfahren ein Halbleiterelement 10 mit einer 50 μm hohen oder höheren Isolierschicht 10i verwendet.
  • Durch Bilden einer solchen Isolierschicht 10i auf dem Halbleiterelement 10 wird das Lotmaterial 11 wegen der schlechten (geringen) Benetzung des Lotmaterials bezüglich der Isolierschicht 10i, der Oberflächenspannung des Lotmaterials und des Eigengewichts des Lotmaterials zuverlässig getrennt, wobei die Isolierschicht 10i dazwischenliegt. Das heißt, Lotschichten 11g, 11ea, 11eb werden nur auf der Gate-Elektrode 10g oder nur auf den Emitter-Elektroden 10ea, 10eb gebildet.
  • Wenn der Höhenunterschied zwischen der niedrigsten Stiftelektrode und der höchsten Stiftelektrode weniger als 50 μm (zum Beispiel zwischen 10 μm und 50 μm) beträgt, müssen die Höhen der Lotschichten 11g, 11ea, 11eb nur gleich diesem oder größer als dieser Unterschied sein. Auf diese Weise werden alle Stiftelektroden 31g, 31ea, 31eb über die Lotschichten 11g, 11ea, 11eb mit der Gate-Elektrode 10g und den Emitter-Elektroden 10ea, 10eb kontaktiert.
  • In diesem Fall wird als drittes Verfahren ein Halbleiterelement 10 mit einer Isolierschicht 10i, deren Dicke gleich diesem oder größer als dieser Unterschied ist, verwendet.
  • Wenn eine solche Isolierschicht 10i auf dem Halbleiterelement 10 gebildet wird, wird das Lotmaterial 11 wegen der geringen Benetzung des Lotmaterials bezüglich der Isolierschicht 10i, der Oberflächenspannung des Lotmaterials und des Eigengewichts des Lotmaterials zuverlässig getrennt, wobei die Isolierschicht 10i dazwischenliegt. Das heißt, Lotschichten 11g, 11ea, 11eb werden nur auf der Gate-Elektrode 10g oder nur auf den Emitter-Elektroden 10ea, 10eb gebildet.
  • Als viertes Verfahren kann, wenn es überhaupt keine Schwankung zwischen den Stiftelektroden gibt, die Höhe der Isolierschicht 10i des Halbleiterelements 10 so beschaffen sein, dass Lotmaterial abgestoßen wird, ohne die Eigenschaft der schlechten Benetzbarkeit des Lotmaterials bezüglich der Isolierschicht 10i zu beeinträchtigen. Konkret wird die Untergrenze für die Höhe der Isolierschicht 10i auf 0,1 μm festgelegt.
  • Sogar eine so dünne Isolierschicht 10i ergibt wegen der schlechten Benetzung des Lotmaterials bezüglich der Isolierschicht 10i und der Oberflächenspannung des Lotmaterials eine zuverlässige Trennung des Lotmaterials 11 mit dazwischenliegender Isolierschicht 10i. Das heißt, Lotschichten 11g, 11ea, 11eb werden nur auf der Gate-Elektrode 10g oder nur auf den Emitter-Elektroden 10ea, 10eb gebildet.
  • Die Höhe der auf das Halbleiterelement 15 gelegten Isolierschicht 15i muss nur genügend groß sein, dass die Lotschicht 16a nicht von der Anode 15a des Halbleiterelements 15 herunterfällt. Konkret wird die Untergrenze für die Höhe der Isolierschicht 15i auf 0,1 μm festgelegt.
  • Ferner wird, wie oben erläutert, die Obergrenze für die Höhe der Isolierschichten 10i und 15i so festgelegt, dass die Isolierschichten 10i, 15i nicht mit der Hauptfläche der Verdrahtungsplatte 30 in Kontakt kommen. Zum Beispiel wird die Obergrenze für die Höhe der Isolierschicht 10i ungefähr auf die Weite des Spalts zwischen dem Halbleiterelement 10 und der Verdrahtungsplatte 30 (500 μm bis 2 mm) festgelegt.
  • Ferner wird die Linienbreite der Isolierschicht 10i aus den oben genannten Gründen auf 200 μm oder größer festgelegt.
  • Wie in 9 gezeigt, werden die Isolierplatte 23 und die Verdrahtungsplatte 30 durch eine Befestigungsvorrichtung wie oben erläutert in ihren Positionen befestigt und gehalten, so dass es während der Aufschmelzbehandlung keine Bewegung der Metallfolien 22b oder 22d oder der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab in einer horizontalen Richtung (in einer Richtung parallel zu den jeweiligen Hauptflächen der Isolierplatte 23 und der Verdrahtungsplatte 30) gibt.
  • Ferner wird eine Vielzahl der Stiftelektroden 31ea, 31eb, 31aa, 31ab in gleichmäßigen Abständen angeordnet wie oben erläutert. Auf diese Weise wird eine gleichmäßige Benetzung und Ausbreitung der Lotschichten 11ea, 11eb, 16aa, 16ab auf den Stiftelektroden während der Aufschmelzbehandlung erreicht. Deshalb wird ein Selbstausrichtungseffekt an den Halbleiterelementen 10, 15 in Kontakt mit den Lotschichten 11ea, 11eb, 16aa, 16ab gefördert.
  • Auf diese Weise kommt es während der Aufschmelzbehandlung nicht zu Verschiebungen der Positionen der Halbleiterelemente 10, 15 auf den Metallfolien 22b, 22d.
  • Ferner wird, wenn die Aufschmelzbehandlung eine vorgeschriebene Zeit lang fortgesetzt wird, das in 12 gezeigte Ergebnis erzielt.
  • Wie in der Figur gezeigt, erfolgt die Ausbreitung und Benetzung der Lotschichten 11g, 11ea, 11eb, 16aa, 16ab bis zu den Seitenflächen der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab und bilden die Lotschichten 11g, 11ea, 11eb, 16aa, 16ab Kehlnähte.
  • Dies liegt daran, dass die Materialien der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab Kupfer (Cu) enthalten, und wie oben erläutert haben die Lotschichten eine gute Benetzbarkeit bezüglich der Stiftelektroden.
  • Das heißt, weil die Kontaktwinkel der Lotschichten mit den Isolierschichten 10i, 15i größer als die Kontaktwinkel der Lotschichten mit den Stiftelektroden 31ea, 31eb, 31aa, 31ab sind, erfolgt selbst bei Fortsetzung der Aufschmelzbehandlung keine Benetzung und Ausbreitung der Lotschichten auf den Isolierschichten 10i, 15i.
  • Auf diese Weise erfolgt eine Benetzung und Ausbreitung der Lotschichten 11g, 11ea, 11eb, 16aa, 16ab nur auf der Gate-Elektrode 10g und den Emitter-Elektroden 10ea und 10eb des Halbleiterelements 10, der Anode 15a des Halbleiterelements 15 und den Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab.
  • Nach Bildung der Kehlnähte wird die Aufschmelzbehandlung beendet und die Befestigungsvorrichtung entfernt. Dann wird das Vergießen durchgeführt, um den Spalt zwischen der Isolierplatte 23 und der Verdrahtungsplatte 30 mit einem Vergussharz (nicht gezeigt), welches zum Beispiel Epoxidharz oder dergleichen enthält, zu füllen. Auf diese Weise werden die Halbleiterelemente 10, 15 und die Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab und dergleichen mit Vergussharz vergossen.
  • Das Kontaktieren der Kollektor-Elektrode 10c und der Metallfolie 22b und das Kontaktieren der Kathode 15c und der Metallfolie 22d können statt durch Löten durch Crimpen oder durch Ultraschallbonden erfolgen.
  • Mittels dieses Herstellungsverfahrens wird die gezeigte Halbleitervorrichtung 1 fertiggestellt. Die Halbleitervorrichtung 1 kann auch in einem Gehäuse aus PPS (Polyphenylensulfid) oder einem anderen Kunstharz untergebracht werden, um ein Allzweck-Leistungsmodul zu bilden.
  • In der Halbleitervorrichtung 1 kann eine mehrere Millimeter dicke Metall-Grundplatte, deren Fläche größer als die der Isolierplatte 23 ist, als Unterbau der Halbleitervorrichtung 1 verwendet werden. Durch Verwenden einer solchen Metall-Grundplatte wird die Wärmeabstrahlung der Halbleitervorrichtung 1 weiter verbessert.
  • Ferner können ein IC-Schaltungs-Teil, Kondensatoren, Widerstände und andere elektronische Bauteile auf der oben beschriebenen Verdrahtungsplatte 30 angebracht werden. Auf diese Weise lässt sich erreichen, dass die Halbleitervorrichtung 1 als ein kompaktes und dünnes, intelligentes Leistungsmodul mit integrierter Temperatursensorschaltung, Überspannungs-/Überstromschutzschaltung und dergleichen arbeitet.
  • 13(a) und 13(b) sind vergrößerte Zeichnungen der Kehlnahtform der Lotschicht.
  • Bei dieser Kehlnahtform ist es, wenn der Abstand vom äußersten Umfang, bei welchem die Lotschicht die Elektrode berührt, bis zur Seitenfläche der Stiftelektrode gleich d ist und die Höhe der Lotschicht gleich h ist, vorzuziehen, dass h im Bereich von dem Zustand, in welchem h und d gleich sind, wie in 13(a), bis zu dem Zustand, in welchem h = 2d ist, wie in 13(b) gezeigt, liegt. Das heißt, eine Form wird so gebildet, dass die Beziehung zwischen h und d ”d ≤ h ≤ 2d” lautet. Hier ist es vorzuziehen, dass d zwischen 125 μm und 250 μm liegt. Auf diese Weise wird die Fläche der Kontaktierung der Elektrode mit der Stiftelektrode vergrößert und kann der Widerstand der L-Komponente der Leiterbahn verringert werden. Überdies wird die Festigkeit der Kontaktierung zwischen der Stiftelektrode und der Elektrode erhöht. Außerdem wird die mechanische Festigkeit der Stiftelektrode erhöht.
  • Auf diese Weise werden im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt die Materialien der Lotmaterialien 11 und 16 und der Isolierschichten 10i und 15i, die Formen der Lotmaterialien 11 und 16 und der Isolierschichten 10i und 15i und die Aufschmelzbehandlung an die optimalen Bedingungen angepasst.
  • Zum Beispiel wird das Lotmaterial 11 unter Ausnutzung des Unterschieds in der Benetzbarkeit des Lotmaterials 11 bezüglich der Elektrodenoberflächen und der Isolierschicht 10i, der Oberflächenspannung des Lotmaterials 11 und des Eigengewichts des Lotmaterials 11 über jeder der Elektroden getrennt, wobei die Isolierschicht 10i dazwischenliegt. Dann werden die Mengen und Formen der auf jeder einzelnen Elektrode angeordneten Lotschichten angepasst.
  • Auf diese Weise können selbst bei schwankenden Höhen der Stiftelektroden alle Stiftelektroden über die Lotschichten mit den Elektroden des Halbleiterelements zuverlässig elektrisch verbunden werden. Diese Lotschichten werden zuverlässig getrennt, wobei die auf den Halbleiterelementen befindlichen Isolierschichten dazwischenliegen, so dass keine Kurzschlüsse zwischen Elektroden des Halbleiterelements auftreten.
  • Ferner brauchen die Elektrodenoberflächen nach dem Kontaktieren von Stiftelektroden und Elektroden nicht von Flussmittel gereinigt zu werden, weil die verwendeten Lotmaterialien 11, 16 keinen Flussmittel-Bestandteil enthalten.
  • Außerdem kommt es, weil die Lotmaterialien 11, 16 blattförmig und flussmittelfrei sind, während der Aufschmelzbehandlung nicht zum Zerstreuen eines Flussmittel-Bestandteils oder des Lotmaterials in der nahen Umgebung der Halbleiterelemente 10, 15.
  • Ferner sind die Lotmaterialien 11 und 16 blattförmig, was die Ausrichtung auf die Halbleiterelemente 10, 15 erleichtert. Des Weiteren werden die Lotmaterialien 11, 16 lediglich gegenüber und über den Halbleiterelementen 10, 15 angeordnet, so dass es während Herstellungsvorgängen keine Verschiebungen der Positionen der Halbleiterelemente 10, 15 gibt.
  • Hinsichtlich der Kehlnahtformen der Lotschicht ist, wenn der Abstand vom äußersten Umfang, bei welchem die Lotschicht die Elektrode berührt, bis zur Seitenfläche der Stiftelektrode gleich d ist und die Höhe der Lotschicht gleich h ist, die Kontaktierungsfläche gleich der oder größer als die Fläche der Kontaktierung eines herkömmlichen Kontaktierungsdrahts mit der Elektrode, weil die Lotschicht und die Elektrode so kontaktiert werden, dass d ≤ h ≤ 2d. Deshalb können die Nennströme der Halbleiterelemente 10, 15 über die Stiftelektroden und die Kehlnahtteile durchgeleitet werden.
  • Folglich wird die beim Durchleiten großer Ströme durch die Halbleiterelemente 10, 15 erzeugte Wärme durch die jeweiligen Stiftelektroden und Kehlnahtteile zerstreut, so dass es keine Verformung aufgrund einer Wärmeausdehnung der Stiftelektroden oder der Verdrahtungsplatte gibt.
  • Außerdem wurde bestätigt, dass die Lebensdauern der Halbleitervorrichtung 1 und einer Halbleitervorrichtung, welche Aluminium-(Al-)Kontaktierungsdrähte anstelle der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab der Halbleitervorrichtung 1 verwendet, verschieden sind.
  • Konkret betrug die Lebensdauer der letzteren Halbleitervorrichtung in Leistungszyklusprüfungen mit einem Temperaturanstieg/-abfall von ΔTj = 125°C ungefähr 200.000 Zyklen, was auf unzulängliche Eigenschaften hinweist, wohingegen die Lebensdauer der Halbleitervorrichtung 1 ungefähr 500.000 Zyklen betrug, was normal ist.
  • Ferner wird eine Vielzahl von Stiftelektroden auf einmal über Lotschichten mit Elektroden kontaktiert, so dass die für Herstellungsvorgänge aufzuwendende Zeit gegenüber Drahtkontaktierungsverfahren stark verkürzt werden kann.
  • Auf diese Weise werden eine Halbleitervorrichtung, die sich durch hohe Zuverlässigkeit und hervorragende Betriebseigenschaften sowie gute Produktivität auszeichnet, und ein Verfahren zur Herstellung solcher Halbleitervorrichtungen realisiert.
  • Auf diese Weise können mittels des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt Halbleitervorrichtungen, die sich durch hohe Zuverlässigkeit und hervorragende Betriebseigenschaften auszeichnen, mit hohen Ausbeuten hergestellt werden.
  • Zweiter Aspekt
  • Als nächstes wird das konkrete Herstellungsverfahren des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem zweiten Aspekt anhand 14 bis 19 erläutert. In allen unten beschriebenen Zeichnungen tragen Elemente, welche Elementen in den obigen 2 bis 13 entsprechen, auch die gleichen Bezugszeichen, und auf ausführliche Erläuterungen wird verzichtet.
  • 14 bis 19 sind Zeichnungen zur Erläuterung des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Aspekt.
  • Zuerst werden, wie in 14 gezeigt, Halbleiterelemente 10, 15 vorbereitet. Diese Halbleiterelemente 10, 15 werden mittels einer Kohlenstoff-Befestigungseinrichtung (nicht gezeigt) befestigt und gehalten.
  • Dann wird blattförmiges Lotmaterial (das erste leitfähige Kontaktierungsmaterial) 11 durch die auf der Oberseite des Halbleiterelements 10 angeordnete Isolierschicht 10i gehalten, und die Hauptfläche des Lotmaterials 11 wird gegenüber der Gate-Elektrode 10g und den Emitter-Elektroden 10ea, 10eb angeordnet. Entsprechend wird das blattförmige Lotmaterial 16 durch die auf der Oberseite des Halbleiterelements 15 angeordnete Isolierschicht 15i gehalten und wird die Hauptfläche des Lotmaterials 16 gegenüber der Anode 15a des Halbleiterelements 15 angeordnet.
  • Die Dicken der in diesem Stadium verwendeten Lotmaterialien 11, 16 liegen, wie oben erläutert, zwischen 50 μm und 150 μm. Ferner sind die Flächengrößen der Lotmaterialien 11, 16 die gleichen wie die der Hauptflächen der Halbleiterelemente 10 beziehungsweise 15. Auf diese Weise wird die Ausrichtung der Lotmaterialien 11, 16 auf die Halbleiterelemente 10, 15 erleichtert.
  • Überdies können Lotmaterialien 11 und 16, deren Größe etwas kleiner als die Hauptflächen der Halbleiterelemente 10 und 15 sind, verwendet werden. Zum Beispiel können Lotmaterialien 11 und 16, deren Größe zwischen 60% und 100% der Größe der Hauptflächen der Halbleiterelemente 10 und 15 beträgt, verwendet werden. Jedoch müssen die Größen so beschaffen sein, dass die Ränder der Lotmaterialien 11 und 16 unbedingt durch die auf den Außenumfängen der Halbleiterelemente 10 und 15 gebildeten Isolierschichten 10i, 15i gehalten werden.
  • Als nächstes wird die Verdrahtungsplatte 30 vorbereitet. Ein Verdrahtungsmuster wird auf dieser Verdrahtungsplatte 30 selektiv angeordnet. Das untere Ende der Stiftelektrode 31g, welche mit der Verdrahtungsschicht 30g der Verdrahtungsplatte 30 elektrisch verbunden ist, und die unteren Enden der Stiftelektroden 31ea und 31eb, welche mit den Verdrahtungsschichten 30ea und 30eb der Verdrahtungsplatte 30 elektrisch verbunden sind, werden in Kontakt mit dem Lotmaterial 11 gebracht.
  • Das heißt, die unteren Enden der Stiftelektroden 31g, 31ea, 31eb werden gegenüber der Gate-Elektrode 10g und den Emitter-Elektroden 10ea, 10eb des Halbleiterelements 10 angeordnet, wobei das Lotmaterial 11 dazwischenliegt.
  • Entsprechend werden die unteren Enden der Stiftelektroden 31aa, 31ab, welche mit den auf der Verdrahtungsplatte 30 angeordneten Verdrahtungsschichten 30aa, 30ab elektrisch verbunden sind, gegenüber der Anode 15a des Halbleiterelements 15 angeordnet, wobei das Lotmaterial 16 dazwischenliegt.
  • Auf diese Weise werden die unteren Enden einer Vielzahl von Stiftelektroden 31ea, 31eb so über dem Halbleiterelement 10 angeordnet, dass sie über den Emitter-Elektroden 10ea, 10eb des Halbleiterelements 10 zu liegen kommen. Des Weiteren wird das untere Ende der Stiftelektrode 31g über der Gate-Elektrode 10g des Halbleiterelements 10 angeordnet.
  • Außerdem werden die unteren Enden der Vielzahl von Stiftelektroden 31aa, 31ab so über dem Halbleiterelement 15 angeordnet, dass sie über der Anode 15a des Halbleiterelements 15 zu liegen kommen.
  • Als nächstes werden die Halbleiterelemente 10, 15, die Verdrahtungsplatte 30 und dergleichen auf mindestens den Schmelzpunkt der Lotmaterialien 11, 16 erwärmt und wird die Aufschmelzbehandlung der Lotmaterialien 11, 16 eingeleitet. Durch diese Erwärmung beginnen die Lotmaterialien 11, 16 zu schmelzen, wie in 15 gezeigt. Infolgedessen lässt die Steifigkeit der Lotmaterialien 11, 16 nach und nähern sich die unteren Enden der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab den Halbleiterelementen 10, 15.
  • Die Aufschmelzbehandlung erfolgt mittels einer Vakuum-Aufschmelzeinrichtung bei Unterdruck oder in einem Inertgas, in Wasserstoffgas (H2), Stickstoffgas (N2) oder in einer gemischten Wasserstoff-/Stickstoffgas-Atmosphäre (H2/N2). Auf diese Weise wird eine Oxidation der Elektrodenoberflächen der Halbleiterelemente 10, 15 und der Stiftelektrodenoberflächen während der Aufschmelzbehandlung verhindert und können die geschmolzenen Lotmaterialien 11, 16 gut auseinanderlaufen und die Elektrodenoberflächen und Stiftelektrodenoberflächen benetzen. Überdies treten innerhalb der auf den Elektroden gebildeten Lotschichten keine Poren auf.
  • Um die Benetzbarkeit der geschmolzenen Lotmaterialien 11, 16 bezüglich der Elektrodenoberflächen und Stiftelektrodenoberflächen zu verbessern, kann vor dem Schmelzen der Lotmaterialien 11, 16 eine Vorverarbeitung durchgeführt werden.
  • Zum Beispiel können die Elektrodenoberflächen und Stiftelektrodenoberflächen einer Plasmabehandlung unter Verwendung eines Inertgases oder von Stickstoff (N2) unterzogen werden, um etwa 1 bis 2 nm der Elektrodenoberflächen und Stiftelektrodenoberflächen wegzuätzen. Oder es kann eine Reduktionsbehandlung der Elektrodenoberflächen und Stiftelektrodenoberflächen in einer Wasserstoffumgebung (H2) bei 270°C oder höher durchgeführt werden.
  • Auf diese Weise werden natürliche Oxidationsfilme auf den Elektrodenoberflächen und Stiftelektrodenoberflächen sowie Nickeloxide, welche sich auf Elektrodenoberflächen niedergeschlagen haben und dort gewachsen sind, entfernt und wird die Benetzbarkeit der geschmolzenen Lotmaterialien 11 und 16 bezüglich der Elektrodenoberflächen und Stiftelektrodenoberflächen verbessert.
  • Wenn die Aufschmelzbehandlung eine Zeitlang durchgeführt wird, wird das Lotmaterial 11 vollständig getrennt, wobei die Isolierschicht 10i dazwischenliegt, wie in 16 gezeigt.
  • Das heißt, eine Lotschicht 11g wird nur auf der Gate-Elektrode 10g gebildet und Lotschichten 11ea, 11eb werden nur auf den Emitter-Elektroden 10ea beziehungsweise 10eb gebildet. Außerdem wird eine Lotschicht 16a auf der Anode 15a gebildet.
  • Die Stiftelektrode 31g und die Gate-Elektrode 10g sind über die Lotschicht 11g elektrisch verbunden. Außerdem sind die Stiftelektroden 31ea, 31eb und die Emitter-Elektroden 10ea, 10eb über die Lotschichten 11ea, 11eb elektrisch verbunden. Des Weiteren sind die Stiftelektroden 31aa, 31ab und die Anode 15a über die Lotschicht 16a elektrisch verbunden.
  • Die Höhe und die Linienbreite der das Lotmaterial 11 trennenden Isolierschicht 10i werden entsprechend dem im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem ersten Aspekt verwendeten Verfahren angepasst.
  • Zum Beispiel als erstes Verfahren wird ein Halbleiterelement 10 verwendet, auf welches eine Isolierschicht 10i gelegt wird, deren Höhe höher als die höchste der in 16 gezeigten Lotschichten 11g, 11ea, 11eb ist.
  • Wenn eine solche Isolierschicht 10i auf der Halbleiterelement 10 gebildet wird, dann wird das Lotmaterial 11 wegen der schlechten Benetzung des Lotmaterials bezüglich der Isolierschicht 10i, der Oberflächenspannung des Lotmaterials und des Eigengewichts des Lotmaterials zuverlässig getrennt, wobei die Isolierschicht 10i dazwischenliegt. Das heißt, Lotschichten 11g, 11ea, 11eb werden nur auf der Gate-Elektrode 10g oder nur auf den Emitter-Elektroden 10ea, 10eb gebildet.
  • Wenn die Höhen der Vielzahl von aus der Unterseite der Verdrahtungsplatte 30 herausragenden Stiftelektroden 31g, 31ea, 31eb schwanken und der Höhenunterschied zwischen der niedrigsten Stiftelektrode und der höchsten Stiftelektrode 50 μm oder größer ist, müssen die Lotschichten 11g, 11ea, 11eb 50 μm hoch oder höher gemacht werden. Auf diese Weise werden alle Stiftelektroden 31g, 31ea, 31eb über die Lotschichten 11g, 11ea, 11eb mit den Gate-Elektrode 10g und den Emitter-Elektroden 10ea, 10eb kontaktiert.
  • In diesem Fall wird als zweites Verfahren ein Halbleiterelement 10 mit einer 50 μm hohen oder höheren Isolierschicht 10i verwendet.
  • Durch Bilden einer solchen Isolierschicht 10i auf dem Halbleiterelement 10 wird das Lotmaterial 11 wegen der schlechten Benetzung des Lotmaterials bezüglich der Isolierschicht 10i, der Oberflächenspannung des Lotmaterials und des Eigengewichts des Lotmaterials zuverlässig getrennt, wobei die Isolierschicht 10i dazwischenliegt. Das heißt, Lotschichten 11g, 11ea, 11eb werden nur auf der Gate-Elektrode 10g oder nur auf den Emitter-Elektroden 10ea, 10eb gebildet.
  • Wenn der Höhenunterschied zwischen der niedrigsten Stiftelektrode und der höchsten Stiftelektrode weniger als 50 μm (zum Beispiel zwischen 10 μm und 50 μm) beträgt, müssen die Höhen der Lotschichten 11g, 11ea, 11eb nur gleich diesem oder größer als dieser Unterschied sein. Auf diese Weise werden alle Stiftelektroden 31g, 31ea, 31eb über die Lotschichten 11g, 11ea, 11eb mit der Gate-Elektrode 10g und den Emitter-Elektroden 10ea, 10eb kontaktiert.
  • In diesem Fall wird als drittes Verfahren ein Halbleiterelement 10 mit einer Isolierschicht 10i, deren Dicke gleich diesem oder größer als dieser Unterschied ist, verwendet.
  • Wenn eine solche Isolierschicht 10i auf dem Halbleiterelement 10 gebildet wird, wird das Lotmaterial 11 wegen der schlechten Benetzung des Lotmaterials bezüglich der Isolierschicht 10i, der Oberflächenspannung des Lotmaterials und des Eigengewichts des Lotmaterials zuverlässig getrennt, wobei die Isolierschicht 10i dazwischenliegt. Das heißt, Lotschichten 11g, 11ea, 11eb werden nur auf der Gate-Elektrode 10g oder nur auf den Emitter-Elektroden 10ea, 10eb gebildet.
  • Als viertes Verfahren kann, wenn es überhaupt keine Schwankung zwischen den Stiftelektroden gibt, die Höhe der Isolierschicht 10i des Halbleiterelements 10 so beschaffen sein, dass Lotmaterial abgestoßen wird, ohne die Eigenschaft der schlechten Benetzbarkeit des Lotmaterials bezüglich der Isolierschicht 10i zu beeinträchtigen. Konkret wird die Untergrenze für die Höhe der Isolierschicht 10i auf 0,1 μm festgelegt.
  • Sogar eine so dünne Isolierschicht 10i ergibt wegen der schlechten Benetzung des Lotmaterials bezüglich der Isolierschicht 10i und der Oberflächenspannung des Lotmaterials eine zuverlässige Trennung des Lotmaterials 11 mit dazwischenliegender Isolierschicht 10i. Das heißt, Lotschichten 11g, 11ea, 11eb werden nur auf der Gate-Elektrode 10g oder nur auf den Emitter-Elektroden 10ea, 10eb gebildet.
  • Die Höhe der auf das Halbleiterelement 15 gelegten Isolierschicht 15i muss nur genügend groß sein, dass die Lotschicht 16a nicht von der Anode 15a des Halbleiterelements 15 herunterfällt. Konkret wird die Untergrenze für die Höhe der Isolierschicht 15i auf 0,1 μm festgelegt.
  • Ferner wird, wie oben erläutert, die Obergrenze für die Höhe der Isolierschichten 10i und 15i so festgelegt, dass die Isolierschichten 10i, 15i nicht mit der Hauptfläche der Verdrahtungsplatte 30 in Kontakt kommen. Zum Beispiel wird die Obergrenze für die Höhe der Isolierschicht 10i ungefähr auf die Weite des Spalts zwischen dem Halbleiterelement 10 und der Verdrahtungsplatte 30 (500 μm bis 2 mm) festgelegt.
  • Ferner wird die Linienbreite der Isolierschicht 10i aus den oben genannten Gründen auf 200 μm oder größer festgelegt.
  • Wie in 17 gezeigt, erfolgt, wenn die Aufschmelzbehandlung eine vorgeschriebene Zeit lang fortgesetzt wird, die Ausbreitung und Benetzung der Lotschichten 11g, 11ea, 11eb, 16aa, 16ab bis zu den Seitenflächen der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab und bilden die Lotschichten 11g, 11ea, 11eb, 16aa, 16ab Kehlnähte. Dies liegt daran, dass die Materialien der Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab Kupfer (Cu) enthalten, und wie oben erläutert haben die Lotschichten eine gute Benetzbarkeit bezüglich der Stiftelektroden.
  • Nach Bildung der Kehlnähte wird die Aufschmelzbehandlung beendet und die Befestigungsvorrichtung entfernt.
  • Als nächstes wird, wie in 18 gezeigt, eine Isolierplatte 23 vorbereitet, wobei mittels des DCB-Verfahrens Muster aus Metallfolie 21, 22a bis 22e auf der oberen und unteren Hauptfläche einer Isolierplatte 20, deren Hauptbestandteil zum Beispiel Aluminiumoxid (Al2O3) oder Siliziumnitrid (Si3N4) ist, gebildet werden. Diese Isolierplatte 23 wird zum Beispiel mittels einer Kohlenstoff-Befestigungseinrichtung (nicht gezeigt) an der Unterseite und den Seitenflächen befestigt und gehalten.
  • Als nächstes werden die Lotmaterialien (die zweiten leitfähigen Kontaktierungsmaterialien) 12 und 17 auf die Metallfolie 22b und die Metallfolie 22d gelegt. Die Lotmaterialien 12, 17 können blattförmig oder pastenförmig sein. Dann wird das Halbleiterelement 10 so auf das Lotmaterial 12 gelegt, dass die Kollektor-Elektrode 10c des Halbleiterelements 10 in Kontakt mit dem Lotmaterial 12 steht.
  • Das Halbleiterelement 15 wird so auf das Lotmaterial 17 gelegt, dass die Kathode 15c des Halbleiterelements 15 in Kontakt mit dem Lotmaterial 17 steht.
  • Die Lotmaterialien 40, 41 werden auf die Metallfolien 22a beziehungsweise 22c gelegt. Diese Lotmaterialien 40, 41 können blattförmig oder pastenförmig sein.
  • Eine Anschlussklemme zur Steuerung 50c durchdringt die Verdrahtungsschicht 30c der Verdrahtungsplatte 30. Das untere Ende der Anschlussklemme 50c wird in Kontakt mit dem Lotmaterial 40 gebracht. Außerdem durchdringt die Anschlussklemme 50v, um die elektrische Verbindung mit der Hauptelektrode des Halbleiterelements 10 herzustellen, zum Beispiel die Verdrahtungsschicht 30v der Verdrahtungsplatte 30. Das untere Ende der Anschlussklemme 50v wird in Kontakt mit dem Lotmaterial 41 gebracht.
  • Ringförmiges Lotmaterial 42 wird auf die von der Anschlussklemme 50c durchdrungene Verdrahtungsschicht 30c gelegt. Außerdem wird ringförmiges Lotmaterial 43 auf die von der Anschlussklemme 50v durchdrungene Verdrahtungsschicht 30v gelegt. Hier treten die Anschlussklemmen 50c und 50v durch die Lotmaterialien 42 und 43 hindurch.
  • Das Material der Lotmaterialien 40, 41, 42, 43 ist zum Beispiel ein bleifreies Lot, und konkret ist es ein Sn-3,5%Ag-Lot oder ein anderes SnAg-System-Lot oder ein Sn-5%Sb-Lot oder ein anderes SnSb-System-Lot. Darüber hinaus kann ein SnAgCu-System-Lot, ein SnAgBi-System-Lot, ein SnAgIn-System-Lot, ein SnCuBi-System-Lot, ein SnCuIn-System-Lot oder ein SnAgCuNiGe-System-Lot verwendet werden.
  • Überdies kann bei Bedarf ein bleihaltiges Lot (eutektisches Lot) verwendet werden. Konkret kann ein Sn-5%Pb-Lot, ein Sn-63%Pb-Lot oder ein Sn-37%Pb-Lot verwendet werden.
  • Das Material der Anschlussklemmen 50c, 50v enthält Kupfer (Cu) als Hauptbestandteil.
  • Als nächstes wird erneut eine Aufschmelzbehandlung durchgeführt, und wie in 19 gezeigt, werden die Lotmaterialien 12, 17 sowie die Lotmaterialien 40, 41, 42, 43 geschmolzen.
  • Die Kollektor-Elektrode 10c des Halbleiterelements 10 und die Metallfolie 22b werden über die Lotschicht 12c kontaktiert, und die Kathoden-Elektrode 15c des Halbleiterelements 15 und die Metallfolie 22d werden über die Lotschicht 17c kontaktiert.
  • Außerdem werden das untere Ende der Anschlussklemme 50c und die Metallfolie 22a über die Lotschicht 40c kontaktiert und werden das untere Ende der Anschlussklemme 50c und die Verdrahtungsschicht 30c über die Lotschicht 42c kontaktiert.
  • Außerdem werden das untere Ende der Anschlussklemme 50v und die Metallfolie 22c über die Lotschicht 41v kontaktiert und werden das untere Ende der Anschlussklemme 50v und die Verdrahtungsschicht 30v über die Lotschicht 43v kontaktiert.
  • Die Ausbreitung und Benetzung der Lotschichten 40c und 41v erfolgt bis zu den Seitenflächen der Anschlussklemmen 50c und 50v, und die Lotschichten 40c und 41v bilden Kehlnähte.
  • Danach wird das Vergießen durchgeführt, um den Spalt zwischen der Isolierplatte 23 und der Verdrahtungsplatte 30 mit einem Vergussharz (nicht gezeigt), welches zum Beispiel Epoxidharz oder dergleichen enthält, zu füllen. Auf diese Weise werden die Halbleiterelemente 10, 15 und die Stiftelektroden 31g, 31ea, 31eb, 31aa, 31ab und dergleichen mit Vergussharz vergossen.
  • Das Kontaktieren der Kollektor-Elektrode 10c und der Metallfolie 22b und das Kontaktieren der Kathode 15c und der Metallfolie 22d können statt durch Löten durch Crimpen oder durch Ultraschallbonden erfolgen.
  • Mittels dieses Herstellungsverfahrens wird die gezeigte Halbleitervorrichtung 2 fertiggestellt. Die Halbleitervorrichtung 2 kann auch in einem Gehäuse aus PPS (Polyphenylensulfid) oder einem anderen Kunstharz untergebracht werden, um ein Altzweck-Leistungsmodul zu bilden.
  • In der Halbleitervorrichtung 2 kann eine mehrere Millimeter dicke Metall-Grundplatte, deren Fläche größer als die der Isolierplatte 23 ist, als Unterbau der Halbleitervorrichtung 2 verwendet werden. Durch Verwenden einer solchen Metall-Grundplatte wird die Wärmeabstrahlung der Halbleitervorrichtung 2 weiter verbessert.
  • Ferner können ein IC-Schaltungs-Teil, Kondensatoren, Widerstände und andere elektronische Bauteile auf der oben beschriebenen Verdrahtungsplatte 30 angebracht werden. Auf diese Weise lässt sich erreichen, dass die Halbleitervorrichtung 2 als ein kompaktes und dünnes, intelligentes Leistungsmodul mit integrierter Temperatursensorschaltung, Überspannungs-/Überstromschutzschaltung und dergleichen arbeitet.
  • Auf diese Weise werden im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Aspekt die Materialien der Lotmaterialien 11 und 16 und der Isolierschichten 10i und 15i, die Formen der Lotmaterialien 11 und 16 und der Isolierschichten 10i und 15i und die Aufschmelzbehandlung an die optimalen Bedingungen angepasst.
  • Zum Beispiel wird das Lotmaterial 11 unter Ausnutzung des Unterschieds in der Benetzbarkeit des Lotmaterials 11 bezüglich der Elektrodenoberflächen und der Isolierschicht 10i, der Oberflächenspannung des Lotmaterials 11 und des Eigengewichts des Lotmaterials 11 über jeder der Elektroden getrennt, wobei die Isolierschicht 10i dazwischenliegt. Dann werden die Mengen und Formen der auf jeder einzelnen Elektrode angeordneten Lotschichten angepasst.
  • Auf diese Weise können selbst bei schwankenden Höhen der Stiftelektroden alle Stiftelektroden über die Lotschichten mit den Elektroden des Halbleiterelements zuverlässig elektrisch verbunden werden. Diese Lotschichten werden zuverlässig getrennt, wobei die auf den Halbleiterelementen befindlichen Isolierschichten dazwischenliegen, so dass keine Kurzschlüsse zwischen Elektroden des Halbleiterelements auftreten.
  • Ferner brauchen die Elektrodenoberflächen nach dem Kontaktieren von Stiftelektroden und Elektroden nicht von Flussmittel gereinigt zu werden, weil die verwendeten Lotmaterialien 11, 16 keinen Flussmittel-Bestandteil enthalten.
  • Außerdem kommt es, weil die Lotmaterialien 11, 16 blattförmig und flussmittelfrei sind, während der Aufschmelzbehandlung nicht zum Zerstreuen eines Flussmittel-Bestandteils oder des Lotmaterials in der nahen Umgebung der Halbleiterelemente 10, 15.
  • Ferner sind die Lotmaterialien 11 und 16 blattförmig, was die Ausrichtung auf die Halbleiterelemente 10, 15 erleichtert. Des Weiteren werden die Lotmaterialien 11, 16 lediglich gegenüber und über den Halbleiterelementen 10, 15 angeordnet, so dass es während Herstellungsvorgängen keine Verschiebungen der Positionen der Halbleiterelemente 10, 15 gibt.
  • Auf diese Weise können mittels des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß dem zweiten Aspekt Halbleitervorrichtungen, die sich durch hohe Zuverlässigkeit und hervorragende Betriebseigenschaften auszeichnen, mit hohen Ausbeuten hergestellt werden.
  • Dritter Aspekt
  • Als nächstes wird das konkrete Herstellungsverfahren des Verfahrens zur Herstellung einer Halbleitervorrichtung gemäß einem dritten Aspekt anhand 20(a) bis 20(c) erläutert. In den unten beschriebenen Zeichnungen tragen Elemente, welche die gleichen wie in den obigen 2 bis 19 sind, auch die gleichen Bezugszeichen, und auf ausführliche Erläuterungen wird verzichtet.
  • 20(a) bis 20(c) zeigen ein verändertes Beispiel eines im Verfahren zur Herstellung einer Halbleitervorrichtung gemäß dem dritten Aspekt verwendeten Halbleiterelements 10. In 20(a) bis 20(c) sind Schnittansichten des Halbleiterelements 10 entlang der gestrichelten Linie X-Y in 2(a) und 2(b) gezeigt.
  • Zum Beispiel kann die Isolierschicht 10i, welche die Gate-Elektrode 10g und die Emitter-Elektrode 10ea des Halbleiterelements 10 trennt, oder die Isolierschicht 10i, welche die Emitter-Elektroden 10ea und 10eb trennt, eine sich verjüngende Form haben, wie in 20(a) gezeigt. Oder das Ende der Isolierschicht 10i kann eine runde Form haben, wie in 20(b) gezeigt. Oder die Isolierschicht 10i kann eine sich in umgekehrter Richtung verjüngende Form (kopfstehende Dreiecksform) haben, wie in 20(c) gezeigt.
  • Durch diese Querschnittsformen der Isolierschicht 10i ergibt sich bei Durchführung der Aufschmelzung des Lotmaterials 11 eine noch zuverlässigere Trennung in die Lotschicht 11g und die Lotschichten 11ea und 11eb.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - JP 2004-228403 [0002]

Claims (16)

  1. Verfahren zur Herstellung einer Halbleitervorrichtung, enthaltend die folgenden Schritte: Vorbereiten eines Halbleiterelements mit mindestens einer ersten Elektrode und mindestens einer zweiten Elektrode sowie einer dritten Elektrode, welche so angeordnet ist, dass sie der ersten Elektrode und der zweiten Elektrode gegenüberliegt, wobei die erste Elektrode und die zweite Elektrode in derselben Fläche durch eine Isolierschicht elektrisch getrennt sind; Anordnen eines ersten leitfähigen Kontaktierungsmaterials auf einer Metallfolie, welche auf einer Hauptfläche einer Isolierplatte gebildet ist, und Plazieren des Halbleiterelements auf dem ersten leitfähigen Kontaktierungsmaterial dergestalt, dass es in Kontakt mit der dritten Elektrode steht; Halten eines blattförmigen zweiten leitfähigen Kontaktierungsmaterials durch die Isolierschicht dergestalt, dass es der ersten Elektrode und der zweiten Elektrode des Halbleiterelements gegenüberliegt; Anordnen eines unteren Endes mindestens einer ersten Stiftelektrode und eines unteren Endes mindestens einer zweiten Stiftelektrode, welche mit einer auf einer Verdrahtungsplatte angeordneten Verdrahtungsschicht elektrisch verbunden sind, dergestalt, dass sie der ersten Elektrode beziehungsweise der zweiten Elektrode gegenüberliegen, wobei das zweite leitfähige Kontaktierungsmaterial dazwischenliegt; und Trennen des zweiten leitfähigen Kontaktierungsmaterials mit dazwischenliegender Isolierschicht und Kontaktieren der ersten Elektrode und der ersten Stiftelektrode, wobei die erste leitfähige Kontaktierungsschicht dazwischenliegt, und Kontaktieren der zweiten Elektrode und der zweiten Stiftelektrode, wobei die zweite leitfähige Kontaktierungsschicht dazwischenliegt, und Kontaktieren der dritten Elektrode und der Metallfolie, wobei eine dritte leitfähige Kontaktierungsschicht dazwischenliegt.
  2. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, bei dem vor dem Trennen des zweiten leitfähigen Kontaktierungsmaterials mit dazwischenliegender Isolierschicht die erste Elektrode und die zweite Elektrode oder die erste Stiftelektrode und die zweite Stiftelektrode einer Vorverarbeitung unterzogen werden.
  3. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1 oder Anspruch 2, bei dem das zweite leitfähige Kontaktierungsmaterial mit einer Dicke von 50 μm oder mehr und 150 μm oder weniger verwendet wird.
  4. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei dem das Halbleiterelement verwendet wird, welches so angeordnet ist, dass die Isolierschicht mit dem zweiten leitfähigen Kontaktierungsmaterial einen Kontaktwinkel hat, der größer als ein Kontaktwinkel des zweiten leitfähigen Kontaktierungsmaterials mit der ersten Elektrode oder mit der zweiten Elektrode ist.
  5. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, bei dem das Halbleiterelement verwendet wird, welches so angeordnet ist, dass die Isolierschicht mit dem zweiten leitfähigen Kontaktierungsmaterial einen Kontaktwinkel hat, der größer als ein Kontaktwinkel des zweiten leitfähigen Kontaktierungsmaterials mit der ersten Stiftelektrode oder mit der zweiten Stiftelektrode ist.
  6. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei dem das Halbleiterelement verwendet wird, welches so angeordnet ist, dass die Isolierschicht höher als die auf der zweiten Elektrode gebildete zweite leitfähige Kontaktierungsschicht und niedriger als ein Spalt zwischen dem Halbleiterelement und der Verdrahtungsplatte ist.
  7. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der vorhergehenden Ansprüche, bei dem das Halbleiterelement verwendet wird, welches so angeordnet ist, dass die Isolierschicht 50 μm hoch oder höher ist, aber weniger hoch als ein Spalt zwischen dem Halbleiterelement und der Verdrahtungsplatte ist.
  8. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Anspruch 1 bis 6, bei dem das Halbleiterelement verwendet wird, welches so angeordnet ist, dass die Isolierschicht weniger als 50 μm hoch ist.
  9. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1, 6, 7 und 8, bei dem das Halbleiterelement verwendet wird, welches so angeordnet ist, dass die Isolierschicht eine Linienbreite von 200 μm oder größer hat.
  10. Verfahren zur Herstellung einer Halbleitervorrichtung nach einem der Ansprüche 1, 2 und 3 bis 9, bei dem das Halbleiterelement verwendet wird, welches so angeordnet ist, dass die Isolierschicht eine Querschnittsform hat, welche rechteckig, dreieckig, rund oder ein kopfstehendes Dreieck ist.
  11. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 1, bei dem die erste Elektrode und die erste Stiftelektrode über die erste leitfähige Kontaktierungsschicht kontaktiert werden, die zweite Elektrode und die zweite Stiftelektrode über die zweite leitfähige Kontaktierungsschicht kontaktiert werden und die dritte Elektrode und die Metallfolie über die dritte leitfähige Kontaktierungsschicht kontaktiert werden; und eine vierte Elektrode eines anderen Halbleiterelements, welches von dem genannten Halbleiterelement mit der ersten, der zweiten und der dritten Elektrode verschieden ist, an eine dritte Stiftelektrode, welche mit einer anderen Verdrahtungsschicht der Verdrahtungsplatte elektrisch verbunden ist, über eine vierte leitfähige Kontaktierungsschicht kontaktiert wird, und eine fünfte Elektrode des anderen Halbleiterelements, welche so angeordnet ist, dass sie der vierten Elektrode gegenüberliegt, an eine andere Metallfolie, welche auf der Hauptfläche der Isolierplatte gebildet ist, über eine fünfte leitfähige Kontaktierungsschicht kontaktiert wird.
  12. Verfahren zur Herstellung einer Halbleitervorrichtung, enthaltend die folgenden Schritte: Vorbereiten eines Halbleiterelements mit mindestens einer ersten Elektrode und mindestens einer zweiten Elektrode, wobei die erste Elektrode und die zweite Elektrode in derselben Fläche durch eine Isolierschicht elektrisch getrennt sind; Halten eines blattförmigen ersten leitfähigen Kontaktierungsmaterials durch die Isolierschicht dergestalt, dass es der ersten Elektrode und der zweiten Elektrode gegenüberliegt; Anordnen eines unteren Endes mindestens einer ersten Stiftelektrode und eines unteren Endes mindestens einer zweiten Stiftelektrode, welche mit einer auf einer Verdrahtungsplatte angeordneten Verdrahtungsschicht elektrisch verbunden sind, über der ersten Elektrode beziehungsweise der zweiten Elektrode, wobei das erste leitfähige Kontaktierungsmaterial dazwischenliegt; und Trennen des ersten leitfähigen Kontaktierungsmaterials mit dazwischenliegender Isolierschicht und Kontaktieren der ersten Elektrode und der ersten Stiftelektrode, wobei die erste leitfähige Kontaktierungsschicht dazwischenliegt, und Kontaktieren der zweiten Elektrode und der zweiten Stiftelektrode, wobei eine zweite leitfähige Kontaktierungsschicht dazwischenliegt.
  13. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 12, enthaltend ferner die folgenden Schritte: nach Kontaktieren der ersten Elektrode und der ersten Stiftelektrode über die erste leitfähige Kontaktierungsschicht und nach Kontaktieren der zweiten Elektrode und der zweiten Stiftelektrode über die zweite leitfähige Kontaktierungsschicht Anordnen des Halbleiterelements auf einer auf der Hauptfläche der Isolierplatte gebildeten Metallfolie dergestalt, dass eine dritte Elektrode des Halbleiterelements, welche so angeordnet ist, dass sie der ersten Elektrode und der zweiten Elektrode gegenüberliegt, mit der Metallfolie über das zweite leitfähige Kontaktierungsmaterial in Kontakt steht; und Kontaktieren der dritten Elektrode und der Metallfolie über eine dritte leitfähige Kontaktierungsschicht.
  14. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 12, bei dem die erste Elektrode und die erste Stiftelektrode über die erste leitfähige Kontaktierungsschicht kontaktiert werden und die zweite Elektrode und die zweite Stiftelektrode über die erste leitfähige Kontaktierungsschicht kontaktiert werden und eine vierte Elektrode eines anderen, vom Halbleiterelement mit der ersten und der zweiten Elektrode verschiedenen Halbleiterelements und eine dritte Stiftelektrode über eine vierte leitfähige Kontaktierungsschicht kontaktiert werden.
  15. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 13 and 14, bei dem die dritte Elektrode und die Metallfolie über die dritte leitfähige Kontaktierungsschicht kontaktiert werden und eine fünfte Elektrode des anderen Halbleiterelements, welche so angeordnet ist, dass sie der vierten Elektrode gegenüberliegt, und eine andere, auf der Hauptfläche der Isolierplatte gebildete Metallfolie über eine fünfte leitfähige Kontaktierungsschicht kontaktiert werden.
  16. Verfahren zur Herstellung einer Halbleitervorrichtung nach Anspruch 13, bei dem die Metallfolie und die dritte Elektrode über die dritte leitfähige Kontaktierungsschicht kontaktiert werden und ein Ende einer die Verdrahtungsplatte durchdringenden Anschlussklemme und eine andere auf der Verdrahtungsplatte befindliche Verdrahtungsschicht über eine sechste leitfähige Kontaktierungsschicht kontaktiert werden und das andere Ende der Anschlussklemme und eine andere, auf der Hauptfläche der Isolierplatte gebildete Metallfolie über eine siebte leitfähige Kontaktierungsschicht kontaktiert werden.
DE102009014582.6A 2008-03-25 2009-03-24 Verfahren zur Herstellung einer Halbleitervorrichtung Expired - Fee Related DE102009014582B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-077478 2008-03-25
JP2008077478A JP5245485B2 (ja) 2008-03-25 2008-03-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE102009014582A1 true DE102009014582A1 (de) 2009-10-01
DE102009014582B4 DE102009014582B4 (de) 2014-04-24

Family

ID=41011427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009014582.6A Expired - Fee Related DE102009014582B4 (de) 2008-03-25 2009-03-24 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US7888173B2 (de)
JP (1) JP5245485B2 (de)
CN (1) CN101546716B (de)
DE (1) DE102009014582B4 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2339626A3 (de) * 2009-11-24 2012-11-28 Ibiden Co., Ltd. Halbleiterbauelement und Herstellungsverfahren dafür
EP2339625A3 (de) * 2009-11-24 2013-04-03 Ibiden Co., Ltd. Halbleiterbauelement und Herstellungsverfahren dafür
WO2013076064A1 (de) * 2011-11-21 2013-05-30 Robert Bosch Gmbh Verfahren zum kontaktieren eines halbleiters und kontaktanordnung für einen halbleiter
EP3297410A1 (de) * 2016-09-19 2018-03-21 ZF Friedrichshafen AG Lötschablone und verfahren zur herstellung einer leitrplattenanordnung
WO2023016715A1 (de) * 2021-08-11 2023-02-16 Zf Friedrichshafen Ag Halbbrücke für einen inverter zum betreiben eines elektrofahrzeugantriebs, leistungsmodul umfassend mehrere halbbrücken, inverter, verfahren zum herstellen eines inverters

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112009005537B3 (de) * 2008-04-09 2022-05-12 Fuji Electric Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
JP6033215B2 (ja) * 2011-03-29 2016-11-30 ローム株式会社 パワーモジュール半導体装置
JP5734736B2 (ja) * 2011-05-18 2015-06-17 新電元工業株式会社 パワーモジュールの製造方法
JP5396436B2 (ja) 2011-06-29 2014-01-22 日立オートモティブシステムズ株式会社 半導体装置ならびに半導体装置の製造方法
JP5870669B2 (ja) * 2011-12-14 2016-03-01 富士電機株式会社 半導体装置及び半導体装置の製造方法
EP2677540A1 (de) * 2012-06-19 2013-12-25 Nxp B.V. Elektronische Vorrichtung und Verfahren zu dessen Herstellung
CN104247012B (zh) * 2012-10-01 2017-08-25 富士电机株式会社 半导体装置及其制造方法
CN104620372B (zh) * 2012-12-28 2017-10-24 富士电机株式会社 半导体装置
JP6032294B2 (ja) 2013-01-25 2016-11-24 富士電機株式会社 半導体装置
DE112014002405T5 (de) 2013-05-16 2016-05-19 Fuji Electric Co., Ltd Halbleitervorrichtung
WO2014203798A1 (ja) * 2013-06-19 2014-12-24 富士電機株式会社 半導体装置
CN105122446B (zh) * 2013-09-30 2019-07-19 富士电机株式会社 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
DE112014001491T5 (de) * 2013-10-30 2015-12-10 Fuji Electric Co., Ltd. Halbleitermodul
JP6379799B2 (ja) * 2014-01-24 2018-08-29 富士電機株式会社 半導体装置
CN104867918A (zh) * 2014-02-26 2015-08-26 西安永电电气有限责任公司 塑封式ipm模块及其dbc板的固定结构
JP6152842B2 (ja) * 2014-11-04 2017-06-28 トヨタ自動車株式会社 半導体装置とその製造方法
JP5971310B2 (ja) * 2014-11-13 2016-08-17 富士電機株式会社 半導体装置の製造方法および半導体装置
JP2016171202A (ja) * 2015-03-12 2016-09-23 株式会社デンソー 電子装置
JP6523105B2 (ja) * 2015-08-26 2019-05-29 積水化学工業株式会社 導電材料、接続構造体及び接続構造体の製造方法
CN108496249B (zh) * 2016-01-29 2021-08-13 三菱电机株式会社 半导体装置
JP2017170627A (ja) * 2016-03-18 2017-09-28 富士電機株式会社 モールド製品の製造方法およびモールド製品
JP6493317B2 (ja) * 2016-06-23 2019-04-03 三菱電機株式会社 半導体装置
JP6289583B1 (ja) * 2016-10-24 2018-03-07 三菱電機株式会社 電力半導体装置
KR101905995B1 (ko) * 2016-11-09 2018-10-10 현대자동차주식회사 양면냉각형 파워모듈
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
CN110546757B (zh) 2017-04-24 2023-05-19 罗姆股份有限公司 电子元器件和半导体装置
TWI716680B (zh) * 2018-04-16 2021-01-21 吳文湖 多段式雙串聯多晶組結構二極體元件
WO2020208741A1 (ja) * 2019-04-10 2020-10-15 新電元工業株式会社 半導体装置、及びリードフレーム材
JP7413720B2 (ja) * 2019-10-28 2024-01-16 富士電機株式会社 半導体モジュール
JP7501145B2 (ja) * 2020-06-23 2024-06-18 富士電機株式会社 半導体モジュール及びその製造方法
WO2022009482A1 (ja) * 2020-07-08 2022-01-13 三菱電機株式会社 パワー半導体モジュール及び電力変換装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228403A (ja) 2003-01-24 2004-08-12 Fuji Electric Holdings Co Ltd 半導体モジュールおよびその製造方法並びにスイッチング電源装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5197655A (en) * 1992-06-05 1993-03-30 International Business Machines Corporation Fine pitch solder application
US6335571B1 (en) * 1997-07-21 2002-01-01 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
US6399426B1 (en) * 1998-07-21 2002-06-04 Miguel Albert Capote Semiconductor flip-chip package and method for the fabrication thereof
JP3882648B2 (ja) 2002-03-14 2007-02-21 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
US6768209B1 (en) * 2003-02-03 2004-07-27 Micron Technology, Inc. Underfill compounds including electrically charged filler elements, microelectronic devices having underfill compounds including electrically charged filler elements, and methods of underfilling microelectronic devices
JP3852698B2 (ja) 2003-04-10 2006-12-06 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
JP4049035B2 (ja) 2003-06-27 2008-02-20 株式会社デンソー 半導体装置の製造方法
US6864165B1 (en) * 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
JP2005116702A (ja) 2003-10-06 2005-04-28 Fuji Electric Holdings Co Ltd パワー半導体モジュール
JP4613077B2 (ja) * 2005-02-28 2011-01-12 株式会社オクテック 半導体装置、電極用部材および電極用部材の製造方法
JP4478049B2 (ja) 2005-03-15 2010-06-09 三菱電機株式会社 半導体装置
JP5065657B2 (ja) * 2006-11-27 2012-11-07 パナソニック株式会社 電子装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228403A (ja) 2003-01-24 2004-08-12 Fuji Electric Holdings Co Ltd 半導体モジュールおよびその製造方法並びにスイッチング電源装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2339626A3 (de) * 2009-11-24 2012-11-28 Ibiden Co., Ltd. Halbleiterbauelement und Herstellungsverfahren dafür
EP2339625A3 (de) * 2009-11-24 2013-04-03 Ibiden Co., Ltd. Halbleiterbauelement und Herstellungsverfahren dafür
WO2013076064A1 (de) * 2011-11-21 2013-05-30 Robert Bosch Gmbh Verfahren zum kontaktieren eines halbleiters und kontaktanordnung für einen halbleiter
US9281270B2 (en) 2011-11-21 2016-03-08 Robert Bosch Gmbh Method for making contact with a semiconductor and contact arrangement for a semiconductor
EP3297410A1 (de) * 2016-09-19 2018-03-21 ZF Friedrichshafen AG Lötschablone und verfahren zur herstellung einer leitrplattenanordnung
WO2023016715A1 (de) * 2021-08-11 2023-02-16 Zf Friedrichshafen Ag Halbbrücke für einen inverter zum betreiben eines elektrofahrzeugantriebs, leistungsmodul umfassend mehrere halbbrücken, inverter, verfahren zum herstellen eines inverters

Also Published As

Publication number Publication date
CN101546716B (zh) 2013-01-30
CN101546716A (zh) 2009-09-30
JP2009231690A (ja) 2009-10-08
US20090246910A1 (en) 2009-10-01
JP5245485B2 (ja) 2013-07-24
DE102009014582B4 (de) 2014-04-24
US7888173B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
DE102009014582B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3888476T2 (de) Elektrische Kontaktstellen und damit versehene Gehäuse.
DE102005059224B4 (de) SiC-Halbleitervorrichtung und Herstellungsverfahren dafür
DE69535629T2 (de) Montage von elektronischen komponenten auf einer leiterplatte
DE69727014T2 (de) Ein Montierungsverfahren für eine Vielzahl elektronischer Teile auf einer Schaltungsplatte
DE69132685T2 (de) Halbleiteranordnung bestehend aus einem TAB-Band und deren Herstellungsverfahren
DE69910955T2 (de) Metallfolie mit Hockerkontakten, Schaltungssubstrat mit der Metallfolie, und Halbleitervorrichtung mit dem Schaltungssubstrat
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE69217448T2 (de) Verfahren zum Verbinden eines Leiters mit einer Elektrode in einer elektronischen Anordnung
DE69533041T2 (de) Montage von federelementen auf halbleiterbauteilen
DE102017200256B4 (de) Elektrodenanschluss, Halbleitervorrichtung und Leistungswandlungsvorrichtung
EP3401950B1 (de) Verfahren zur herstellung eines leistungshalbleitermoduls
DE10238320A1 (de) Keramische Leiterplatte und Verfahren zu ihrer Herstellung
DE102015202256B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und Positionslehre
DE19641730A1 (de) Verfahren zum Herstellen von bondfähigen Halbleiterbausteinen
DE102012206758B3 (de) Verfahren zur Herstellung eines Substrats und ein Leistungshalbleitermodul mit einem Substrat für mindestens ein Leitungshalbleiterbauelement
DE102012109319A1 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE102009035623A1 (de) Halbleitervorrichtung
DE102014223863A1 (de) Leistungshalbleitereinrichtung
DE19507547C2 (de) Verfahren zur Montage von Chips
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE112017006956B4 (de) Verfahren zur Herstellung einer Leistungshalbleitervorrichtung und Leistungshalbleitervorrichtung
DE10212742A1 (de) Verfahren zum Löten von Kontaktstiften und Kontaktstifte dazu
EP0193128A2 (de) Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung
DE102005009164B4 (de) Kontaktanschlussfläche mit Heizerstruktur und Verfahren zum Herstellen oder Betreiben derselben

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

8110 Request for examination paragraph 44
R012 Request for examination validly filed

Effective date: 20110211

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20120614

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20120614

R082 Change of representative

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN, DE

Effective date: 20120614

Representative=s name: MERH-IP MATIAS ERNY REICHL HOFFMANN PATENTANWA, DE

Effective date: 20120614

R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150127

R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee