JP3758738B2 - Mosゲート型電力用半導体素子を用いた高電圧側スイッチ回路 - Google Patents
Mosゲート型電力用半導体素子を用いた高電圧側スイッチ回路 Download PDFInfo
- Publication number
- JP3758738B2 JP3758738B2 JP08829096A JP8829096A JP3758738B2 JP 3758738 B2 JP3758738 B2 JP 3758738B2 JP 08829096 A JP08829096 A JP 08829096A JP 8829096 A JP8829096 A JP 8829096A JP 3758738 B2 JP3758738 B2 JP 3758738B2
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- circuit
- inverter
- conversion
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/081—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
- H03K17/0812—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit
- H03K17/08128—Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the control circuit in composite switches
Landscapes
- Electronic Switches (AREA)
- Semiconductor Integrated Circuits (AREA)
- Emergency Protection Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、集積化されたMOSゲート型電力用半導体素子に関するものであり、更に詳しくは、接地された負荷をMOSゲート型電力用半導体素子に対する少ない電力消費で駆動する高電圧側スイッチ(a high side switch)の迅速なターンオフを可能にする新規な回路に関する。
【0002】
【従来の技術】
集積化された制御回路を有する一つ又は複数のMOSゲート型電力用半導体素子を使用する高電圧側スイッチはよく知られており、例えば、本発明の譲受人であるインターナショナル・レクティファイア社(International Rectifier Corporation)によって製造されているIR6000という素子がある。このような素子が自動車での使用におけるように誘導性の負荷を駆動するとき、MOSゲート型素子は、ターンオフが容易ではなく、ターンオフ中に誘導性電流によって相当な量の電力を消費しなければならないこともある。さらに、高電圧側スイッチのためのロジック・グランド(logic ground)が負荷回路のグランドとは異なる電位にあるとき、MOSゲート型電力用半導体素子は、意に反して導通し、その素子を破壊しうる大きい電力を消費するようになることもある。
【0003】
これらの問題を解消する回路が知られているが、このような回路は新たな問題を引き起こし、これにより、出力電圧が主たるMOSゲート型電力用半導体素子のゲートをクランプする制御用MOSFETの閾値電圧よりも低くなれば、主たるMOSゲート型電力用半導体素子を指令通りにオンさせることができなくなる。
【0004】
【発明が解決しようとする課題】
そこで本発明では、指令通りにオンできない事態を回避しつつ、誘導性負荷に対しても容易にターンオフでき、意に反して導通することのないようにしたMOSゲート型電力用半導体素子を使用する高電圧側スイッチ回路を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明によれば、ターンオフ信号に応じて電力用半導体素子のゲートをそのソースまたは他の電力用端子に接続する制御用MOSFETを制御するために新規な回路が提供される。レベル変換回路が入力信号線をインバータ回路に接続し、インバータ回路は制御用MOSFETに接続されて、出力電圧が負のときに制御用MOSFETをオンさせることができるようになっている。
【0006】
この制御用MOSFETの閾値電圧は、電力用半導体素子の閾値電圧よりも低くなるように選定されていて、導通することにより、電力用半導体素子が導通する前にその電力用半導体素子のゲートをそのソースに短絡させる。このようにして、ターンオフの過程において電力用半導体素子の意図しないターンオンを防止する。そのとき、より高い負のクランプ電圧をその回路に印加してターンオフ中のdi/dtを増大させることにより、ターンオフ時間を短縮することができる。また、制御用MOSFETを駆動するレベル変換回路を使用して意図通りのターンオン信号で電力用半導体素子をオンさせることができる。
【0007】
【発明の実施の形態】
まず図1を参照すると、そこにはモノリシックなチップ内に形成された高電圧側スイッチの主要構成要素から成る回路図が示されている。ここに示すように、NチャネルのMOSゲート型電力用半導体素子20が主たる電力用素子であり、制御要素と同一のモノリシックなチップ内に形成されている。そして、このモノリシック・チップはパッケージ21に収められている。電力用半導体素子20は、NチャネルのパワーMOSFETとして示されているが、IGBTのような他の如何なるMOSゲート型の素子又はその種の他のものであってもよい。
【0008】
図1に示す回路は、MOSFET20のドレインに接続されるVcc入力電圧端子22、および、MOSFET20のソースに接続される出力端子23を有している。端子22、23はパッケージ21の端子となる。このパッケージ21は、ロジックのグランドピン24および入力信号ピン25とともに、点線で輪郭が図示されている。
【0009】
また、MOSFET20と同一のチップには、従来型のチャージポンプ回路26、ターンオフ用NチャネルMOSFET27、*論理制御回路28、および、そのチップの例えば電圧や電流、温度の状態を監視して選ばれた状態の下でMOSFET20をオフさせる保護回路29が内蔵されている。論理制御回路28への入力端子25は使用者のマイクロコントローラなどに接続されていて、所定のシーケンスで所定の条件の下でMOSFETをオンおよびオフさせる。
【0010】
出力端子23は、それ自身の電力用グランド(power ground)31に接続された負荷30に接続可能である。この電力用グランドは、ロジックのグランド端子24と同一の電位にあるものとされている。負荷30の代表的なものは、自動車で用いられる負荷などであって、自動車で使用された場合には約12ボルトとなる電圧Vccで動作できる。チャージポンプ26は、電力用MOSFET20をオンさせることができるVccよりも高い5〜10ボルトの電圧を、MOSFET20のゲートに供給する。
【0011】
補助MOSFET27は、MOSFET27がオンのときにMOSFET20のゲートをグランドに接続することによってMOSFET20をオフさせるために使用される。
【0012】
図1に示した回路には二つの大きな問題がある。第1の問題は負荷30が誘導性負荷のときに顕著に現れる。誘導性負荷を駆動すると、出力電圧はMOSFET20のターンオフの際に(−Vgs)にクランプされる。ここでVgsは、負荷電流が流れている状態のMOSFET20におけるゲートとソースの間の電圧である。この電圧は、通常3〜5ボルトである。ターンオフ中の負荷インダクタンスにおける負の低電圧によりソース電流についてのdi/dtが小さい値となり、したがって電流が零になるまでに長時間を要することになる。この結果、MOSFET20における電力消費がより大きくなり、負荷に対する応答時間が長くなる。
【0013】
この現象は、図2(a)、2(b)および2(c)からわかる。このように、入力端子は信号を時刻t1に論理制御回路28に与え、論理制御回路28は図2(a)に示すターンオフ信号を生成する(MOSFET27のゲートにおけるHigh信号)。そのとき、MOSFET27は図2(a)、2(b)および2(c)における時刻t1にオンし、負荷電圧(図2(b))が(−Vgs)に向かって減少し始める。そのとき負荷電流は時刻t2において零に到達するまで緩やかに減少し(図2(c))、負荷電圧は零に戻る。
【0014】
第2の問題は、電力用グランド31例えば自動車のシャシーの電位がロジック・グランド24の電位と異なるときに図1に示した回路において生じる。これは、寄生インダクタンスや、抵抗、腐食、コネクタが偶発的に外れること等によって生じる可能性がある。これにより、図1において電池40によって示されているオフセット電圧が生じる。このオフセット電圧によりロジック・グランドが電力用グランド31に対して電力用MOSFET20の閾値電圧である1以上高くなれば、電力用MOSFET20が大電流をVcc端子22からグランド31へと流し、MOSFET20において多くの電力を消費する。これにより高電圧側スイッチの破壊に至るおそれがある。
【0015】
上述の欠点は、図3に示すように適切なクランプ回路を図1の回路に追加することにより解消されてきた。ここに示すように、チャージポンプ26とMOSFET20との間に、抵抗50、抵抗51、ツェナー・ダイオード52、および第2の制御用MOSFETすなわちトランジスタ53から成るクランプ回路が追加されている。トランジスタ53は、電力用MOSFET20の閾値電圧よりも低い閾値電圧を有するように設計されている。この既知の構成は、本発明の譲受人であるインターナショナル・レクティファイア社によって製造されているIR6000という高電圧側スイッチにおいて採用されている。
【0016】
図3に示す回路では、MOSFET20はオンしていて負荷が駆動されているものとする。いまMOSFET27へのオフ信号がHighに変化すると(図4(a)および4(b)における時刻t1)、MOSFET27は「オン」に切り換わる。これによりMOSFET20のゲートの電荷がグランドへ放電され、MOSFET20はオフする(図4(b)におけるゲート電圧Vg20参照)。負荷30が誘導性であって電力用グランド31がロジック・グランド24よりも低ければ、端子23における出力電圧V23が負の値になる。
【0017】
したがって図4(b)に示すように、ソース電圧は(−VTH53)(MOSFET53の閾値電圧の負値)まで低下し、その結果、図4(b)における時刻t2においてトランジスタ53がオンし、MOSFET20のゲートをそのソースに接続する。これは、MOSFET53がMOSFET20よりも低い閾値電圧を有しているため、MOSFET20が導通を開始する前に生じる。出力電圧V23が負のより大きい値になると、MOSFET53がオンとなるためMOSFET20はオフ状態にとどまる。
【0018】
上記の過程において、抵抗51およびツェナー・ダイオード52はMOSFET53におけるゲートとソースの間の電圧を安全な値に制限する。抵抗50はMOSFET53を流れる電流を制限する。
【0019】
出力電圧が到達する実際の負の電圧(−VCLAMP)(図4(b))は、外部回路の状態に依存し、グランドのオフセット値、MOSFET20のアバランシェ電圧または内部のクランプ電圧である。この電圧は、図2に示すVgsONよりもかなり高くなる可能性があり、これによって、di/dtが図2(c)に示すdi/dtよりも大きくなり、スイッチがより速くオフする。これによって得られる電圧(−VCLAMP)と増大したdi/dtも、図2(b)および2(c)において点線でそれぞれ示されている。
【0020】
図3に示した従来の回路は、図1に示した回路に対して言及された二つの問題を解決するが、新たな問題をもたらす。このように、端子23における出力電圧V23はMOSFET53の負の閾値電圧(−Vth)よりも低くなるが、パワーMOSFET20をオンさせることはできない。この動作は、図5(a)および5(b)に示されている。図5(a)は入力信号の補信号を示し、これはオフ信号としてMOSFET27のゲートに印加される。図5(a)では、時刻t1においてオフ信号がLowへと変化することにより、MOSFET27をオフさせMOSFET20をオンさせる。しかし、図4(b)について説明したように、本素子は、図5(b)における時刻t1での新たなターンオン信号を受け入れる前に、誘導性負荷がエネルギの供給を完全に停止されるまで待機しなければならず、時刻t3以降の或る時刻、例えば時刻t4まではオンすることができない。また、図3に示した電力用グランド31がロジック・グランド24に対してMOSFET53の閾値電圧以上低下すると、MOSFET20をオンさせることができなくなる。
【0021】
本発明は、図6に示す回路で開示されているようにして、図3の回路の他の利点を保持しつつ上記問題を解消する。図6に示した構成要素のうち図1および図3に示した構成要素と同じものは、同一の識別符号を有し、同一の機能を持っている。追加された構成要素は、抵抗60、61および62と、MOSFET63、64、65および66と、バイポーラ・トランジスタ67と、ツェナー・ダイオード68、69および70である。構成要素60、61、63、64、65、68および69は、MOSFET53のためのレベル変換器として機能する。構成要素62、66、67および70は、入力オフ信号に対するインバータとして機能し、Vccを基準としている。
【0022】
図6に示した新規な回路は以下のように動作する。
トランジスタ66および27へのオフ信号がHighであれば、この回路は図3の回路のように動作する。すなわち、トランジスタ66はオンとなり、節点80はLowとなる。さらに、節点81は、トランジスタ67のVbeにツェナー・ダイオード70のツェナー電圧を加えた値だけ負となり、トランジスタ64および65を同一のものとすることにより、同一の抵抗60と61に等しい電流が流れ、その結果、抵抗60と61において同一の電圧降下が生じる。したがって、節点82の電位は節点83よりも低くなる。トランジスタ65のゲートはその閾値電圧Vth付近にまでバイアスされているため、トランジスタ63はその閾値Vthよりも低い値にバイアスされてオフ状態となる。MOSFET63がオフ状態であるため、この回路の残りの部分は、入力信号すなわちオフ信号がHighのとき、図3について説明したように動作する。
【0023】
いま図6におけるオフ信号をLowとすると、MOSFET66はオフとなり、節点80はHighとなる。ツェナー・ダイオード70は、節点81が正となるように、[Vcc−Vbe(67)]よりも小さいツェナー電圧を有している。抵抗60と61による電圧降下は同一であるため、節点82の電位は節点83の電位よりも高い。MOSFET65のゲートはその閾値電圧Vth付近までバイアスされているため、MOSFET63のゲートはその閾値電圧Vthよりも高い値までバイアスされていて、MOSFET63が導通する。これにより、図7(a)および7(b)に示すように、出力電圧がMOSFET53の閾値電圧(−Vth)よりも低くても、MOSFET53がオフとなってパワーMOSFET20がオンできるようになる。したがって、図7(b)において、図7(a)における入力信号がLowへと変化するとすぐに、時刻t2においてMOSFET20をオンさせることができる。したがって、図3の回路によってもたらされた主要な問題が解消される。
【0024】
また、図6に示した回路は保護機能を付加する。すなわち、Vccがトランジスタ67のVbeにツェナー・ダイオード70のツェナー電圧を加えた値よりも小さい場合は、節点81の電位は、端子23における出力電圧が負になるときはいつも負となる。これにより、Vccが低くて出力電圧が負のときはいつも、パワーMOSFET20はオフ状態に保たれる。これは望ましい保護機能的特徴である。
【0025】
図6に示した回路の構成要素は、NチャネルMOSFETとNPNバイポーラトランジスタによって容易に実現することができる。したがって、この回路は容易にモノリシックな集積回路とすることができる。説明した機能に対して他の構成要素を選定できることは明らかであろう。
【0026】
本発明の他の実施形態を図8に示す。図8において、図6に示したものと同一の構造および機能を持つ構成要素は同一の識別符号を有している。入力オフ信号を受け取るインバータの変換器は、3個のMOSFET90、91および92から構成されている。これらは、図6の場合のように、入力オフ信号がLowになると節点81の電位がグランド電位よりも高くなり、入力オフ信号がHighになると節点81の電位がグランド電位よりも低くなるように動作する。したがって、図8に示した回路において図6に示した回路の利点が得られる。
【0027】
本発明は特定の実施形態について説明されたが、他の多くの変形や他の用途が当業者にとっては明らかである。したがって、本発明は、この中での特定の開示内容によって限定されるものではなく、請求の範囲によってのみ限定される。
【図面の簡単な説明】
【図1】 電力用グランドを有する負荷に接続された、ロジック・グランドを有する従来の代表的なモノリシック高電圧側スイッチを示す回路図。
【図2】 誘導性負荷を有する図1の回路についての、オフ信号、負荷電圧、および負荷電流を共通の時間軸でそれぞれ示す図(a)、(b)および(c)。
【図3】 誘導性負荷の下でターンオフ時間を短縮し、オフセット・グランド電圧によるMOSゲート型電力用半導体素子の意に反するターンオンを防止する、図1の従来の回路の変形例を示す回路図。
【図4】 図3の回路のターンオフ信号を時間の関数として示す図(a)、および、図3のMOSゲート型電力用半導体素子についての出力電圧V23とゲート電圧Vg20を図4(a)と同一の時間尺度で示す図(b)。
【図5】 図3の回路におけるターンオフ信号の複数サイクルを時間の関数として示す図(a)、および、図3の回路の出力電圧を図5(a)と同一の時間尺度で示し、意図するターンオンの抑止を表す図(b)。
【図6】 図6は、トランジスタ−トランジスタ・インバータとレベル変換回路を使用した本発明の好ましい実施形態を示す回路図。
【図7】 図6の回路におけるターンオフ信号を時間の関数として示す図(a)、および、図6の回路における出力電圧を時間の関数として示す図(b)。
【図8】 インバータ回路にCMOS回路が使用されている本発明の他の実施形態を示す回路図。
【符号の説明】
20 …MOSゲート型電力用半導体素子
22 …Vcc電圧端子
23 …出力端子
24 …ロジック・グランド端子
27 …ターンオフ用MOSFET
50、51…抵抗
52 …ツェナー・ダイオード
53、63…制御用MOSFET
61、60…変換用抵抗
62 …プルアップ抵抗
64、65…変換用MOSFET
66 …MOSFET
67 …バイポーラ・トランジスタ
80〜82…節点
Claims (11)
- 電源端子と、
論理グランド端子と、
一端が負荷グランド端子に接続可能である負荷の他端に接続可能な出力電圧端子と、
第1及び第2の電力用電極と制御電極とを有したMOSゲート型電力用半導体素子と、
前記第1の電力用電極は前記出力電圧端子に接続され、前記第2の電力用電極は前記電源端子に接続され、
前記電力用半導体素子をオフまたはオンさせる信号を生成する入力回路と、
前記電力用半導体素子の第1電力用電極と制御電極の間に接続され、オンしたときに前記電力用半導体素子をオフさせる主制御用MOSFETと、
前記電力用半導体素子の転流が要求されるまで、実質的に一定の制御電圧を維持する信号レベル変換回路と、
前記入力回路と信号レベル変換回路に接続されたインバータ回路とを備え、
前記信号レベル変換回路は、前記主制御用MOSFETに接続されて入力されたターンオン信号に応答して前記主制御用MOSFETをターンオフし、前記主制御用MOSFETが導通する閾値電圧は、MOSゲート型電力用半導体素子が導通する閾値電圧よりも低い、ことを特徴とする高圧側スイッチ回路。 - 前記MOSゲート型電力用半導体素子はパワーMOSFETである、ことを特徴とする請求項1記載の回路。
- 前記電力用半導体素子および前記主制御用MOSFETは共通の半導体チップに集積化されたNチャネル型素子であり、前記インバータ回路および前記変換回路も前記共通の半導体チップに集積化されている、ことを特徴とする請求項1記載の回路。
- 前記信号レベル変換回路は、直列に接続され節点を持つ抵抗および第2の制御用MOSFETを有し、前記抵抗の一端は前記論理グランド端子に接続され、前記第2の制御用MOSFETの一端は前記出力電圧端子に接続され、前記抵抗と前記第2の制御用MOSFETとの間の前記節点は前記主制御用MOSFETのゲートに接続され、前記実質的に一定の制御電圧が前記第2の制御用MOSFETのゲートに印加される、ことを特徴とする請求項1記載の回路。
- 前記第2の制御用MOSFETのゲートと前記出力電圧端子との間に接続されたツェナー・ダイオードをさらに備える、ことを特徴とする請求項4記載の回路。
- 制限用抵抗を介して前記電力用半導体素子のゲートと、前記論理グランド端子との間に接続された第3のMOSFETをさらに備え、前記入力回路は該第3のMOSFETのゲートに接続されている、ことを特徴とする請求項4記載の回路。
- 前記信号レベル変換回路は、同一構成の第1および第2の変換用MOSFETと、同一構成の第1および第2の変換用抵抗とを有し、前記第1及び第2の変換用MOSFETは前記第1及び第2の変換用抵抗とそれぞれ直列に接続され、前記第1および第2の変換用MOSFETは前記出力電圧端子に接続され、前記第1の変換用抵抗は前記論理グランド端子に接続され、前記第1の変換用MOSFETと前記第1の変換用抵抗との間の節点は前記第1および第2の変換用MOSFETのゲートに接続され、前記第2の変換用MOSFETと前記第2の変換用抵抗との間の節点は前記第2の制御用MOSFETのゲートに接続され、前記インバータ回路は前記第2の変換用抵抗を前記入力回路に結合する、ことを特徴とする請求項1記載の回路。
- 前記インバータ回路は、前記電源端子に接続されたプルアップ抵抗に直列に接続されたインバータMOSFETを有し、該インバータMOSFETのゲートは前記入力回路に接続され、前記インバータMOSFETと前記プルアップ抵抗との間の節点はバイポーラ・トランジスタのベースに接続され、さらに、前記インバータ回路は、前記バイポーラ・トランジスタのエミッタと前記第2の変換用抵抗との間に接続されたツェナー・ダイオードを含む、ことを特徴とする請求項7記載の回路。
- 制限用抵抗を介して前記電力用半導体素子のゲートと、前記論理グランド端子との間に接続された第3のMOSFETを備え、前記入力回路は該第3MOSFETのゲートに接続されている、ことを特徴とする請求項7記載の回路。
- 前記インバータ回路は、前記電源端子に接続されたプルアップ抵抗に直列に接続されたインバータMOSFETを有し、該インバータMOSFETのゲートは前記入力回路に接続され、前記インバータMOSFETと前記プルアップ抵抗との間の節点はバイポーラ・トランジスタのベースに接続され、さらに、前記インバータ回路は、前記バイポーラ・トランジスタのエミッタと前記第2の変換用抵抗との間に接続された調整手段を含む、ことを特徴とする請求項7記載の回路。
- 前記インバータ回路は第1のインバータMOSFETと、反転ゲート端子を有する第2のインバータMOSFETと、第3のインバータMOSFETとを有し、前記第1及び第2のインバータMOSFETのゲート並びに前記第2のインバータMOSFETのドレインは前記電源端子に接続され、前記第1のインバータMOSFETのソースは論理グランド端子に接続され、前記第2のインバータMOSFETのソースは前記第1及び第3のインバータMOSFETのドレインに接続され、前記第2のインバータMOSFETのソースはさらに前記第3のインバータMOSFETのゲートに接続され、前記第3のインバータMOSFETのソースは第2の変換用抵抗に接続される、ことを特徴とする請求項7記載の回路。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US420194 | 1995-04-11 | ||
US08/420,194 US5592117A (en) | 1995-04-11 | 1995-04-11 | Integrated MOSgated power semiconductor device with high negative clamp voltage and fail safe operation |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0918317A JPH0918317A (ja) | 1997-01-17 |
JP3758738B2 true JP3758738B2 (ja) | 2006-03-22 |
Family
ID=23665461
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08829096A Expired - Lifetime JP3758738B2 (ja) | 1995-04-11 | 1996-04-10 | Mosゲート型電力用半導体素子を用いた高電圧側スイッチ回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US5592117A (ja) |
JP (1) | JP3758738B2 (ja) |
KR (1) | KR100194128B1 (ja) |
DE (1) | DE19613957A1 (ja) |
FR (1) | FR2733100B1 (ja) |
GB (1) | GB2299903B (ja) |
IT (1) | IT1285198B1 (ja) |
SG (1) | SG49866A1 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0766394B1 (de) * | 1995-09-27 | 2002-03-20 | Infineon Technologies AG | Schaltungsanordnung zum Ansteuern eines Leistungs-Enhancement-MOSFET |
US6127746A (en) * | 1996-10-21 | 2000-10-03 | International Rectifier Corp. | Method of controlling the switching DI/DT and DV/DT of a MOS-gated power transistor |
US6452441B1 (en) * | 1999-10-01 | 2002-09-17 | Advanced Micro Devices, Inc. | Low threshold voltage device with charge pump for reducing standby current in an integrated circuit having reduced supply voltage |
DE19950022A1 (de) * | 1999-10-09 | 2001-04-12 | Bosch Gmbh Robert | Ansteuervorrichtung für einen Schalter zum elektronischen Schalten eines Verbrauchers |
IT1313850B1 (it) * | 1999-11-25 | 2002-09-24 | St Microelectronics Srl | Circuito "high side" ad alta efficienza. |
DE60217478D1 (en) * | 2001-03-28 | 2007-02-22 | Koninkl Philips Electronics Nv | Sychrongleichrichter |
US6747300B2 (en) * | 2002-03-04 | 2004-06-08 | Ternational Rectifier Corporation | H-bridge drive utilizing a pair of high and low side MOSFETs in a common insulation housing |
US6809559B2 (en) * | 2002-08-27 | 2004-10-26 | Semiconductor Components Industries, L.L.C. | Method of forming a power device and structure therefor |
US7224204B2 (en) * | 2005-03-08 | 2007-05-29 | Linear Technology Corporation | Method and circuit for driving a gate of a MOS transistor negative |
US20070090920A1 (en) * | 2005-10-22 | 2007-04-26 | Canter James M | Apparatus and Method for Controlling Access to Remotely Located Equipment |
JP4895623B2 (ja) * | 2006-01-25 | 2012-03-14 | 株式会社オートネットワーク技術研究所 | 電力供給制御装置 |
US20070200673A1 (en) * | 2006-02-13 | 2007-08-30 | Godwin Bryan W | Apparatus and Method for Controlling and Monitoring Access to a Storage Container |
US20070195490A1 (en) * | 2006-02-13 | 2007-08-23 | Howell Sean V | Apparatus And Method For Attaching An Electronic Module To A Lock Assembly |
US20080243566A1 (en) * | 2007-03-27 | 2008-10-02 | Godwin Bryan W | System, Method And Apparatus For Identifying And Correcting Data Integrity Problems Associated With Remotely Located Equipment |
JP5064905B2 (ja) * | 2007-06-26 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5266029B2 (ja) * | 2007-12-14 | 2013-08-21 | ルネサスエレクトロニクス株式会社 | 負荷駆動装置 |
US9112494B2 (en) * | 2011-07-28 | 2015-08-18 | Infineon Technologies Ag | Charge pump driven electronic switch with rapid turn off |
US8624637B2 (en) * | 2012-02-08 | 2014-01-07 | Infineon Technologies Ag | Switching control circuit for thermal protection of transistors |
JP5783997B2 (ja) * | 2012-12-28 | 2015-09-24 | 三菱電機株式会社 | 電力用半導体装置 |
JP6117640B2 (ja) * | 2013-07-19 | 2017-04-19 | ルネサスエレクトロニクス株式会社 | 半導体装置及び駆動システム |
US9917578B2 (en) | 2016-02-19 | 2018-03-13 | Infineon Technologies Austria Ag | Active gate-source capacitance clamp for normally-off HEMT |
JP2019115166A (ja) * | 2017-12-22 | 2019-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2021034839A (ja) * | 2019-08-22 | 2021-03-01 | 株式会社オートネットワーク技術研究所 | スイッチ装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4691129A (en) * | 1986-03-19 | 1987-09-01 | Siemens Aktiengesellschaft | Drive circuit for a power MOSFET with source-side load |
US5142171A (en) * | 1988-04-05 | 1992-08-25 | Hitachi, Ltd. | Integrated circuit for high side driving of an inductive load |
IT1226557B (it) * | 1988-07-29 | 1991-01-24 | Sgs Thomson Microelectronics | Circuito di controllo della tensione di bloccaggio di un carico induttivo pilotato con un dispositivo di potenza in configurazione "high side driver" |
EP0369048A1 (de) * | 1988-11-15 | 1990-05-23 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Laststromregelung in einem Leistungs-MOSFET |
FR2644651B1 (fr) * | 1989-03-15 | 1991-07-05 | Sgs Thomson Microelectronics | Circuit de commande de transistor mos de puissance sur charge inductive |
DE59308057D1 (de) * | 1992-08-04 | 1998-03-05 | Siemens Ag | Ansteuerschaltung für einen Leistungs-MOSFET mit sourceseitiger Last |
US5418673A (en) * | 1992-12-14 | 1995-05-23 | North American Philips Corporation | Control electrode disable circuit for power transistor |
JPH06252727A (ja) * | 1993-02-10 | 1994-09-09 | Siemens Ag | Mos半導体素子の制御回路 |
US5467047A (en) * | 1994-07-15 | 1995-11-14 | Motorola, Inc. | Power transistor rapid turn off circuit for saving power |
-
1995
- 1995-04-11 US US08/420,194 patent/US5592117A/en not_active Expired - Lifetime
-
1996
- 1996-04-04 GB GB9607237A patent/GB2299903B/en not_active Expired - Lifetime
- 1996-04-09 DE DE19613957A patent/DE19613957A1/de not_active Ceased
- 1996-04-10 KR KR1019960010778A patent/KR100194128B1/ko not_active IP Right Cessation
- 1996-04-10 SG SG1996007819A patent/SG49866A1/en unknown
- 1996-04-10 JP JP08829096A patent/JP3758738B2/ja not_active Expired - Lifetime
- 1996-04-11 IT IT96MI000688A patent/IT1285198B1/it active IP Right Grant
- 1996-04-11 FR FR9604521A patent/FR2733100B1/fr not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
ITMI960688A0 (ja) | 1996-04-11 |
GB9607237D0 (en) | 1996-06-12 |
FR2733100A1 (fr) | 1996-10-18 |
GB2299903A (en) | 1996-10-16 |
IT1285198B1 (it) | 1998-06-03 |
KR100194128B1 (ko) | 1999-06-15 |
KR960039341A (ko) | 1996-11-25 |
ITMI960688A1 (it) | 1997-10-11 |
GB2299903B (en) | 2000-03-01 |
SG49866A1 (en) | 1998-06-15 |
US5592117A (en) | 1997-01-07 |
JPH0918317A (ja) | 1997-01-17 |
DE19613957A1 (de) | 1996-10-17 |
FR2733100B1 (fr) | 2000-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3758738B2 (ja) | Mosゲート型電力用半導体素子を用いた高電圧側スイッチ回路 | |
US5978192A (en) | Schmitt trigger-configured ESD protection circuit | |
JP3040342B2 (ja) | 電力用mosゲート型回路のための制御回路 | |
US4992683A (en) | Load driver with reduced dissipation under reverse-battery conditions | |
US4553082A (en) | Transformerless drive circuit for field-effect transistors | |
US6735098B2 (en) | Inrush current limiting circuit, power source device and power conversion device | |
US7579880B2 (en) | Circuit for driving a semiconductor element | |
JPH02266712A (ja) | 半導体装置 | |
US10461737B2 (en) | Configurable clamp circuit | |
KR101389481B1 (ko) | 마이크로프로세서로부터의 출력 신호를 이용하여 전자 소자를 구동하기 위한 회로 어레인지먼트 | |
KR970005567B1 (ko) | 단락 보호 회로 | |
CN106253753B (zh) | 半导体装置 | |
JPH11205112A (ja) | 高耐圧パワー集積回路 | |
JPH1022803A (ja) | nチャネルMOSFETの駆動回路及び電流方向切換回路 | |
US5103148A (en) | Low voltage circuit to control high voltage transistor | |
US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
JP4192650B2 (ja) | パワースイッチング素子の駆動回路 | |
JPH051652B2 (ja) | ||
US5565715A (en) | Method and apparatus for logic signal level translation to a semiconductor switch | |
GB2257583A (en) | Built-in drive power-source semi-conductor device | |
US6072678A (en) | Short-circuit protection circuit | |
US6542012B2 (en) | Circuit for driving gate of IGBT inverter | |
US7265603B2 (en) | MOSFET gate driver with a negative gate bias voltage | |
JPH0669136B2 (ja) | 過電流保護機能を備えたスイッチ装置 | |
JP3468067B2 (ja) | 電圧駆動型半導体素子の過電流抑制回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051227 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090113 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100113 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110113 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120113 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130113 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |