JP3284167B2 - 液晶駆動用電源回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶駆動用バイア
ス電圧を発生させる液晶駆動用電源回路に関するもので
ある。

【０００２】

【従来の技術】液晶表示装置を時分割駆動する場合、液
晶駆動用電源回路にて、必要な数の所定のバイアス電圧
を発生させ、表示データ等により制御スイッチをオン，
オフ制御して上記バイアス電圧を選択的に出力させるこ
とにより、液晶駆動信号、すなわち、コモン出力信号と
セグメント出力信号を形成する。図２に、その一例を示
す。Ｖ１〜Ｖ５が電源回路にて生成されたバイアス電圧
であり、該各バイアス電圧及び接地電圧（ＧＮＤ）が液
晶駆動信号の各出力レベルを構成している。

【０００３】上記バイアス電圧を生成するための電源回
路として、最も基本的なものに、抵抗分割にて分圧回路
を構成するものがある。その構成を図３に示す。この方
法では、電源回路の全消費電流の内、負荷（液晶）に供
給される成分が非常に少なく電源から各抵抗を介してＧ
ＮＤに直接流れ込んでしまう無駄な成分が大きくなって
しまう。大規模な液晶表示装置を駆動する場合、バイア
ス電圧の安定度を上げるために、電源を低インピーダン
ス化する必要があり、分圧抵抗の抵抗値を下げなければ
ならず、非常に大きな電流を無駄に消費することになっ
てしまう。

【０００４】上記の電源の低インピーダンス化と低消費
電流化を考慮して考案されたのが、コンパレータとＭＯ
Ｓトランジスタとを用いてバイアス電圧を生成する方法
である。図４に、その構成を示す。この方法では、高抵
抗値の抵抗Ｒ１〜Ｒ６を用いた抵抗分割にて低消費電流
の分圧回路を構成し、該回路の出力を、バイアス電圧の
基準電圧としてコンパレータＣ１〜Ｃ５の反転入力端子
に印加し、非反転入力端子には、それぞれ、バイアス電
圧Ｖ１〜Ｖ５を供給する低インピーダンスなＰチャネル
ＭＯＳトランジスタＴ１〜Ｔ５のドレインを接続し、各
コンパレータＣ１〜Ｃ５の出力を、それぞれ、各トラン
ジスタＴ１〜Ｔ５のゲートに接続する構成になってい
る。上記構成によれば、コンパレータＣ１〜Ｃ５にて、
基準電圧とバイアス電圧を比較し、バイアス電圧が基準
電圧に対して低下していれば、コンパレータＣ１〜Ｃ５
から“Ｌ”が出力され、ＭＯＳトランジスタＴ１〜Ｔ５
がオンし、負荷を充電してバイアス電圧を引き上げ、バ
イアス電圧が基準電圧に達すると、コンパレータから
“Ｈ”が出力され、ＭＯＳトランジスタはオフし、バイ
アス電圧はそれ以上上がらなくなる。この方法であれ
ば、低インピーダンスでバイアス電圧が供給されると共
に、電源回路に於ける大幅な低消費電流化が実現できる
ものである。

【０００５】しかしながら、バイアス電圧にて容量性の
液晶負荷を駆動することを考えると、液晶駆動信号が低
バイアス電圧から高バイアス電圧へ遷移するときは、高
バイアス電圧から負荷へ充電することになるが、高バイ
アス電圧から低バイアス電圧へ遷移するときは、負荷か
ら低バイアス電圧へ放電されることになる。バイアス電
圧は負荷への（からの）充放電に従って変動することに
なり、これを基準電圧に制御するには、充電のみに対応
可能なＭＯＳトランジスタを、充放電に対応可能なＣＭ
ＯＳバッファ（ＣＭＯＳインバータ）に置き換える必要
がある。その場合の構成図を図５に示す。図４に於ける
ＭＯＳトランジスタＴ１〜Ｔ５がＣＭＯＳインバータＣ
Ｉ１〜ＣＩ５に置き換わっている。これにより、充放電
の何れにも対応可能となるものである。

【０００６】しかしながら、上記図５の構成では、ＣＭ
ＯＳバッファ（ＣＭＯＳインバータ）にてバイアス電圧
の制御をしているため、負荷への充放電の何れかが常に
行われることになり、バイアス電圧が基準電圧に制御さ
れても、更に充放電がなされてしまい、無駄な電流を消
費することになってしまう。

【０００７】この無駄な充放電を防ぐ技術として、特開
昭５５ー１４６４８７に開示されるものがある。その構
成を図６に示す。これは、ＣＭＯＳバッファＣＩのＰチ
ャネル及びＮチャネルＭＯＳトランジスタのゲートを、
別々のコンパレータＣＬ及びＣＨで制御し、両コンパレ
ータの一方の入力（非反転入力）に、ＣＭＯＳバッファ
の出力Ｖ３が接続され、それぞれの他方の入力（反転入
力）は、抵抗分圧回路の中の変動許容電圧幅を設定する
抵抗ｒの両端（Ｖ３Ｈ，Ｖ３Ｌ）にそれぞれ接続される
ことになり、液晶駆動電圧が変動して許容電圧幅を超え
た時のみ、ＣＭＯＳバッファを働かせようとするもので
ある。尚、図ではＶ３に係る部分のみを示しているが、
Ｖ１，Ｖ２，Ｖ４及びＶ５についても同様の構成となっ
ているものである。

【０００８】

【発明が解決しようとする課題】しかしながら、この技
術では、ＣＭＯＳバッファ部での消費電流を抑えること
はできるものの、一電源当たり２つのコンパレータが必
要であるため、図４や図５に示した従来の技術と比較し
て、コンパレータ部での消費電流が２倍になるといった
欠点があり、また、コンパレータ数の増加に伴う回路規
模の増大により、液晶駆動電源回路のコストアップにつ
ながるという問題点があった。

【０００９】本発明は、上記に鑑みなされたものであ
り、最小限の回路規模の増大で、低消費電流化が可能な
液晶駆動用電源回路を提供するものである。

【００１０】

【課題を解決するための手段】本発明の液晶駆動用電源
回路は、電源電圧を抵抗分割して基準電圧を発生させる
基準電圧発生手段と、上記基準電圧と、液晶駆動用バイ
アス電圧とを、その入力とし、比較結果を出力するコン
パレータと、該コンパレータの出力により制御される充
電用トランジスタと放電用トランジスタとを含み、その
出力点の電位が上記液晶駆動用バイアス電圧となる充放
電手段とを備えて成る液晶駆動用電源回路に於いて、上
記電源電圧を抵抗分割して、上限基準電圧及び下限基準
電圧を発生する上記基準電圧発生手段と、上記上限基準
電圧及び下限基準電圧を、上記コンパレータの一方の入
力に交互に入力させる入力切り換え手段と、該入力切り
換え手段の切り換え動作に同期し、該入力切り換え手段
からの上記コンパレータへの入力が上記上限基準電圧で
あるときは、上記充電用トランジスタによる充電動作を
禁止し、上記コンパレータの出力に応じて上記放電用ト
ランジスタによる放電動作を選択的に行わせ、該入力切
り換え手段からの上記コンパレータへの入力が上記下限
基準電圧であるときは、上記放電用トランジスタによる
放電動作を禁止し、上記コンパレータの出力に応じて上
記充電用トランジスタによる充電動作を選択的に行わせ
る充放電制御手段とを設けてなることを特徴とするもの
である。

【００１１】すなわち、本発明は、制御期間を充電モー
ド期間と放電モード期間に２分し、充電モード期間に於
いては、下限基準電圧とバイアス電圧とを比較してバイ
アス電圧が下限基準電圧より低い場合は充電を行い（放
電は禁止）、放電モード期間に於いては、上限基準電圧
とバイアス電圧とを比較してバイアス電圧が上限基準電
圧より高い場合は放電を行う（充電は禁止）ものであ
る。

【００１２】更に、本発明の液晶駆動用電源回路は、上
記電源回路に於いて、上記コンパレータへの入力が切り
換わった時点から所定期間は、上記充電用トランジスタ
及び放電用トランジスタによる充電動作及び放電動作を
共に禁止する手段を設けて成ることを特徴とするもので
ある。

【００１３】図１に本発明のブロック構成図を示す。
尚、図に於いては、Ｖ３に係る部分のみを示している
が、Ｖ１、Ｖ２、Ｖ４及びＶ５についても同様の構成と
なっているものである。図において、１は電源電圧を抵
抗分割して、上限基準電圧Ｖ３Ｈ及び下限基準電圧Ｖ３
Ｌを発生する基準電圧発生手段、２は上記上限基準電圧
Ｖ３Ｈ及び下限基準電圧Ｖ３Ｌを、コンパレータ３の一
方の入力に交互に入力させる入力切り換え手段、４は上
記入力切り換え手段２の切り換え動作に同期し、該入力
切り換え手段からの上記コンパレータ３への入力が上記
上限基準電圧Ｖ３Ｈであるときは、充放電手段５を構成
する充電用トランジスタによる充電動作を禁止し、上記
コンパレータの出力に応じて他方の放電用トランジスタ
による放電動作を選択的に行わせ、該入力切り換え手段
からの上記コンパレータ３への入力が上記下限基準電圧
Ｖ３Ｌであるときは、上記放電用トランジスタによる放
電動作を禁止し、上記コンパレータの出力に応じて他方
の充電用トランジスタによる充電動作を選択的に行わせ
る充放電制御手段である。

【００１４】本発明によれば、一電源当たり１つのコン
パレータを設けるのみでよい。入力切り換え手段及び充
放電制御手段を構成する回路が増加するが、その増加分
は、コンパレータの回路一個の減少分と比較して極めて
小さい。従って、図５の従来例とほぼ同等の回路規模
で、また、コンパレータ部分での電流消費の増大を招く
こと無く、充放電手段部分での無駄な電流消費を防止す
ることができるものである。

【００１５】

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。

【００１６】図７は、本発明の第一実施形態の構成図で
ある。また、図８は同実施形態の動作説明に供するタイ
ミングチャートである。図においては、バイアス電圧Ｖ
３に係る部分のみを示しているが、Ｖ１，Ｖ２，Ｖ４及
びＶ５についても同様の構成となっているものである。

【００１７】本実施形態においては、入力切換手段２は
一対のアナログスイッチＡＳ１及びＡＳ２で構成されて
おり、また、充放電制御手段４は、ナンドゲートＮＡＮ
Ｄ１及びノアゲートＮＯＲ１から構成されている。タイ
ミング信号Ｔは、充電モード期間と放電モード期間を規
定する信号であり、Ｔ＝Ｌの期間が充電モード期間、Ｔ
＝Ｈの期間が放電モード期間となる。

【００１８】すなわち、Ｔ＝Ｌの期間はナンドゲートＮ
ＡＮＤ１がアクティブ、ノアゲートＮＯＲ１が非アクテ
ィブ（出力は常にＬ）となるため、ＰチャネルＭＯＳト
ランジスタＰＴによる充電のみが可能である充電モード
となる。同時に、アナログスイッチＡＳ２がオン、アナ
ログスイッチＡＳ１がオフして、下限基準電圧Ｖ３Ｌが
基準電圧として選択されて、コンパレータ３の非反転入
力（＋）に入力されるため、出力バイアス電圧Ｖ３が下
限基準電圧Ｖ３Ｌより低い場合は、コンパレータ出力が
Ｈ、ナンドゲート出力がＬとなり、ＰチャネルＭＯＳト
ランジスタＰＴがオンして、充電によるバイアス電圧制
御がなされる。バイアス電圧Ｖ３が下限基準電圧Ｖ３Ｌ
より高い場合は、コンパレータ出力がＬ、ナンドゲート
出力がＨとなり、ＰチャネルＭＯＳトランジスタＰＴは
オフして充電はされず、バイアス電圧制御はなされな
い。

【００１９】一方、Ｔ＝Ｈの期間は、ナンドゲートＮＡ
ＮＤ１が非アクティブ（出力は常にＨ）、ノアゲートＮ
ＯＲ１がアクティブとなるため、ＮチャネルＭＯＳトラ
ンジスタＮＴによる放電のみが可能である放電モードと
なる。同時に、アナログスイッチＡＳ１がオン、アナロ
グスイッチＡＳ２がオフして、上限基準電圧Ｖ３Ｈが選
択されて、コンパレータ３の非反転入力（＋）に入力さ
れるため、バイアス電圧Ｖ３が上限基準電圧Ｖ３Ｈより
高い場合は、コンパレータ出力がＬ、ノアゲート出力が
Ｈとなり、ＮチャネルＭＯＳトランジスタＮＴがオンし
て放電によるバイアス電圧制御がなされる。バイアス電
圧Ｖ３が上限基準電圧Ｖ３Ｈより低い場合は、コンパレ
ータ出力がＨ、ノアゲート出力がＬとなり、Ｎチャネル
ＭＯＳトランジスタＮＴはオフして放電はなされず、バ
イアス電圧制御はなされない。

【００２０】これにより、バイアス電圧が下限基準電圧
より低ければ、充電モードのとき充電がなされ、バイア
ス電圧が上限基準電圧より高ければ、放電モードのとき
放電による制御がなされ、バイアス電圧が上限基準電圧
〜下限基準電圧間の範囲内に制御されれば、充放電はさ
れず、制御は停止することになり、無駄な充放電がなさ
れないものである。

【００２１】図９は本発明の第二実施形態の構成図であ
る。

【００２２】第一実施形態との相違点は、基準電圧がコ
ンパレータ３の反転入力（−）に入力されている点と、
充放電制御手段４がオアゲートＯＲ１とアンドゲートＡ
ＮＤ１とにより構成されている点である。その他の構成
は同一である。

【００２３】Ｔ＝Ｌの充電モード期間に於いては、下限
基準電圧Ｖ３Ｌが選択され、また、オアゲートＯＲ１が
アクティブ、アンドゲートＡＮＤ１が非アクティブとな
って、充電による制御のみが行われる。一方、Ｔ＝Ｈの
放電モード期間に於いては上限基準電圧Ｖ３Ｈが選択さ
れ、また、アンドゲートＡＮＤ１がアクティブ、オアゲ
ートＯＲ１が非アクティブとなって、放電による制御の
みが行われる。

【００２４】図１０は本発明の第三実施形態の構成図で
ある。

【００２５】第二実施形態との相違点は、充放電制御手
段４が、充放電手段５を構成するＰチャネルＭＯＳトラ
ンジスタＰＴとＮチャネルＭＯＳトランジスタＮＴの直
列接続回路の両端と、電源及び接地間に、それぞれ挿入
されたＰチャネルＭＯＳトランジスタＰＴ１及びＮチャ
ネルＭＯＳトランジスタＮＴ１から構成されており、コ
ンパレータ３の出力が直接、充放電手段５の両トランジ
スタＰＴ，ＮＴのゲートに入力されている点である。充
放電制御手段４の両トランジスタＰＴ１，ＮＴ１のゲー
トにはタイミング信号Ｔが入力されている。

【００２６】Ｔ＝Ｌの充電モード期間に於いては、下限
基準電圧Ｖ３Ｌが選択され、また充放電制御手段４のＰ
チャネルＭＯＳトランジスタＰＴ１がオン、Ｎチャネル
ＭＯＳトランジスタＮＴ１がオフとなるので、充電によ
る制御のみが行われる。一方、Ｔ＝Ｈの放電モード期間
に於いては、上限基準電圧Ｖ３Ｈが選択され、また、充
放電制御手段４のＰチャネルＭＯＳトランジスタＰＴ１
がオフ、ＮチャネルＭＯＳトランジスタＮＴ１がオンと
なるので、放電による制御のみが行われる。

【００２７】上述の回路で論理的には問題ないが、実際
上はひとつ問題点がある。高抵抗分割にて基準電圧を生
成しているため、タイミング信号にてコンパレータの入
力端子に印加される基準電圧を切り換える時に、端子電
圧が、下限基準電圧または上限基準電圧の値まで変化す
るのに、かなりの時間が必要となる。放電モードから充
電モードに切り換わる時には、端子電圧は、上限基準電
圧から下限基準電圧に変化するが、端子電圧が上限基準
電圧からバイアス電圧まで変化する期間は、バイアス電
圧が基準電圧範囲内にあっても充電がなされてしまう。
同様に、充電モードから放電モードに切り換わる時に
は、端子電圧は下限基準電圧から上限基準電圧に変化す
るが、端子電圧が下限基準電圧からバイアス電圧まで変
化する期間は、バイアス電圧が基準電圧範囲内にあって
も放電がなされてしまう（図８参照）。

【００２８】上述の無駄な充放電を防止するためには、
端子電圧の変化が完了するまで、充放電の制御を禁止す
る必要がある。この点を考慮して、更なる改良を施し
た、本発明の第四の実施形態の構成図を図１１に示す。
また、図１２は同実施形態の動作説明に供するタイミン
グチャートである。

【００２９】第一実施形態との相違点は、ナンドゲート
ＮＡＮＤ１及びノアゲートＮＯＲ１の入力に、それぞれ
タイミング信号Ａの反転信号及びタイミング信号Ａを追
加している点である。タイミング信号Ａは、図１２に示
すようにモードの切り換わり時点から所定期間（コンパ
レータ３の非反転入力端子電圧の変化が完了するまでの
期間）はＨとなり、その後はＬとなる信号である。した
がって、モードの切り換わり時点から所定期間の間は、
ナンドゲートＮＡＮＤ１及びノアゲートＮＯＲ１が共に
非アクティブとなり、ＰチャネルトランジスタＰＴ及び
ＮチャネルトランジスタＮＴが共にオフとなって充放電
が禁止されるものである。この期間の間に、端子電圧の
変化が完了し、その後のタイミング信号ＡがＬの期間に
充放電の制御が行われる。

【００３０】以上のように、コンパレータの入力電圧の
遷移期間中は、制御禁止期間とすることにより、モード
切り換わり時の不要な充放電が防止され、更なる安定動
作と低消費電力化を図ることができるものである。

【００３１】図１３は、図１１に示した第四の実施形態
の変形例（第五の実施形態）の構成図である。

【００３２】第四実施形態との相違点は、ナンドゲート
ＮＡＮＤ１及びノアゲートＮＯＲ１の入力を追加する構
成に代えて、充放電手段５を構成する両トランジスタＰ
Ｔ及びＮＴの直列接続回路の両端と、電源及び接地間に
それぞれ挿入され、それぞれ、タイミング信号Ａ及びそ
の反転信号Ａバーをゲート入力とするＰチャネルＭＯＳ
トランジスタＰＴ２及びＮチャネルＭＯＳトランジスタ
ＮＴ２を設けている点であり、動作的には全く同一であ
る。

【００３３】図１４は、図１０に示した第三実施形態の
改良例（第六の実施形態）であり、図１０の構成に加え
て、更に、図１３に示したのと同等のＰチャネルＭＯＳ
トランジスタＰＴ２及びＮチャネルＭＯＳトランジスタ
ＮＴ２を設けたものである。動作的には、第四及び第五
の実施形態と同一である。

【００３４】

【発明の効果】以上詳細に説明したように、本発明によ
れば、コンパレータ個数を増加させることなく、充放電
手段での無駄な電力消費を防止することができるもので
ある。

【図面の簡単な説明】

【図１】本発明に係る液晶駆動用電源回路のブロック構
成図である。

【図２】液晶駆動信号の波形例を示す信号波形図であ
る。

【図３】従来の電源回路の構成図である。

【図４】従来の電源回路の構成図である。

【図５】従来の電源回路の構成図である。

【図６】従来の電源回路の構成図である。

【図７】本発明の第一の実施形態の構成図である。

【図８】同実施形態の動作説明に供するタイミングチャ
ートである。

【図９】本発明の第二の実施形態の構成図である。

【図１０】本発明の第三の実施形態の構成図である。

【図１１】本発明の第四の実施形態の構成図である。

【図１２】同実施形態の動作説明に供するタイミングチ
ャートである。

【図１３】本発明の第五の実施形態の構成図である。

【図１４】本発明の第六の実施形態の構成図である。

【符号の説明】

１ 基準電圧発生手段 ２ 入力切換手段 ３ コンパレータ ４ 充放電制御手段 ５ 充放電手段

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 電源電圧を抵抗分割して基準電圧を発生
   する基準電圧発生手段と、 上記基準電圧と、液晶駆動用バイアス電圧とを、その入
   力とし、比較結果を出力するコンパレータと、 該コンパレータの出力により制御される充電用トランジ
   スタと放電用トランジスタとを含み、その出力点の電位
   が上記液晶駆動用バイアス電圧となる充放電手段とを備
   えて成る液晶駆動用電源回路に於いて、 上記電源電圧を抵抗分割して、上限基準電圧及び下限基
   準電圧を発生する上記基準電圧発生手段と、 上記上限基準電圧及び下限基準電圧を、上記コンパレー
   タの一方の入力に交互に入力させる入力切り換え手段
   と、 該入力切り換え手段の切り換え動作に同期し、該入力切
   り換え手段からの上記コンパレータへの入力が上記上限
   基準電圧であるときは、上記充電用トランジスタによる
   充電動作を禁止し、上記コンパレータの出力に応じて上
   記放電用トランジスタによる放電動作を選択的に行わ
   せ、該入力切り換え手段からの上記コンパレータへの入
   力が上記下限基準電圧であるときは、上記放電用トラン
   ジスタによる放電動作を禁止し、上記コンパレータの出
   力に応じて上記充電用トランジスタによる充電動作を選
   択的に行わせる充放電制御手段とを設けて成ることを特
   徴とする液晶駆動用電源回路。
2. 【請求項２】 上記入力切り換え手段からの上記コンパ
   レータへの入力が切り換わった時点から所定期間は、上
   記充電用トランジスタ及び放電用トランジスタによる充
   電動作及び放電動作を共に禁止する手段を設けて成るこ
   とを特徴とする、請求項１に記載の液晶駆動用電源回
   路。