JPH11194316A - 表示装置 - Google Patents

Abstract

(57)【要約】 【課題】電源電圧レベルを制約することなく電力損失を
低減する。 【解決手段】複数の画素電極が配置されたアレイ基板
と、コモン電極が配置された対向基板と、これら基板間
に保持される液晶層と、これら画素電極を駆動するＸお
よびＹドライバと、コモン電極を駆動するコモン電極駆
動回路とを備え、コモン電極駆動回路は電源端子+VDD,-
VEE 間に直列に接続されるＣＭＯＳトランジスタTR3,TR
4 を所定周期で交互に導通させてＣＭＯＳトランジスタ
の接続点の電圧VCOMをコモン電極に出力するインバータ
部TR3,TR4 と、第１電源端子+VDDからインバータ部TR3,
TR4 に供給される第１電圧VCOMH および第２電源端子-V
EEからインバータ部TR3,TR4 に供給される第２電圧VCOM
L を調整する電圧調整部TR1,TR2,MPX, R1-R10, VR1,VR
2,OP1-OP4とを備え、電圧調整部は外部電源電圧を抵抗
分割しこの分割割合に応じて第１および第２電圧を設定
する分圧回路R3,R4,VR2 を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はコモン電極が例えば
液晶セルを介して複数の画素電極のマトリクスアレイに
対向する表示装置に関し、特にコモン電極駆動回路がコ
モン電極の電位を周期的にシフトさせるために組み込ま
れた表示装置に関する。

【０００２】

【従来の技術】近年では、液晶表示装置が薄型軽量、さ
らに低消費電力という利点からかなり普及しつつある。
一般的な液晶表示装置は、液晶セルがアレイ基板および
対向基板間に保持される構造を有する。アレイ基板およ
び対向基板は各々絶縁性および光透過性を有し、液晶セ
ルはアレイ基板と対向基板との間隙に液晶組成物を充填
して形成される。アレイ基板は複数の画素電極のマトリ
クスアレイと、これら画素電極の行に沿ってそれぞれ形
成される複数の走査線と、これら画素電極の列に沿って
それぞれ形成され複数の信号線と、複数の画素電極のマ
トリクスアレイを全体的に覆う第１配向膜とを有する。
複数の走査線はそれぞれ画素電極の行を選択し、複数の
信号線はそれぞれ選択行の画素電極に信号電圧を印加す
るために設けられる。対向基板は複数の画素電極のマト
リクスアレイに対向するコモン電極と、このコモン電極
を全体的に覆う第２配向膜とを有する。これら第１およ
び第２配向膜は画素電極およびコモン電極間に電位差が
ないときに液晶セル内の液晶分子をツイストネマチック
（ＴＮ）配向させるために設けられる。偏光が一方の基
板側から液晶層に入射すると、この偏光が液晶層の厚さ
方向の軸上に並ぶ液晶分子のねじれに沿って旋回し、他
方の基板へ導かれ、さらに偏光板を選択的に透過する。
電位差が画素電極およびコモン電極に与えられると、液
晶分子が画像を表示する基板表面に平行な平面からこの
電位差に比例した角度だけチルトアップし、偏光の透過
率を変化させる。

【０００３】アクティブマトリクス型液晶表示装置で
は、複数の薄膜トランジスタ（ＴＦＴ）が走査線および
信号線の交差位置に隣接してそれぞれ形成され、各々対
応する画素電極を選択的に駆動するスイッチング素子と
して用いられる。各ＴＦＴのゲートは１走査線に接続さ
れ、ドレインは１信号線に接続され、ソースは１画素電
極に接続される。このＴＦＴは走査線からの走査パルス
の立ち上がりに伴って導通したときに信号線からの信号
電圧を画素電極に供給する。画素電極およびコモン電極
間の液晶容量ＣＬＣはこの信号電圧によって充電され、
画素電極の電位はＴＦＴが走査パルスの立ち上がりに伴
って非導通となった後も保持される。

【０００４】ところで、電界方向が一方向に維持される
と、液晶以外の物質がこの電界によって液晶セル内を移
動し、一方の電極側に集まってしまう。これは液晶セル
の寿命を短縮する原因となる。従来、この解決策とし
て、例えば１フレーム期間毎に電界方向を逆にするため
にコモン電極の電位を基準電位として信号電圧を極性反
転させる技術が知られる。さらに、信号電圧の極性反転
はフリッカーを低減するために例えば１水平走査期間毎
にも行われることがある。こうした場合、信号電圧の振
幅は通常の２倍となる。コモン電極駆動回路はこの信号
電圧振幅の増大を回避する目的で積極的に基準電位をシ
フトさせるために用いられ、コモン電極の電位はコモン
電極駆動回路から発生されるコモン電圧ＶＣＯＭにより
制御される。この場合、信号電圧はその中心レベルを基
準にしてレベル反転され、コモン電圧ＶＣＯＭはこの信
号電圧のレベル反転毎に高レベルＶＣＯＭＨおよび低レ
ベルＶＣＯＭＬの一方から他方に反転される。但し、画
素電極の電位はＴＦＴが非導通になったときにゲート・
ソース間容量ＣＧＳの影響を受ける。すなわち、画素電
極上の電荷が容量ＣＧＳを充電するために移動し、これ
が画素電極の電位レベルＶＰ（１．３Ｖ程度）だけ低下
させてしまう。信号電圧が０Ｖから＋５Ｖの範囲で変化
する場合には、高レベルＶＣＯＭＨを＋３．７Ｖに設定
し、低レベルＶＣＯＭＬを−１．３Ｖに設定する必要が
ある。

【０００５】

【発明が解決しようとする課題】従来のコモン電極駆動
回路は上述のようなコモン電圧ＶＣＯＭをプッシュプル
回路から得ている。このプッシュプル回路は、＋３．７
Ｖの高レベルＶＣＯＭＨを出力するために正の電源端子
および出力端子間に接続されるＮＰＮトランジスタと、
−１．３Ｖの低レベルＶＣＯＭＬを出力するために出力
端子および負の電源端子間に接続されるＰＮＰトランジ
スタを有し、これらトランジスタのベースに供給される
極性反転信号ＰＯＬに応じて高レベルＶＣＯＭＨおよび
低レベルＶＣＯＭＬの一方が選択される。トランジスタ
のベースエミッタ間電圧ＶBEに対応する電圧降下、オペ
アンプの出力電圧範囲、およびつきぬけ電圧のバラツキ
（電源電圧から１．５Ｖくらいまでは出力できない）を
考慮すると、正および負の電源端子の電圧はそれぞれ＋
６．５Ｖ、−５Ｖ程度に固定されなければならない。し
かし、これら電源電圧はコモン電極駆動回路を除いて液
晶表示装置で使用されない。従って、これら電源電圧の
使用が通常＋５Ｖに設定される外部供給電圧から液晶表
示装置に必要とされる様々な電源電圧を生成するＤＣ／
ＤＣコンバータの構造を複雑化する結果となる。また、
電圧ＶBEに対する電圧降下は電力損失となる。

【０００６】本発明の目的は、電源電圧レベルを制約す
ることなく電力損失を低減できるコモン電極駆動回路を
提供することにある。

【０００７】

【課題を解決するための手段】本発明によれば、複数の
第１電極が配置された第１電極基板と、第２電極が配置
された第２電極基板と、第１および第２電極基板間に保
持される光変調層と、複数の第１電極を駆動する第１電
極駆動回路と、第２電極を駆動する第２電極駆動回路と
を備え、前記第２電極駆動回路は、第１電源端子と第２
電源端子との間に直列に接続されるＣＭＯＳトランジス
タを所定周期で交互に導通させてＣＭＯＳトランジスタ
の接続点の電圧を第２電極に出力するインバータ部と、
第１電源端子からインバータ部に供給される第１電圧お
よび第２電源端子からインバータ部に供給される第２電
圧を調整する電圧調整部とを備え、電圧調整部は外部か
ら供給される電源電圧を抵抗分割しこの分割割合に応じ
て第１および第２電圧を設定する抵抗分割手段を含む表
示装置が提供される。

【０００８】この表示装置では、インバータ部が第１電
源端子および第２電源端子間に直列に接続されるＣＭＯ
Ｓトランジスタを有し、電圧調整部がこれら第１電源端
子からインバータ部に供給される第１電圧および第２電
源端子からインバータ部に供給される第２電圧を調整す
る。この場合、インバータ部での電圧降下がほとんど生
じないため、電源電圧を適切に選定することによってコ
モン電極駆動回路の電力損失を低減できる。さらに、電
源電圧は電圧調整部によって調整されるため、安定化さ
れた状態で電源端子に供給される必要がない。このた
め、液晶表示装置に供給される外部電源電圧あるいは液
晶表示装置において外部電源電圧から生成される様々な
電源電圧を第２電極駆動回路の電源電圧とすることがで
きる。いいかえれば、第２電極駆動回路だけに使用され
るような電源電圧を液晶表示装置において生成する必要
をなくすことができる。

【０００９】

【発明の実施の形態】以下、本発明の第１実施形態に係
るアクティブマトリクス型液晶表示装置を図面を参照し
て説明する。図１はこの液晶表示装置に組み込まれるコ
モン電極駆動回路の回路構成を示し、図２はこの液晶表
示装置の回路構成を概略的に示す。

【００１０】図２に示す液晶表示装置は、例えばカラー
表示可能なノーマリホワイトの液晶パネル１０と、この
液晶パネル１０に電気的に接続されるＸドライバ１２お
よびＹドライバ１４と、これらＸドライバ１２およびＹ
ドライバ１４を制御する液晶コントローラ１６とを備え
る。

【００１１】液晶パネル１０は、液晶セルアレイ基板お
よび対向基板間に保持される従来と同様な構造を有す
る。すなわち、アレイ基板および対向基板は各々絶縁性
および光透過性を有し、液晶セルはアレイ基板と対向基
板との間隙に液晶組成物を充填して形成される。アレイ
基板は（６４０×３）×４８０個の画素電極２０のマト
リクスアレイと、これら画素電極２０の行に沿ってそれ
ぞれ形成される走査線Ｙ１からＹ４８０と、これら画素
電極２０の行に沿ってそれぞれ形成され信号線Ｘ１から
Ｘ６４０×３と、これら画素電極２０のマトリクスアレ
イを全体的に覆う第１配向膜とを有する。走査線Ｙ１か
らＹ４８０はそれぞれ画素電極２０の行を選択し、信号
線Ｘ１からＸ６４０×３はそれぞれ選択行の画素電極２
０に信号電圧を印加するために設けられる。対向基板は
画素電極２０のマトリクスアレイに対向するコモン電極
２２と、このコモン電極２２を全体的に覆う第２配向膜
とを有する。第１および第２配向膜は画素電極２０およ
びコモン電極２２間に電位差がないときに液晶セル内の
液晶分子をツイストネマチック（ＴＮ）配向させるため
に設けられている。アレイ基板および対向基板の外側表
面は互いに直交する向きに設定される２枚の偏光板で覆
われる。

【００１２】アレイ基板については、（６４０×３）×
４８０個の薄膜トランジスタ（ＴＦＴ）２４がさらに走
査線Ｙ１からＹ４８０および信号線Ｘ１からＸ６４０×
３の交差位置に隣接してそれぞれ形成される。各々対応
する画素電極２０を選択的に駆動するスイッチング素子
として用いられる。各ＴＦＴ２４のゲートは走査線Ｙ１
からＹ４８０のうちの１本に接続され、ドレインは信号
線Ｘ１からＸ６４０×３のうちの１本に接続され、ソー
スは全画素電極２０のうちの１個に接続される。また、
補助容量線２６が画素電極２０の行に沿って形成され
る。各画素電極２０はコモン電極２２との容量結合によ
り液晶容量ＣＬＣを形成し、補助容量線２６との容量結
合により補助容量ＣＳを形成する。また、各ＴＦＴ２４
のゲートおよびソースはこれらの間に形成される寄生容
量ＣＧＳを持つ。

【００１３】液晶コントローラ１６は外部から画素単位
に供給される階調データを受け取り、階調データの供給
タイミングに同期してスタートパルスＳＴおよびシフト
クロックＣＫを発生し、階調データをスタートパルスＳ
ＴおよびシフトクロックＣＫと共にＸドライバ１２に供
給する。スタートパルスＳＴは１水平走査期間毎に発生
され、シフトクロックＣＫはスタートパルスＳＴに同期
して順次に供給される６４０×３個の階調データの各供
給タイミング毎に発生される。液晶コントローラ１６は
さらに１水平走査期間毎に走査線Ｙ１からＹ４８０のう
ちの１本を選択する選択信号を発生し、これをＹドライ
バ１４に供給する。シフトクロックＣＫは階調データが
外部から供給されなくなったときに停止される。この場
合、液晶コントローラ１６は完全な黒を表す所定値に固
定された階調データをＸドライバ１２に供給し、これと
同時に０Ｖから＋５Ｖに立ち上がるシャットダウン信号
ＳＨＵＴを図１に示すコモン電極駆動回路に供給する。
また、液晶コントローラ１６は画素電極のフレーム反転
駆動およびライン反転駆動を行うために１フレーム期間
および１水平走査期間毎に交互に０Ｖおよび＋５Ｖの一
方から他方に変化する極性反転信号ＰＯＬをＸドライバ
１２に供給する。この極性反転信号ＰＯＬは図１に示す
コモン電極駆動回路にも供給される。

【００１４】Ｘドライバ１２は６４０×３段のシフトレ
ジスタ、Ｄ／Ａ変換器、および６４０×３個のラッチ回
路等で構成される。シフトレジスタはシフトクロックＣ
Ｋに応答してスタートパルスＳＴを後段に転送する。Ｄ
／Ａ変換器はシフトクロックＣＫに応答し、電源電圧＋
ＶＤＤ（＋５Ｖ）から得られる０Ｖから＋５Ｖまでの範
囲において階調データを信号電圧レベルに変換する。６
４０×３個のラッチ回路は各々シフトレジスタの対応段
に転送されたスタートパルスＳＴに応答してＤ／Ａ変換
器の出力をラッチし、液晶コントローラ１６から次に供
給されるスタートパルスＳＴに応答してラッチ電圧を信
号電圧としてそれぞれ信号線Ｘ１からＸ６４０×３に持
続的に供給する。尚、階調データが液晶コントローラ１
６によって所定値に固定された場合、Ｄ／Ａ変換器はこ
の階調データを＋５Ｖの信号電圧レベルに変換する。ま
た、Ｄ／Ａ変換器は液晶コントローラ１６から供給され
る極性反転信号ＰＯＬが＋５Ｖであるときに階調データ
から変換される信号電圧レベルを０Ｖから＋５Ｖの範囲
の中心レベルである＋２．５Ｖを基準にして反転する。

【００１５】Ｙドライバ１４は液晶コントローラ１６か
らの選択信号に基づいて走査線Ｙ１からＹ４８０を順次
選択し、電源電圧−ＶＯＦＦに等しい−１２Ｖから電源
電圧＋ＶＯＮに等しい＋１９Ｖに立ち上がる走査パルス
を選択走査線に供給する。非選択走査線の電位は電源電
圧−ＶＯＦＦに等しい−１２Ｖに維持される。

【００１６】各ＴＦＴ２４は対応走査線からの走査パル
スの立ち上がりに伴って導通したときに対応信号線から
の信号電圧を画素電極２０に供給する。画素電極２０お
よびコモン電極２２間の液晶容量ＣＬＣおよび画素電極
２０および補助容量２６間の補助容量ＣＳはこの信号電
圧によって充電される。ＴＦＴ２４は走査パルスの立ち
下がりに伴って非導通となるが、画素電極２０の位置は
この後もコモン電極２２の電位を基準にして保持され、
ＴＦＴ２４が１フレーム期間後に再び導通したときにキ
ャンセルされる。

【００１７】図１に示すコモン電極駆動回路は図２に示
す液晶パネルのコモン電極２２を駆動するために上述の
液晶表示装置に組み込まれる。この液晶表示装置では、
図１に示すように＋５Ｖの電源電圧がコンピュータ等か
ら外部電源端子ＶＥＸを介してＤＣ／ＤＣコンバータＣ
ＮＶおよび電源端子＋ＶＤＤに供給される。ＤＣ／ＤＣ
コンバータＣＮＶは外部電源端子ＶＥＸからの＋５Ｖの
電源電圧を安定な＋１９Ｖ、−１２Ｖ、および−３Ｖの
電源電圧に変換し、それぞれ電源端子＋ＶＯＮ、−ＶＯ
ＦＦ、および−ＶＥＥに供給する。コモン電極駆動回路
は電源端子＋ＶＯＮ、−ＶＥＥ、＋ＶＤＤに供給される
＋１９Ｖ、−３Ｖおよび＋５Ｖの電源電圧で動作する。
ここで、＋１９Ｖおよび−３Ｖの電源電圧はＤＣ／ＤＣ
コンバータＣＮＶにより安定化されているが、＋５Ｖの
電源電圧は外部電源端子ＶＥＸから直接供給されるため
安定化されていない。

【００１８】コモン電極駆動回路は図１に示すようにＭ
ＯＳトランジスタＴＲ１−ＴＲ４、固定抵抗Ｒ１−Ｒ１
０、平滑コンデンサＣ１およびＣ２、可変抵抗ＶＲ１お
よびＶＲ２、オペアンプＯＰ１−ＯＰ４、並びにマルチ
プレクサＭＰＸを有する。ＭＯＳトランジスタＴＲ１お
よびＴＲ３はＰチャネル型で構成され、ＭＯＳトランジ
スタＴＲ２およびＴＲ４はＮチャネル型で構成される。
オペアンプＯＰ１−ＯＰ４は＋５Ｖおよび−３Ｖの電源
電圧で動作し、これら電圧レベルにほぼ等しい出力を得
ることができるレールトゥレール型で構成される。マル
チプレクサＭＰＸは例えば＋５Ｖの電源電圧で動作する
ＨＣ４０５３型で構成される。

【００１９】ＰチャネルＭＯＳトランジスタＴＲ１のカ
レントパスは電源端子＋ＶＤＤおよび抵抗Ｒ９の一端間
に接続され、ＰチャネルＭＯＳトランジスタＴＲ３のカ
レントパスは抵抗Ｒ９の他端およびコモン電圧出力端子
ＶＣＯＭ間に接続される。ＮチャネルＭＯＳトランジス
タＴＲ４のカレントパスはコモン電圧出力端子ＶＣＯＭ
および抵抗Ｒ１０の一端間に接続され、ＮチャネルＭＯ
ＳトランジスタＴＲ２のカレントパスは抵抗Ｒ１０の他
端および電源端子−ＶＥＥ間に接続される。ＭＯＳトラ
ンジスタＴＲ３およびＴＲ４はマルチプレクサＭＰＸに
よって制御されるゲート電圧に応じて相補的な関係で導
通し、電源端子＋ＶＤＤからＭＯＳトランジスタＴＲ１
および抵抗Ｒ９を介して印加される正電圧（ＶＯＣＭ
Ｈ）および電源端子−ＶＥＥからＭＯＳトランジスタＴ
Ｒ２および抵抗Ｒ１０を介して印加される負電圧（ＶＣ
ＯＭＬ）の一方をコモン電圧出力端子ＶＣＯＭに出力す
るＣＭＯＳインバータを構成する。平滑コンデンサＣ１
はＣＭＯＳインバータに印加される正電圧を平滑化する
ためＭＯＳトランジスタＴＲ１と抵抗Ｒ９との接続点お
よび接地端子（０Ｖ）間に接続される。平滑コンデンサ
Ｃ２はＣＭＯＳインバータに印加される負電圧を平滑化
するためにＭＯＳトランジスタＴＲ４と抵抗Ｒ１０との
接続点および接地端子間に接続される。

【００２０】マルチプレクサＭＰＸは図２に示す液晶コ
ントローラ１６からの極性反転信号ＰＯＬが＋５Ｖに立
ち上がったときに電源端子−ＶＥＥから得られる−３Ｖ
の電源電圧を選択し、この極性反転信号ＰＯＬが０Ｖに
立ち下がったときに電源端子＋ＶＤＤから得られる＋５
Ｖの電源電圧を選択し、こうして選択される電圧をゲー
ト電圧としてＭＯＳトランジスタＴＲ３およびＴＲ４に
供給する。また、マルチプレクサＭＰＸは液晶コントロ
ーラ１６からのシャットダウン信号ＳＨＵＴが＋５Ｖに
立ち上がったときに電源端子−ＶＥＥから得られる−３
Ｖの電源電圧を選択し、シャットダウン信号ＳＨＵＴが
０Ｖに立ち下がったときにオペアンプＯＰ１の出力電圧
を選択し、こうして選択された電圧をゲート電圧として
ＭＯＳトランジスタＴＲ１に供給し、さらにＭＯＳトラ
ンジスタＴＲ３およびＴＲ４にも供給する。

【００２１】オペアンプＯＰ１−ＯＰ４は各々非反転入
力端子および反転入力端子間の電位差に応じた出力電圧
を出力端子から発生する。オペアンプＯＰ１の出力端子
はマルチプレクサＭＰＸに接続され、オペアンプＯＰ１
の出力端子はＭＯＳトランジスタＴＲ２のゲートに接続
される。オペアンプＯＰ１の非反転入力端子は抵抗Ｒ９
とＭＯＳトランジスタＴＲ３との接続点に抵抗Ｒ６を介
して接続され、オペアンプＯＰ２の非反転入力端子は抵
抗Ｒ１０とＭＯＳトランジスタＴＲ４との接続点に抵抗
Ｒ８を介して接続される。抵抗Ｒ３は電源端子＋ＶＤＤ
および可変抵抗ＶＲ２に一端間に接続され、抵抗Ｒ４は
可変抵抗ＶＲ２の他端および接地端子間に接続れ、可変
抵抗ＶＲ２の中間タップはオペアンプＯＰ１反転入力端
子およびオペアンプＯＰ２の反転入力端子に接続され
る。オペアンプＯＰ３の出力端子は抵抗Ｒ５を介してオ
ペアンプＯＰ１の非反転入力端子に接続されると共に、
オペアンプＯＰ３の反転入力端子に接続される。オペア
ンプＯＰ４の出力端子は抵抗Ｒ７を介してオペアンプＯ
Ｐ２の非反転入力端子に接続されると共に、オペアンプ
ＯＰ４の反転入力端子に接続される。抵抗Ｒ１は電源端
子−ＶＥＥおよびオペアンプＯＰ３の非反転入力端子間
に接続され、可変抵抗ＶＲ１はオペアンプＯＰ３の非反
転入力端子およびオペアンプＯＰ４の非反転入力端子間
に接続され、抵抗Ｒ２はオペアンプＯＰ４の非反転入力
端子および電源端子＋ＶＯＮ間に接続される。可変抵抗
ＶＲ１の中間タップは可変抵抗ＶＲ１の一端に接続され
る。

【００２２】すなわち、抵抗Ｒ３、可変抵抗ＶＲ２、お
よび抵抗Ｒ４は電源端子＋ＶＤＤおよび接地端子間の電
圧を抵抗比により分圧する分圧回路を構成し、コモンセ
ンター電圧ＶＣＯＭＣ、すなわちコモン電圧ＶＣＯＭの
高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬの平均を
設定するために用いられる。他方、抵抗Ｒ１、可変抵抗
ＶＲ１、および抵抗ＶＲ２は電源端子−ＶＥＥおよび＋
ＶＯＮ間の電圧を抵抗比により分圧する分圧回路を構成
し、コモン電圧ＶＣＯＭの振幅ＶＣＯＭ（ｐ−ｐ）、す
なわち高レベルＶＣＯＭＨおよび低レベルＶＣＯＭＬの
差を設定するために用いられる。

【００２３】ここで、実際ＶＣＯＭＨ、ＶＣＯＭＬ、Ｖ
ＣＯＭＣ、およびＶＣＯＭ（ｐ−ｐ）の値について説明
する。この実施形態の液晶パネル１０では、信号電圧が
電源端子＋ＶＤＤの電圧から生成され、階調デ―タに応
じて０Ｖから＋５Ｖの範囲で変化する。図４に示すよう
に、例えば走査線Ｙ１がＹドライバ１４からの走査パル
スにより−１２Ｖから＋１９Ｖに立ち上がると、対応Ｔ
ＦＴ２４が導通し、Ｘドライバ１２から第１信号線Ｙ１
に供給される信号電圧を対応画素電極２０に印加する。
このとき、信号電圧が＋５Ｖであると、画素電極２０の
画素電位は＋５Ｖまで変化する。ところが、ＴＦＴ２４
のゲートおよびソースはこれらの間に形成される寄生容
量ＣＧＳを持つため、ＴＦＴ２４が非導通になったとき
に、画素電極２０上の電荷が容量ＣＧＳを充電するため
に移動し、これが画素電極２０の電位を所定レベルＶＰ
（１．３Ｖ程度）だけ低下させ、＋３．７Ｖにしてしま
う。また、信号電圧のレベル変換がフレーム反転駆動お
よびライン反転駆動のために行われた場合には、信号電
圧がこの反転を行わない場合の同一階調データの下で０
Ｖとなる。この場合、画素電極２０の画素電位が０Ｖま
で変化し、ＴＦＴ２４が非導通になった後寄生容量ＣＧ
Ｓのためにさらに所定レベルＶＰ（１．３Ｖ程度）だけ
低下し、−１．３Ｖにしてしまう。画素電極２０および
コモン電極２２間に必要とされる５Ｖの電位差を得るた
め、ＶＣＯＭＨはＶＰ＋３．７Ｖに設定され、ＶＣＯＭ
Ｌは−１．３Ｖに設定される。この場合、ＶＣＯＭ（ｐ
−ｐ）は＋５Ｖに設定され、ＶＣＯＭＣは＋１Ｖに設定
される。

【００２４】抵抗Ｒ５、Ｒ７およびＲ８の抵抗値はそれ
ぞれ次の関係を満足するよう選定される。 Ｒ５：Ｒ６＝Ｒ７：Ｒ８ …（１） コモン電圧ＶＣＯＭの高レベルＶＣＯＭＨおよび低レベ
ルＶＣＯＭＬはそれぞれＭＯＳトランジスタＴＲ１のソ
ース電圧およびＭＯＳトランジスタＴＲ４のソース電圧
に等しい。これらＶＣＯＭＨ、ＶＣＯＭＬ、ＶＣＯＭ
Ｃ、およびＶＣＯＭ（ｐ−ｐ）はオペアンプＯＰ１およ
びＯＰ２の各反転入力電圧Ｖ０、オペアンプＯＰ３の出
力電圧Ｖ１、およびオペアンプＯＰ４の出力電圧Ｖ２を
用いて次のように表される。 ＶＣＯＭＨ＝Ｖ０＋（Ｖ０−Ｖ１）Ｒ６／Ｒ５ ＝Ｖ０（Ｒ５＋Ｒ６）／Ｒ５−Ｖ１・Ｒ６／Ｒ５ …（２） ＶＣＯＭＬ＝Ｖ０＋（Ｖ０−Ｖ２）Ｒ８／Ｒ７ ＝Ｖ０（Ｒ７＋Ｒ８）／Ｒ７−Ｖ２・Ｒ８／Ｒ７ …（３） ＶＣＯＭＣ＝（ＶＣＯＭＨ＋ＶＣＯＭＬ）／２ ＝Ｖ０（Ｒ５＋Ｒ６）／Ｒ５−（Ｖ１＋Ｖ２）Ｒ６／２・Ｒ５ …（４） ＶＣＯＭ（ｐ−ｐ）＝ＶＣＯＭＨ−ＶＣＯＭＬ ＝（Ｖ２−Ｖ１）Ｒ６／Ｒ５ ところで、電圧Ｖ０は電源端子＋ＶＤＤの電圧変動によ
り変化し、図３に示す関係でコモンセンター電圧ＶＣＯ
ＭＣを設定する。すなわち、電源端子＋ＶＤＤおよび接
地端子間の電圧は抵抗Ｒ３、可変抵抗ＶＲ２、および抵
抗Ｒ４の分圧回路によって分圧されるため、電圧Ｖ０の
変動率はこの分圧回路の分圧比（抵抗比）に依存する。
このため、電圧Ｖ０はコモンセンター電圧ＶＣＯＭＣが
電源端子＋ＶＤＤの電圧変動時に液晶パネル１０の種類
によって決まる最適値にシフトするよう予め決定され
る。電圧Ｖ１およびＶ２は液晶パネル１０にそれぞれ固
有のＶＣＯＭ（ｐ−ｐ）およびＶＣＯＭＣと、電源電圧
変動時にコモンセンター電圧ＶＣＯＭＣを最適値とする
電圧Ｖ０、および式（４）および式（５）から決定され
る。抵抗Ｒ１およびＲ２はこうして決定された電圧Ｖ１
およびＶ２が得られるように選定される。

【００２５】実際の値としては、抵抗Ｒ１＝８．２ｋ
Ω，Ｒ２＝６８ｋΩ，Ｒ３＝４７ｋΩ，Ｒ４＝６．８ｋ
Ω，Ｒ５＝４．７ｋΩ，Ｒ６＝４．７ｋΩ，ＶＲ１＝２
２ｋΩ，ＶＲ２＝４７ｋΩに選定されている。

【００２６】ここで、このコモン電極駆動回路の動作を
説明する。

【００２７】オペアンプＯＰ３およびＯＰ４は可変抵抗
ＶＲ１でコモン電圧振幅ＶＣＯＭ（ｐ−ｐ）を設定した
分圧回路によって分圧された電圧に応じた出力電圧を低
インピーダンス化してそれぞれ出力する。オペアンプＯ
Ｐ１の非反転入力端子は抵抗Ｒ５を介して供給されるオ
ペアンプＯＰ３の出力電圧および抵抗Ｒ６を介して供給
されるＭＯＳトランジスタＴＲ３のソース電圧に応じた
電位に設定され、オペアンプＯＰ１の反転入力端子は可
変抵抗ＶＲ２でコモンセンター電圧ＶＣＯＭＣを設定し
た分圧回路によって分圧された電圧に応じた電位に設定
される。オペアンプＯＰ１はこれらの電位差に応じた出
力電圧を発生し、マルチプレクサＭＰＸに供給する。マ
ルチプレクサＭＰＸはシャットダウン信号ＳＨＵＴが０
Ｖに維持されるときこのオペアンプＯＰ１の出力電圧を
ゲート電圧としてＭＯＳトランジスタＴＲ１に供給す
る。これにより、ＭＯＳトランジスタＴＲ１での電圧降
下が制御され、ＭＯＳトランジスタＴＲ３のソース電圧
を上述のＶＣＯＭＨに安定化する、他方、オペアンプＯ
Ｐ２の非反転入力端子は抵抗Ｒ７を介して供給されるオ
ペアンプＯＰ４の出力電圧および抵抗Ｒ８を介して供給
されるＭＯＳトランジスタＴＲ４のソース電圧に応じた
電位に設定され、オペアンプＯＰ２の反転入力端子の電
位は上述のコモンセンター電圧ＶＣＯＭＣが得られるよ
うに可変抵抗ＶＲ２を調整した分圧回路からの電圧に応
じた位置に設定される。オペアンプＯＰ２はこれらの電
位差に応じた出力電圧を発生し、この出力電圧をゲート
電圧としてＭＯＳトランジスタＴＲ２に供給する。これ
により、ＭＯＳトランジスタＴＲ１での電圧降下が制御
されＭＯＳトランジスタＴＲ３のソース電圧を上述ＶＣ
ＯＭＬに安定化する。

【００２８】マルチプレクサＭＰＸは極性反転信号ＰＯ
Ｌが画素電極２０の画素電位のレベル反転に伴って変化
する毎にゲート電圧をＭＯＳトランジスタＴＲ３のゲー
ト電圧を−３Ｖおよび＋５Ｖの一方から他方に変化させ
る。ＭＯＳトランジスタＴＲ３はゲート電圧が−３Ｖに
設定されたときに導通し、ゲート電圧が＋５Ｖに設定さ
れたときに非導通となる。また、ＭＯＳトランジスタＴ
Ｒ４はゲート電圧が＋５Ｖに設定されたときに導通し、
ゲート電圧が−３Ｖに設定されたときに非導通となる。
すなわち、安定な＋３．７ＶのＶＣＯＭＨおよび安定な
−１．３ＶのＶＣＯＭＬがそれぞれＭＯＳトランジスタ
ＴＲ３およびＴＲ４を介して交互にコモン電圧端子ＶＣ
ＯＭに印加される。これにより、液晶セル内の電界方向
は画素電極２０およびコモン電極２２間の電位差を変化
させずに逆転される。

【００２９】もし、電源端子＋ＶＤＤの電源電圧が変動
すると、オペアンプＯＰ１およびＯＰ２の非反転入力端
子の電位がこの電圧変動に伴って変化し、コモンセンタ
ー電圧ＶＣＯＭＣが最適値にシフトし、ＶＣＯＭＨおよ
びＶＣＯＭＬがこのコモンセンター電圧ＶＣＯＭＣのシ
フトに対応してシフトする。

【００３０】また、シャットダウン信号ＳＨＵＴがシフ
トクロックＣＫの停止に伴って＋５Ｖに変化すると、マ
ルチプレクサＭＰＸは−３Ｖのゲート電圧をＭＯＳトラ
ンジスタＴＲ１，ＴＲ３，およびＴＲ４に供給する。こ
のため、コモン電圧ＶＣＯＭがＭＯＳトランジスタＴＲ
１およびＴＲ３を介して＋５Ｖに設定される。

【００３１】上述の実施形態の液晶表示装置では、ＣＭ
ＯＳインバータが電源端子＋ＶＤＤおよび電源端子−Ｖ
ＥＥ間に直列に接続されるＣＭＯＳトランジスタＴＲ３
およびＴＲ４を有し、オペアンプＯＰ１およびＭＯＳト
ランジスタＴＲ１のフィードバックループが可変電圧降
下手段として電源端子＋ＶＤＤからＣＭＯＳインバータ
に印加される正電圧および負電源端子−ＶＥＥからＣＭ
ＯＳインバータに印加される負電圧をそれぞれを所望レ
ベルＶＣＯＭＨおよびＶＣＯＭＬに調整する。この場
合、ＣＭＯＳインバータでの電圧降下がほとんど生じな
いため、液晶表示装置ＤＣ／ＤＣコンバータＣＮＶから
得られるＶＣＯＭＨおよびＶＣＯＭＬに近い＋５Ｖおよ
び−３Ｖを利用することができ、これによりコモン電極
駆動回路の電力損失を低減できる。さらに、電源端子＋
ＶＤＤおよび−ＶＥＥの電源電圧は可変電圧降下手段に
よって調整されるため、安定化された状態でこの電源端
子＋ＶＤＤに供給される必要がない。従って、液晶表示
装置に供給される外部電源電圧あるいは液晶表示装置に
おいて外部電源電圧から生成される様々な電源電圧をこ
のコモン電極駆動回路の電源電圧とすることができる。
いいかえれば、コモン電極駆動回路だけに使用されるよ
うな電源電圧を液晶表示装置において生成する必要をな
くすことができる。

【００３２】また、この実施形態では、液晶パネル１０
においてＶＣＯＭＨおよびＶＣＯＭＬの差が適切となる
ようにＶＲ１を調整することによりコモン電圧振幅ＶＣ
ＯＭ（ｐ−ｐ）を設定し、液晶パネル１０においてフリ
ッカーが無くなるようにＶＲ２の調整することによりコ
モンセンター電圧ＶＣＯＭＣを設定すれば、この後で電
源端子＋ＶＤＤの電圧が変動しても、コモンセンター電
圧ＶＣＯＭＣがこの電圧変動に応じてシフトされる。こ
のため、フリッカーが電源端子＋ＶＤＤの電圧変動のた
めに発生することを防止できる。

【００３３】さらに、この実施形態では、シフトクロッ
クＣＫが液晶表示装置において停止したときに、コモン
電圧ＶＣＯＭがこのときの信号電圧＋５Ｖに等しく設定
されるため、不必要な直流電圧の印加から液晶セルを保
護することができる。

【００３４】次に、本発明の第２実施形態に係るアクテ
ィブマトリクス型液晶表示装置を説明する。この液晶表
示装置は、コモン電極駆動回路が図５に示すように構成
されることを除いて図２に示す第１実施形態と同様に構
成される。このため、第１実施形態と共通部分は図５に
おいて同一参照符号で示され、その説明が省略される。
この第２実施形態はＤＣ／ＤＣコンバータＣＮＶにおい
てコモン電極駆動回路専用の電源電圧を生成することが
許される場合に適用されるもので、コモン電極駆動回路
は第１実施形態と同様に液晶パネル１０のコモン電極２
２を駆動するために液晶表示装置に組み込まれる。

【００３５】この液晶表示装置では、図５に示すように
＋５Ｖの電源電圧がコンピュータ等から外部電源端子Ｖ
ＥＸを介してＤＣ／ＤＣコンバータＣＮＶおよび電源端
子＋ＶＤＤに供給される。ＤＣ／ＤＣコンバータＣＮＶ
は外部電源端子ＶＥＸからの＋５Ｖの電源電圧を安定な
＋１９Ｖ，−１２Ｖ，−１．３Ｖ，および−３Ｖの電源
電圧に変換し、それぞれ電源端子＋ＶＯＮ，−ＶＯＦ
Ｆ，−ＶＢＢおよび−ＶＥＥに供給する。コモン電極駆
動回路は電源端子−ＶＢＢ，−ＶＥＥ，＋ＶＤＤに供給
される−１．３Ｖ，−３Ｖ，および＋５Ｖの電源電圧で
動作する。ここで、−３Ｖの電源電圧はＤＣ／ＤＣコン
バータＣＮＶにより安定化されているが、＋５Ｖの電源
電圧は外部電源端子ＶＥＸから直接供給されるため安定
化されていない。また、ＤＣ／ＤＣコンバータＣＮＶは
ＶＣＯＭＬに等しい−１．３Ｖの電源電圧が外部電源端
子ＶＥＸから供給される電源電圧の変動に対応して変化
し、この変化の割合が調整信号ＡＤＪによって可変でき
るように構成される。電源端子−ＶＢＢの電源電圧の変
化割合はフリッカー現象を生じさせなくするために信号
電圧の中心レベルに対応して適切に調整される。

【００３６】図５に示すコモン電極駆動回路はＭＯＳト
ランジスタＴＲ１，ＴＲ３およびＴＲ４、固定抵抗Ｒ
３，Ｒ６，Ｒ９、平滑コンデンサＣ１、可変抵抗ＶＲ、
オペアンプＯＰ１、マルチプレクサＭＰＸ、並びにツェ
ナーダイオードＺＤを有する。ＭＯＳトランジスタＴＲ
１およびＴＲ３はＰチャネル型で構成され、ＭＯＳトラ
ンジスタＴＲ４はＮチャネル型で構成される。オペアン
プＯＰ１は＋５Ｖおよび−１．３Ｖの電源電圧で動作
し、電圧レベルにほぼ等しい出力を得ることができるレ
ールトゥレール型で構成される。マルチプレクサＭＰＸ
は例えば＋５Ｖの電源電圧で動作するＨＣ４０５３型で
構成される。

【００３７】このコモン電極駆動回路では、抵抗Ｒ３が
電源端子＋ＶＤＤおよびオペアンプＯＰ１の反転入力端
子間に接続され、ツェナーダイオードＺＤがコモン電圧
振幅の基準を設定するためにオペアンプＯＰ１の反転入
力端子および電源端子−ＶＢＢ間に逆方向接続される。
オペアンプＯＰ１の非反転入力端子は抵抗Ｒ９とＭＯＳ
トランジスタＴＲ３との接続点に抵抗Ｒ６を介して接続
され、さらにコモン電圧振幅を調整するための可変抵抗
ＶＲを介して電源端子−ＶＢＢに接続される。可変抵抗
ＶＲの中間タップは可変抵抗ＶＲの一端に接続される。
ＭＯＳトランジスタＴＲ４のカレントパスはコモン電極
出力端子ＶＣＯＭおよび電源端子−ＶＢＢ間に接続され
る。オペアンプＯＰ１の反転入力端子は電源端子−ＶＢ
ＢよりもツェナーダイオードＺＤのツェナー電圧ＶＤ１
だけ高い電位に設定され、オペアンプＯＰ１の非反転入
力端子は抵抗Ｒ６および可変抵抗ＶＲによって分圧され
た電位に設定される。

【００３８】ＭＯＳトランジスタＴＲ３のソース電圧は
コモン電圧ＶＣＯＭの高レベルＶＣＯＭＨとして用いら
れ、次のように表される。 ＶＣＯＭＨ＝ＶＣＯＭＬ＋（１＋Ｒ６／ＶＲ１）ＶＤ１ …（６） すなわち、ＶＣＯＭＨおよびＶＣＯＭＬの差は可変抵抗
ＶＲ１を調整することにより設定される。

【００３９】動作において、オペアンプＯＰ１は非反転
入力端子の電位が反転入力端子の電位に等しくなるよう
な出力電圧を発生し、マルチプレクサＭＰＸに供給す
る。マルチプレクサＭＰＸはシャットダウン信号ＳＨＵ
Ｔが０Ｖに維持されるときこのオペアンプＯＰ１の出力
電圧をゲート電圧としてＭＯＳトランジスタＴＲ１に供
給する。これにより、ＭＯＳトランジスタＴＲ１での電
圧降下が制御され、ＭＯＳトランジスタＴＲ３のソース
電圧を上述のＶＣＯＭＨに安定化する。

【００４０】マルチプレクサＭＰＸは極性反転信号ＰＯ
Ｌが画素電極２０の画素電位のレベル反転に伴って変化
する毎にゲート電圧をＭＯＳトランジスタＴＲ３のゲー
ト電圧を−３Ｖおよび＋５Ｖの一方から他方に変化させ
る。ＭＯＳトランジスタＴＲ３はゲート電圧が−３Ｖに
設定されたときに導通し、ゲート電圧が＋５Ｖに設定さ
れたときに非導通となる。また、ＭＯＳトランジスタＴ
Ｒ４はゲート電圧が＋５Ｖに設定されたときに導通し、
ゲート電圧−３Ｖに設定されたときに非導通となる。す
なわち、安定な＋３．７ＶのＶＣＯＭＨおよび安定な−
１．３ＶのＶＣＯＭＬがそれぞれＭＯＳトランジスタＴ
Ｒ３およびＴＲ４を介して交互にコモン電圧端子ＶＣＯ
Ｍに印加される。これにより、液晶セル内の電界方向は
画素電極２０およびコモン電極２２間の電位差を変化さ
せずに逆転される。

【００４１】もし、電源端子＋ＶＤＤの電源電圧が変動
すると、電源端子−ＶＢＢの電位がこの電圧変動に伴っ
て変化し、コモンセンター電圧ＶＣＯＭＣが最適値にシ
フトし、ＶＣＯＭＨおよびＶＣＯＭＬがこのコモンセン
ター電圧ＶＣＯＭＣのシフトに対応してシフトする。

【００４２】また、シャットダウン信号ＳＨＵＴがシフ
トクロックＣＫの停止に伴って＋５Ｖに変化すると、マ
ルチプレクサＭＰＸは−３Ｖのゲート電圧をＭＯＳトラ
ンジスタＴＲ１，ＴＲ３，およびＴＲ４に供給する。こ
のため、コモン電圧ＶＣＯＭがＭＯＳトランジスタＴＲ
１およびＴＲ３を介して＋５Ｖに設定される。

【００４３】上述の第２実施形態によれば、少ない部品
数でコモン電極駆動回路を構成することができ、かつ第
１実施形態と同様の効果が得られる。

【００４４】次に、本発明の第３実施形態に係るアクテ
ィブマトリクス型液晶表示装置を説明する。この液晶表
示装置は、コモン電極駆動回路が図６に示すように構成
されることを除いて図２に示す第１実施形態と同様に構
成される。このため、第１実施形態と共通部分は図６に
おいて同一参照符号で示され、その説明が省略される。

【００４５】図６に示すコモン電極駆動回路はＭＯＳト
ランジスタＴＲ１−ＴＲ４、固定抵抗Ｒ１−Ｒ１１、平
滑コンデンサＣ１およびＣ２、遅延用コンデンサＣ３、
可変抵抗ＶＲ１およびＶＲ２、オペアンプＯＰ１−ＯＰ
４、マルチプレクサＭＰＸ、インバータＩＮＶ１−ＩＮ
Ｖ４、並びにアンドゲートＡＮＤ１−ＡＮＤ２を有す
る。

【００４６】このコモン電極駆動回路では、インバータ
部がＭＯＳトランジスタＴＲ３およびＴＲ４を含むＣＭ
ＯＳインバータと、マルチプレクサＭＰＸ、インバータ
ＩＮＶ１−ＩＮＶ４、アンドゲートＡＮＤ１−ＡＮＤ
２、抵抗Ｒ１１、およびコンデンサＣ３を含む制御回路
とで構成される。ＭＯＳトランジスタＴＲ３およびＴＲ
４は相補的な関係で導通し、電源端子＋ＶＤＤからＭＯ
ＳトランジスタＴＲ１および抵抗Ｒ９を介して印加され
る正電圧（ＶＣＯＭＨ）および電源端子−ＶＥＥからＭ
ＯＳトランジスタＴＲ２および抵抗Ｒ１０を介して印加
される負電圧（ＶＣＯＭＬ）の一方をコモン電圧出力端
子ＶＣＯＭに選択的に出力する。制御回路は、トランジ
スタＴＲ３およびＴＲ４を時間的に重複させずに導通さ
せるように変化するゲート電圧を発生する。

【００４７】マルチプレクサＭＰＸは極性反転信号ＰＯ
Ｌの立ち上がりに伴って電源端子−ＶＥＥから得られる
−３Ｖの電源電圧を出力し、この極性反転信号ＰＯＬの
立ち下がりに伴って電源端子＋ＶＤＤから得られる＋５
Ｖの電源電圧を出力する。マルチプレクサＭＰＸの出力
電圧はインバータＩＮＶ１およびアンドゲートＡＮＤ２
に供給されると共に、抵抗Ｒ１１およびコンデンサＣ３
で構成される遅延回路を介してインバータＩＮＶ２に供
給される。この遅延回路は抵抗Ｒ１１およびコンデンサ
Ｃ３の時定数に対応してマルチプレクサＭＰＸの出力電
圧を遅延する。アンドゲートＡＮＤ１はインバータＩＮ
Ｖ１の出力電圧およびインバータＩＮＶ２の出力電圧に
対応した出力電圧を発生し、この出力電圧をインバータ
ＩＮＶ４を介してＭＯＳトランジスタＴＲ３のゲートに
ゲート電圧として供給する。アンドゲートＡＮＤ２はイ
ンバータＩＮＶ２の出力電圧およびマルチプレクサＭＰ
Ｘの出力電圧に対応した出力電圧を発生し、この出力電
圧をＭＯＳトランジスタＴＲ４のゲートにゲート電圧と
して供給する。

【００４８】この液晶表示装置では、上述の制御回路の
コンポーネンツがそれぞれ図７に示すような波形で変化
する出力電圧を発生する。コモン電圧ＶＣＯＭをレベル
反転させる際、トランジスタＴＲ３およびＴＲ４のゲー
ト電圧はトランジスタＴＲ３およびＴＲ４の両方を一旦
非導通に設定し、この後これらトランジスタＴＲ３およ
びＴＲ４の一方を導通させるように変化する。すなわ
ち、制御回路はトランジスタＴＲ３およびＴＲ４の両方
を同時に導通させることがないため、貫通電流がこれら
トランジスタＴＲ３およびＴＲ４を介して流れることが
防止される。従って、この液晶表示装置の低消費電力化
を計ることができる。

【００４９】

【発明の効果】本発明によれば、電源電圧レベルを制約
することなく電力損失を低減できる液晶表示装置を提供
できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態に係る液晶表示装置に組
み込まれるコモン電極駆動回路の構成を示す回路図であ
る。

【図２】図１に示すコモン電極駆動回路を備える液晶表
示装置の構成を概略的に示す回路図である。

【図３】図１に示すコモン電極駆動回路において電源電
圧＋ＶＤＤに依存するコモンセンター電圧を示すグラフ
である。

【図４】図１に示すコモン電極駆動回路の動作を説明す
るためのタイムチャートである。

【図５】本発明の第２実施形態に係る液晶表示装置に組
み込まれるコモン電極駆動回路の構成を示す回路図であ
る。

【図６】本発明の第３実施形態に係る液晶表示装置に組
み込まれるコモン電極駆動回路の構成を示す回路図であ
る。

【図７】図６に示すコモン電極駆動回路のインバータ部
の動作を説明するためのタイムチャートである。

【符号の説明】

ＯＰ１−ＯＰ４…オペアンプ ＴＲ１−ＴＲ４…ＭＯＳトランジスタ ＭＰＸ…マルチプレクサ Ｒ１−Ｒ１１…固定抵抗 ＶＲ１，ＶＲ２…可変抵抗 Ｃ１，Ｃ２…平滑用コンデンサ Ｃ３…遅延用コンデンサ ＩＮＶ１−ＩＮＶ４…インバータ ＡＮＤ１，ＡＮＤ２…アンドゲート

Claims (6)

【特許請求の範囲】
1. 【請求項１】 複数の第１電極が配置された第１電極基
   板と、第２電極が配置された第２電極基板と、前記第１
   および第２電極基板間に保持される光変調層と、前記複
   数の第１電極を駆動する第１電極駆動回路と、前記第２
   電極を駆動する第２電極駆動回路とを備え、前記第２電
   極駆動回路は、第１電源端子と第２電源端子との間に直
   列に接続されるＣＭＯＳトランジスタを所定周期で交互
   に導通させてＣＭＯＳトランジスタの接続点の電圧を前
   記第２電極に出力するインバータ部と、前記第１電源端
   子から前記インバータ部に供給される第１電圧および前
   記第２電源端子から前記インバータ部に供給される第２
   電圧を調整する電圧調整部とを備え、前記電圧調整部は
   外部から供給される電源電圧を抵抗分割しこの分割割合
   に応じて前記第１および第２電圧を設定する抵抗分割手
   段を含むことを特徴とする表示装置。
2. 【請求項２】 前記第１電極基板は前記第１電極として
   マトリクス状に配列される複数の画素電極、これら画素
   電極にそれぞれ接続される複数のスイッチング素子、各
   々対応行の画素電極をこれら画素電極に対応するスイッ
   チング素子により選択する複数の走査線、および選択行
   の画素電極の電位をこれら画素電極に対応するスイッチ
   ング素子を介してそれぞれ設定する複数の信号線を含
   み、前記第２電極基板は前記第２電極として前記画素電
   極に対向するコモン電極を含むことを特徴とする請求項
   １記載の表示装置。
3. 【請求項３】 前記第１電極駆動回路は前記複数の走査
   線を順次駆動するＹドライバと、前記外部電源電圧の下
   で複数の信号電圧を発生しこれら信号電圧で前記複数の
   信号線をそれぞれ駆動するＸドライバを含むことを特徴
   とする請求項２に記載の表示装置。
4. 【請求項４】 前記抵抗分割手段は、前記第１および第
   ２電圧が前記画素電極の寄生容量のために前記外部電源
   電圧に依存した前記第２電極の電位シフト量の変動に追
   従するよう構成されることを特徴とする請求項３記載の
   表示装置。
5. 【請求項５】 前記第１電極は前記第１電極基板におい
   て補助容量線と容量結合し、前記第２電極はこの補助容
   量線に接続されることを特徴とする請求項１に記載の表
   示装置。
6. 【請求項６】 前記インバータ部は、前記ＣＭＯＳトラ
   ンジスタを構成する２つのトランジスタが時間的に重複
   せずに導通するよう制御する制御回路を含むことを特徴
   とする請求項３に記載の表示装置。